JPS5972882A - Intermittent driving circuit - Google Patents

Intermittent driving circuit

Info

Publication number
JPS5972882A
JPS5972882A JP57184912A JP18491282A JPS5972882A JP S5972882 A JPS5972882 A JP S5972882A JP 57184912 A JP57184912 A JP 57184912A JP 18491282 A JP18491282 A JP 18491282A JP S5972882 A JPS5972882 A JP S5972882A
Authority
JP
Japan
Prior art keywords
pulse
output
playback
intermittent drive
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57184912A
Other languages
Japanese (ja)
Other versions
JPH0344477B2 (en
Inventor
Akira Sotoguchi
外口 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP57184912A priority Critical patent/JPS5972882A/en
Publication of JPS5972882A publication Critical patent/JPS5972882A/en
Publication of JPH0344477B2 publication Critical patent/JPH0344477B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/1808Driving of both record carrier and head
    • G11B15/1875Driving of both record carrier and head adaptations for special effects or editing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)

Abstract

PURPOSE:To have a quick shift from a continuous drive state to an intermittent drive state, by shaping a start pulse and/or damping pulse of a capstan motor. CONSTITUTION:When a switch indicating a still or slow motion reproduction is applied, a command signal (b) is set at a high level. Then and RF pulse (a) is supplied to a divider 4, and MM5 and 6 are driven by the output of the divider 4. Then a driving pulse (e) is delivered. In this case, the output K of a D-FF15 is kept at a low level. Therefore the first start pulse is not delivered. An FF7 is set by the pulse (e) to deliver a driving pulse (h). Thus a CTL signal C triggers MM11 and 12 to deliver a damping pulse (g). While a pulse is impressed to a clock input (CLK) of the D-FF15 by an inverter 16 and a differentiating circuit 17 in the falling timing of the pulse (e). Thus an output Q is set at a high level, and an AND gate 18 is opened. Then the subsequent start pulses (l) are impressed to the driving circuit of a capstan motor.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオテープレコーダー(VTR)のステル、
スローモーション再生においてテープな間欠的に駆動す
る間欠駆動回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a video tape recorder (VTR) stealth,
This invention relates to an intermittent drive circuit that drives tape intermittently during slow motion playback.

〔従来技術〕[Prior art]

従来よプ通常利用されている間欠駆動回路の回路プaツ
ク図及び要部波形図を夫々第1、第2図に示す。第1図
において(1)はRFスイッチングパルス(RF)1に
入力とする端子、(2)はスチル、スローモーション再
生時にへイレペルとなる指令信づの入力端子、(3)は
両端子111(2)に接続されるANDゲート、(4)
はスロー比?決定する分局器、+5*は分周器(4)の
出力を入力とするRF遅延用の単安定マルチバイブレー
タ−(MM)、f61は起動パルスの幅を決定する起動
MMにであって起動M M i63の出力はR−8フリ
ツプフロツプ(F F ) 17)のセット入力(SE
T)に印加されると#IC,N動パルス出力端子(81
VC供給される。
A circuit block diagram and a main part waveform diagram of an intermittent drive circuit which has been commonly used in the past are shown in FIGS. 1 and 2, respectively. In Fig. 1, (1) is the terminal for inputting the RF switching pulse (RF) 1, (2) is the input terminal for the command signal that is used as a signal during still and slow motion playback, and (3) is the terminal for both terminals 111 ( 2) an AND gate connected to (4)
is the slow ratio? +5* is a monostable multivibrator (MM) for RF delay which inputs the output of the frequency divider (4), and f61 is a starting MM that determines the width of the starting pulse. The output of M i63 is the set input (SE
#IC, N dynamic pulse output terminal (81
VC supplied.

(9Jは再生コントロール信号(CTI、)を入力とす
る端子、叫はCTL信号とFF(73からの駆動パルス
(後述)とを入力するANDゲート、aυはスロートラ
ッキング用のMM(スローMM)、σ4はスローMMα
υにより)リガされ制動パルスの幅を決定する制vJM
Mである。制動MM[121の出力は制動パルス出力端
子13に印加されると共に、FF(71の9セツト入力
(RESET)へ与えられる。従い、FF(7)は起動
パルスによってセットされ、制動パルスによりリセット
されることとなり、FF(7)の出力は駆動パルスとし
てANDゲー) 11(1及び駆動パルス出力端子04
に供給される。
(9J is a terminal that inputs the playback control signal (CTI), ``AND'' gate that inputs the CTL signal and the drive pulse from FF (described later), aυ is MM (slow MM) for slow tracking, σ4 is slow MMα
vJM which determines the width of the braking pulse triggered by υ
It is M. The output of the brake MM [121 is applied to the brake pulse output terminal 13 and is also given to the 9 set input (RESET) of the FF (71).Therefore, the FF (7) is set by the activation pulse and reset by the brake pulse. Therefore, the output of FF (7) is AND game as a drive pulse) 11 (1 and drive pulse output terminal 04)
supplied to

次に第2図の要部波形図に従い簡単に動作を説明する。Next, the operation will be briefly explained according to the main waveform diagram of FIG. 2.

入力端子(2)が第2図(F)の如くへイレベルとなる
とRFパルス(勾は分局器(4〕により14に分周され
る。14分周されfCRFパルスはRF遅延MM[5)
に入力され、該RF遅延M M (5)の出力が起動M
M(6)1にトリガすることによってPIFパルス内の
立上りよシも遅れた起動パルスC)が出力される。
When the input terminal (2) becomes a high level as shown in Figure 2 (F), the RF pulse (gradient) is divided into 14 by the divider (4).The fCRF pulse divided by 14 is RF delayed MM [5].
and the output of the RF delay M M (5) is activated M
By triggering M(6)1, a starting pulse C) whose rising edge within the PIF pulse is also delayed is output.

起動パルス(C)はキャプスタンモーターの駆動回路(
図示せず)K印加されて、キャプスタンモーターが1転
を始めテープが走行する。FF(7)は起動パルス((
1)Vcよリセットされて駆動パルス0はへイレベルと
なる。
The starting pulse (C) is the capstan motor drive circuit (
When K (not shown) is applied, the capstan motor starts one rotation and the tape runs. FF (7) is the starting pulse ((
1) Vc is reset and drive pulse 0 becomes high level.

テープが走行を開始してCTL信W (B)が検出され
ると、駆動パルス(烏がへイレペルである為ANDゲー
ト叫が開き、スローMM住υがトリガされる。
When the tape starts running and the CTL signal W (B) is detected, the drive pulse (because the crow is a helepel, the AND gate signal is opened and the slow MM signal is triggered).

スローMM11υの出力によル制@MMa■が準安定状
態となり、CTL信号(B)の立上りより遅延された制
動パルス0が出力される。キャプスタンモーターの駆動
回路は制動パルスを受けて、キャプスタンモーターに前
記起動時とは逆の電圧?印加することによシキャプスタ
ンモーターKIJ動をかけ、テープ走行を停止する。一
方、FF(73は制動パルスの前縁のタイミングでリセ
ットされる。駆動パルス(ト)は、キャプスタンモータ
ーが速度制御を受けるために利用される。
The output of the slow MM11υ brings the loop control @MMa■ into a quasi-stable state, and a braking pulse 0 delayed from the rise of the CTL signal (B) is output. The capstan motor drive circuit receives a braking pulse, and the capstan motor receives a voltage opposite to that at startup. By applying this voltage, the capstan motor KIJ is activated to stop tape running. On the other hand, the FF (73) is reset at the timing of the leading edge of the braking pulse. The drive pulse (g) is used to subject the capstan motor to speed control.

従りてクープはRFパルスに基づいて起動され、標準再
生時と略同じ速度にまで加速され、速度制御なかけられ
た状態で走行し、CTL伯号に基づく制動パルスによシ
停止することになる。この様にするのは、停止時のノイ
ズ引込みを行なう為であ2C1各M M (5)(6)
uH2Jf)R定数は、+l!i+面カラノイズが消え
る様に調整される。実際に使用する場合に#まスローM
Mαυの可変抵抗(VR)のみでスローモーション及び
スチル再生におけるトラッキングを調整する。スローモ
ーション再生は、上述の間欠駆動回路により、テープを
間欠駆動することを縦続して行なうことによυ、実現で
きる。一方スチル再生はテープが停止し次段階で、キャ
プスタンモーターの駆動回路を不作動とする専の手段で
ノイズレスのスチル再生が実現できる。
Therefore, the coupe is activated based on the RF pulse, accelerated to approximately the same speed as during standard regeneration, runs with no speed control applied, and is stopped by the braking pulse based on the CTL number. Become. This is done in order to draw in noise when stopping.2C1Each M M (5) (6)
uH2Jf) R constant is +l! Adjustments are made so that the i+ side color noise disappears. #M slow M when actually using it
Tracking in slow motion and still playback is adjusted using only the Mαυ variable resistor (VR). Slow motion playback can be achieved by sequentially driving the tape intermittently using the intermittent drive circuit described above. On the other hand, noiseless still playback can be achieved using a special method that disables the capstan motor drive circuit at the next stage after the tape stops.

さて、スローモーション又はスチル再生モードの直前の
VTRの状態が、再生又は2倍速再生のモードである場
合を考えてみる。この場合間欠駆動を行なう前にはテー
プが連続的に駆動されて来行している状態が存在してい
る。この状態で間欠駆動状態に入ると、第3図(イ)に
示す様にテープが停止すべき時にテープが走行している
という事態が発生する。すなわちこれは従来例では起動
−制動のサイクルが繰シ返されているので、間欠駆動に
はいる以前にテープが走行してい、iLば、間欠駆動動
作にはいりてまずvD速され、ついで制動が加えられる
為である(第3図診照〕。
Now, let us consider a case where the state of the VTR immediately before the slow motion or still playback mode is the playback or double speed playback mode. In this case, before the intermittent drive is performed, there is a state in which the tape is continuously driven and comes and goes. If the intermittent drive state is entered in this state, a situation will occur where the tape is running when it should be stopped, as shown in FIG. 3(A). In other words, in the conventional example, the cycle of start-up and braking is repeated, so the tape is running before entering the intermittent drive operation, and when the tape enters the intermittent drive operation, the speed is first increased to VD, and then the brake is applied. This is because it is added (see Figure 3).

上記の様に間欠駆動状態となっても、停止状態にあるべ
き時にテープが停止していないと、その期間ノイズを垂
直ブランキング期間内に引き込むことができず、正常な
間欠駆動状態となるまでの画面が見苦しくなる。またス
チル再生の場合には通常の場合よシもノイズな引き込む
までの時間が長くなり、これを考慮に入れて、スチル再
生指令から実際にテープな停止させるまでの時間を長く
設定すると、不当にスチル再生したい画面が終りてしま
りというおそれがあシ、改善が望まれていた。
Even if the tape is in the intermittent drive state as described above, if the tape does not stop when it should be in the stop state, the noise cannot be drawn into the vertical blanking period during that period, until the tape returns to the normal intermittent drive state. The screen becomes unsightly. In addition, in the case of still playback, the time until the noise is drawn in is longer than in the normal case, so if you take this into account and set a longer time from the still playback command to the actual tape stop, it may be unreasonable. There was a risk that the screen for still playback would end, and an improvement was desired.

〔発明の目的〕[Purpose of the invention]

本発明は上記の点に鑑みてなされたものであ〕、連続的
にテープが駆動され走行している状態(連続走行状態)
、すなわち通常再生、倍速再生などのモードから、スロ
ーモーション再生及びスチル再生におけるテープが間欠
駆動されている状態(間欠駆動走行状態)への移行が速
やかに行なうことのできる間欠駆動回路を提供すること
を目的とする。
The present invention has been made in view of the above-mentioned points, and is a state in which the tape is continuously driven and running (continuous running state).
That is, to provide an intermittent drive circuit that can quickly shift from modes such as normal playback and double-speed playback to a state in which the tape is intermittently driven in slow motion playback and still playback (intermittent drive running state). With the goal.

〔発明の構成〕[Structure of the invention]

本発明は従来の間欠駆動回@において連続走行状態から
間欠駆動走行状態への移行時に、キャプスタンモーター
?起動する起動パルス及びキャプスタンモーターな制動
する制動パルス又はそのうちいずれか一方1に整形する
ことによりて、上記目tFJを達成するものである。
In the conventional intermittent drive cycle, the present invention provides a capstan motor control system when transitioning from a continuous running state to an intermittent drive running state. The above-mentioned tFJ is achieved by shaping the starting pulse for starting and the braking pulse for braking the capstan motor, or any one of them.

〔実施例〕〔Example〕

第4図及び第5図に本発明の一実施例の回路ブロック図
と、その要部波形図な示す。第4図にる。1151はD
タイプのフリップフロップ(D−FF)であってデータ
入力(Da)にはステル、スローモーション再生指令が
印加される。D−FF(151ツクロツク八力(CL 
K ) Kハ、 gvJM M[61c/)出力がイン
バータ11υによシ反転されて、さらに微分回路α7J
′Ik介して印加される。D−FF[151の出力(Q
は起動パルスと共にANDグー)(18へ入力される。
FIGS. 4 and 5 show a circuit block diagram of an embodiment of the present invention and waveform diagrams of its essential parts. See Figure 4. 1151 is D
It is a type of flip-flop (D-FF), and a steal and slow motion reproduction command is applied to the data input (Da). D-FF (151 Tsukurotsuku Hachiriki (CL
K ) K C, gvJM M[61c/) output is inverted by inverter 11υ, and further differentiated circuit α7J
'Ik. Output of D-FF [151 (Q
is input to 18 along with the activation pulse.

ANDゲート[L8の出力は新しい起動パルスとして利
用される。
The output of AND gate [L8 is used as a new activation pulse.

次に第5図の要部波形図に従い動作を説明する。Next, the operation will be explained according to the main waveform diagram of FIG. 5.

標準再生状態にあってテープが連続的に走行しているV
 T Rにおいて、ステル又はスローモーション再生を
指示するスイッチを投入すると、対応する指令イ目号(
ロ)がハイレベルとな11.RFパルス(a)が分局器
(4)に入力される。分局器(4)の出力によシMM(
5)及び(6)が駆動され、MM+6Jよシ起動パルス
(6)が出力される。この時、ANDゲート賭のもう一
方の入力であるD−FF(151の出力(k)はロウレ
ベルのままなので最初の起動パルスは出力されないこと
になる。
V in which the tape is running continuously under standard playback conditions.
In TR, when you turn on the switch to instruct stealth or slow motion playback, the corresponding command number (
b) is at a high level11. The RF pulse (a) is input to the splitter (4). MM (
5) and (6) are driven, and a starting pulse (6) from MM+6J is output. At this time, the output (k) of the D-FF (151), which is the other input of the AND gate, remains at a low level, so the first activation pulse is not output.

“ 起動パルス(6)によl)、FF(7)はセットさ
れて駆動パルスの)が出力されているからCTL値号(
qはANDゲート(1(1を通過してMM圓14をトリ
ガするので制動パルス(2)が出力される。一方起動パ
ルス(8)が立下がるタイミングに、インバータ1lt
9及び微分回路αηにより第5図0)の如き信号がD−
FF(151のクロック入力(CLK)に印加される。
“The CTL value number (1) is set by the starting pulse (6), and the FF (7) is set and the drive pulse () is output.
q passes through the AND gate (1 (1) and triggers the MM ring 14, so the braking pulse (2) is output. On the other hand, at the timing when the starting pulse (8) falls, the inverter 1lt
9 and the differentiating circuit αη, the signal as shown in FIG.
It is applied to the clock input (CLK) of FF (151).

D−FFl151のデータ入力(Da)はすてにハイレ
ベルであるので、D−FFaSの出力(Qはクロック入
力のタイミングで^イレベルと々す(第5図(財))A
NDグー)[11Gが開き以後の起動パルス(1)はキ
ャプスタンモーターの駆動回路へ印加される。従い、第
4図の回FjIIVcよればスチル再生又はスルー再生
の指令が出された直後の最初の起動パルスがミュートさ
れる杉となシ第6図の説明図に示す様に連続走行状態よ
り間欠駆動走行状態への移行が速やかに実現される。
Since the data input (Da) of D-FF151 is always at high level, the output of D-FFaS (Q goes to high level at the timing of clock input (Fig. 5)) A
After 11G opens, the starting pulse (1) is applied to the capstan motor drive circuit. Therefore, according to time FjIIVc in FIG. 4, the first starting pulse immediately after the command for still playback or through playback is muted. The transition to the drive running state is quickly realized.

第7図は第2の実施例の一部分を示す回路ブロック図で
ある。本実施例ではスチル再生又はスロー再生の指令後
一定時間起動パルスなマスクする様に構成しである。ス
チル又はスロー再生の指令信号、(ステル又はスロー再
生のときハイレベル)はD−FFtllのクロック入力
(CLK)に印加されていて、データ入力(Da)は電
源電圧に接0 続されて常にハイレベル状態である。D−FFl19の
出力(Qとリセット入力(R8T)間には図示の如き時
定数回路四が構成されている。出力QはダイオードCυ
を介して起動パルスの出力回路(221のトランジスタ
(Trl)のベース1Cつながる。トランジスタ(Tr
l)のベースにはMIJf6J(図示省略〕からの出力
も印加されている。
FIG. 7 is a circuit block diagram showing a portion of the second embodiment. In this embodiment, the starting pulse is masked for a certain period of time after a still playback or slow playback command is issued. The command signal for still or slow playback (high level during stealth or slow playback) is applied to the clock input (CLK) of D-FFtll, and the data input (Da) is connected to the power supply voltage and is always high. level condition. Between the output (Q) of D-FFl19 and the reset input (R8T), a time constant circuit 4 as shown in the figure is constructed.The output Q is connected to the diode Cυ
The base 1C of the transistor (Trl) of the starting pulse output circuit (221) is connected through the transistor (Trl).
The output from MIJf6J (not shown) is also applied to the base of 1).

従い第7図の回路ではDタイプのフリップフロップ(T
C4015)’P単安定マルチバイブレーターとして利
用することになる。なぜならクロック入力(CLKJが
^イレペルになると、データ入力(Da)がハイレベル
である為に出力(Qは八(L/ベベル出力Qはロウレベ
ルとなる。従りてトランジスタ(Trl)のベースは接
地されて、起!Ill/(ルスが出力すしてもキャプス
タンモーターの駆動回路(図示省略〕へは供給されない
。時定数回路−のコンデンサに充電が進んで9セツト入
力(R8T)の電圧が所定値よシ高くなるとD−FF(
11はリセットされ、出力(Qがロウレベル、出力(Q
はハイレベルとなる。よってステル又ハスロー再生指令
復時定数回路で定まる所定時間起動パルスはマスクされ
るが、その後はキャプスタンモーターの駆動回路へ印加
される。
Therefore, in the circuit of Fig. 7, a D type flip-flop (T
C4015)'P It will be used as a monostable multivibrator. This is because when the clock input (CLKJ) becomes irregular, the data input (Da) is at a high level, so the output (Q is 8 (L/bevel output) is at a low level. Therefore, the base of the transistor (Trl) is grounded. Even if the output is output, it is not supplied to the capstan motor drive circuit (not shown).The capacitor of the time constant circuit is charged and the voltage of the 9th set input (R8T) is set to a predetermined value. When the value increases, D-FF (
11 is reset, output (Q is low level, output (Q
is at a high level. Therefore, the starting pulse is masked for a predetermined time determined by the time constant circuit for returning the steal or slow regeneration command, but thereafter it is applied to the drive circuit of the capstan motor.

D−FFnlの出力Qがロクレベルである時間(すなわ
ち単安定マルチバイブレータ−の準安定時間)はコント
ロール信号の周期とM M (5)のパルスIMll延
11t)とMM161のパルス幅(起動パルスの幅)と
を加えた分あれば十分である。向、時定数回路(2(l
内のダイオードにコンデンサの放電が速かに行なわれ、
スチル又はスロー再生指令が繰シ返された場合の誤動作
を防ぐ為のものである。
The time during which the output Q of D-FFnl is at the low level (i.e., the metastable time of the monostable multivibrator) is determined by the period of the control signal, the pulse width of MM (5) (11t), and the pulse width of MM161 (width of the starting pulse). ) is sufficient. direction, time constant circuit (2(l
The capacitor is quickly discharged to the diode inside,
This is to prevent malfunctions when still or slow playback commands are repeated.

WJa図は第3の実施例を示す回路ブロック図である。Figure WJa is a circuit block diagram showing the third embodiment.

この実施例では2倍速再生のモードからスロー又はスチ
ル再生へ移行する場合な考、えている。
In this embodiment, a case is considered in which a transition from double speed playback mode to slow or still playback is made.

2倍速再生では文字どおり通常再生時の2倍の速度でテ
ープを駆動するものであり、最初の起動パルスナミュー
トするだけではテープが停止しないおそれがある為に最
初の制動パルスをも整形している。
During double speed playback, the tape is literally driven at twice the speed of normal playback, and since there is a risk that the tape may not stop just by muting the first starting pulse, the first braking pulse is also shaped. .

第8図において第4図と同じものには同一図番を付し説
明を省略する。Dタイプのフジツブフロップ(/増のデ
ータ入力(Da)には電圧保持用のコンデンサ(C1)
&介して2倍速モード時にハイレベルとなる指令信号が
印加されている。D−FFqのクロック入力(CLK 
)にはスチル又はスロー再生の指令借すが与えられ、出
力(Q)はアナログスイッチ(241及び(ハ)の制(
財)入力(24a)(25a)へ加えられている。D−
FFf23Jのリセット入力(R8T)KはMMt−1
21からの制動パルスをインバータ(261によシ反転
したものが微分回路ta71を介して印加されている。
In FIG. 8, the same parts as in FIG. 4 are given the same figure numbers and their explanations are omitted. D type Fujitsubu flop (/additional data input (Da) has a voltage holding capacitor (C1)
A command signal that becomes high level in the double speed mode is applied through &. D-FFq clock input (CLK
) is given a command for still or slow playback, and the output (Q) is controlled by the analog switch (241 and (c)).
goods) are added to the inputs (24a) and (25a). D-
FFf23J reset input (R8T) K is MMt-1
The braking pulse from 21 is inverted by an inverter (261) and is applied via a differentiating circuit ta71.

従ってD −F F (a3+は制動パルス立下シのタ
イミングでリセットされる。アナログスイッチf24J
及び12限ま夫々MM(13)及びMM13の時定数回
路における時定数を変える為のものである。
Therefore, D -F F (a3+ is reset at the timing of the fall of the braking pulse. Analog switch f24J
and 12th limit are for changing the time constants in the time constant circuits of MM(13) and MM13, respectively.

第9図は第8図における要部波形図であ名。2倍速モー
ドからスチル又はスロー再生のモードQ移行するときス
チル又はスロー再生の指令信号(b)がハイレベルとな
り2倍速再生の指令信号前は印加されており、データ入
力(Da)Kは電圧保持用のコンデンサ(C1〕が設け
られているのでD−FF[231の出力0はハイレベル
となり%MM1υ及びMMff2)の時定数は2倍速−
スチル又はスローにふされしいものに切換る。この時D
  FF1151トANDゲー)019により最初の起
動パルスはミュートされる。
Figure 9 is a waveform diagram of the main parts in Figure 8. When transitioning from 2x speed mode to still or slow playback mode Q, the command signal (b) for still or slow playback becomes high level and was applied before the command signal for 2x speed playback, and data input (Da) K maintains the voltage. Since the capacitor (C1) for
Switch to something suitable for still or slow motion. At this time D
The first activation pulse is muted by FF1151 and AND game)019.

コントロール信号が再生されるとMMQυ及びMMfi
3が切換りた時定数に応じて起動され@(iiの如きl
5が出力される。制動パルス(MMf+3の出力)の距
下シによシD−FFQ31はリセットされMMαυとM
M(13の時定数は通常の場合に戻る。2倍速→スチル
又はスロー再生に移る時の遅延時間と制動パルスの幅は
ノイズが引込まれ、速やかに停止する様定めればよい。
When the control signal is regenerated, MMQυ and MMfi
3 is activated according to the time constant that is switched.
5 is output. When the braking pulse (output of MMf+3) decreases, D-FFQ31 is reset and MMαυ and M
The time constant of M(13 returns to the normal case.The delay time and the width of the braking pulse when moving from double speed to still or slow playback may be determined so that noise is drawn in and the playback stops quickly.

的、起動パルスはそのままに、制動パルスのみを整形す
る技術も本発明に含まれることは自明である。
It is obvious that the present invention also includes a technique of shaping only the braking pulse while leaving the starting pulse unchanged.

〔発明の効果〕〔Effect of the invention〕

上記の椋に本発明によれば連続的にテープが走行してい
る状態からテープを間欠的に駆動する状態(便宜上、ス
チル再生もこの状態に含める)へ移行する時にキャプス
タンモーターへの起動パルスと制動パルス又はいずれか
一方を整形することによシ前記移行tノイズなしに速や
かに行なうことができ有効である。
According to the present invention, a starting pulse is applied to the capstan motor when transitioning from a state in which the tape is continuously running to a state in which the tape is driven intermittently (for convenience, still playback is also included in this state). By shaping the and/or braking pulses, the transition can be effected quickly without noise and is effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の間欠駆動回路の回路ブロック図、第2図
は第1図の要部波形図、第3図は従来例の欠点を説明す
る為の説明図、第4図は本発明の一実施例の回路ブロッ
ク図、第5図は第4図の要部波形図、第6図は本発明に
よるテープ駆動?説明する説明図、第7図は第2の実施
例の一部?示す回路ブロック図、第8図は第6簡の実施
例の回路ブロック図、第9図は第8図の要部波形図であ
る。 主な図番の説明 (RF)・・・RFスイッチングパルス、(CTL〕・
・・再生コントロール信号。
FIG. 1 is a circuit block diagram of a conventional intermittent drive circuit, FIG. 2 is a waveform diagram of the main part of FIG. 1, FIG. 3 is an explanatory diagram for explaining the drawbacks of the conventional example, and FIG. A circuit block diagram of one embodiment, FIG. 5 is a waveform diagram of the main part of FIG. 4, and FIG. 6 is a tape drive according to the present invention. Is the explanatory drawing to be explained, FIG. 7, a part of the second embodiment? FIG. 8 is a circuit block diagram of the sixth embodiment, and FIG. 9 is a waveform diagram of the main part of FIG. 8. Explanation of main drawing numbers (RF)...RF switching pulse, (CTL)
...Playback control signal.

Claims (1)

【特許請求の範囲】 (13RFスイツチングパルスに基づく起動パルスによ
ってキャプスタンモーターを起動し、再生コントロール
信号に基づく制動パルスによりて前記キャプスタンモー
ターに前記起動時とは逆の電圧を加えて前記キャプスタ
ンモーターの制動を為す間欠駆動1川路において、連続
走行状態から間欠駆動走行状態に移行する時に前記起動
パルス及び若しくは制動パルスを整形することによりて
前記連続走行状態から間欠駆動走行状態への移行を速や
かに行なうことを特徴とする間欠駆動11−’J 1B
。 (2)前記整形はが1記連続走行状態から間欠駆動状態
への移行時における最初の起動パルスな除去することで
ある請求の範囲第1項記載の間欠駆動回路。 (3)前記整形は、前記連続走行状態から間欠駆動状態
への移行時における最初の制動パルスの幅及び若しくは
位置を変化させることである請求の範囲第1項記載の間
欠駆動回路。
[Claims] (The capstan motor is started by a starting pulse based on the 13 RF switching pulse, and a voltage opposite to that at the time of starting is applied to the capstan motor by a braking pulse based on a regeneration control signal. In an intermittent drive mode for braking a stun motor, the transition from the continuous drive state to the intermittent drive drive state is achieved by shaping the starting pulse and/or the braking pulse when transitioning from the continuous drive state to the intermittent drive drive state. Intermittent drive 11-'J 1B characterized by prompt operation
. (2) The intermittent drive circuit according to claim 1, wherein said shaping is to remove an initial starting pulse upon transition from said continuous running state to said intermittent drive state. (3) The intermittent drive circuit according to claim 1, wherein the shaping is to change the width and/or position of the first braking pulse when transitioning from the continuous running state to the intermittent drive state.
JP57184912A 1982-10-20 1982-10-20 Intermittent driving circuit Granted JPS5972882A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57184912A JPS5972882A (en) 1982-10-20 1982-10-20 Intermittent driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57184912A JPS5972882A (en) 1982-10-20 1982-10-20 Intermittent driving circuit

Publications (2)

Publication Number Publication Date
JPS5972882A true JPS5972882A (en) 1984-04-24
JPH0344477B2 JPH0344477B2 (en) 1991-07-08

Family

ID=16161502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57184912A Granted JPS5972882A (en) 1982-10-20 1982-10-20 Intermittent driving circuit

Country Status (1)

Country Link
JP (1) JPS5972882A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6478085A (en) * 1987-09-18 1989-03-23 Sharp Kk Video tape recorder
JPS6478582A (en) * 1987-09-21 1989-03-24 Sharp Kk Video tape recorder
JP2006353087A (en) * 2005-06-10 2006-12-28 Power Integrations Inc Method and device for reducing maximum electric power from power supply by adjustment of transition zone
US9397560B2 (en) 2014-08-15 2016-07-19 Power Integrations, Inc. Controller for a power supply with transition region regulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553981A (en) * 1978-10-16 1980-04-19 Victor Co Of Japan Ltd Magnetic reproducer
JPS5780879A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Magnetic recording and reproducing device
JPS5864179U (en) * 1981-10-26 1983-04-30 ソニー株式会社 Sea air recording and reproducing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553981A (en) * 1978-10-16 1980-04-19 Victor Co Of Japan Ltd Magnetic reproducer
JPS5780879A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Magnetic recording and reproducing device
JPS5864179U (en) * 1981-10-26 1983-04-30 ソニー株式会社 Sea air recording and reproducing device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6478085A (en) * 1987-09-18 1989-03-23 Sharp Kk Video tape recorder
JPS6478582A (en) * 1987-09-21 1989-03-24 Sharp Kk Video tape recorder
JP2006353087A (en) * 2005-06-10 2006-12-28 Power Integrations Inc Method and device for reducing maximum electric power from power supply by adjustment of transition zone
US9397560B2 (en) 2014-08-15 2016-07-19 Power Integrations, Inc. Controller for a power supply with transition region regulation
US9680384B2 (en) 2014-08-15 2017-06-13 Power Integrations, Inc. Controller for a power supply with transition region regulation

Also Published As

Publication number Publication date
JPH0344477B2 (en) 1991-07-08

Similar Documents

Publication Publication Date Title
JPS5972882A (en) Intermittent driving circuit
US4358798A (en) Special effects system
GB1383669A (en) Control circuits for tape recorders
JPS6245306Y2 (en)
JPS6028067B2 (en) Video tape recorder tape drive motor control circuit
US5046123A (en) Error signal detection circuit in a servo control device
KR910000960B1 (en) Method of motor speed-controlling
KR910005242Y1 (en) Multi mode signal processing circuit
KR910001301Y1 (en) Switching noise reduction circuit of vtr
JPS55151876A (en) Magnetic picture recorder/reproducer
KR920001053Y1 (en) For vtr variable low-speed mode phase control circuit of capstan motor
JPH0321373B2 (en)
KR890006630Y1 (en) Record control circuit of video signal
JPH0227660Y2 (en)
KR900000075Y1 (en) Mode changing circuit of vtr
KR940001131Y1 (en) Slow driving device of vcr
KR100316649B1 (en) How to control VT field slow playback
JPS5956879A (en) Speed setting circuit for motor
JPH02257456A (en) Motor driving control circuit
JPH0134430B2 (en)
JPS5851339B2 (en) Rotational phase control device
JPS5966959U (en) Forward/reverse speed control circuit for digital audio disc player
JPH02230540A (en) Tape driving circuit for tape recorder
JPS6412191B2 (en)
JPS61154380A (en) Tape speed control circuit