JPS5972181A - Forming method for schottky barrier diode - Google Patents
Forming method for schottky barrier diodeInfo
- Publication number
- JPS5972181A JPS5972181A JP18251182A JP18251182A JPS5972181A JP S5972181 A JPS5972181 A JP S5972181A JP 18251182 A JP18251182 A JP 18251182A JP 18251182 A JP18251182 A JP 18251182A JP S5972181 A JPS5972181 A JP S5972181A
- Authority
- JP
- Japan
- Prior art keywords
- schottky barrier
- thin film
- ions
- barrier diode
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 20
- 230000008018 melting Effects 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 3
- 229910021480 group 4 element Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000002156 mixing Methods 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 239000000203 mixture Substances 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 3
- 229910052718 tin Inorganic materials 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000007738 vacuum evaporation Methods 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 235000010585 Ammi visnaga Nutrition 0.000 description 1
- 244000153158 Ammi visnaga Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＭＯＳ）ランジスタにおけるショットキー・バ
リヤ・ダイオードの形成方法に関するものである。TECHNICAL FIELD OF THE INVENTION The present invention relates to a method of forming a Schottky barrier diode in a MOS transistor.
一般にショットキー・バリヤ・ダイオード（Ｓ Ｂ Ｄ
）は、バイポーラ−トランジスタのコレクタ・ベース間
の電位をショットキー・バリヤ・ダイオードの順方向電
圧でクランプし、動作状態における飽和現象を回避する
手段として良く用いられ、ＴＴＬ回路における高速化に
おいて最も鳴動な手段である。Schottky barrier diode (S B D
) is often used as a means to clamp the potential between the collector and base of a bipolar transistor with the forward voltage of a Schottky barrier diode to avoid saturation phenomenon in the operating state, and is the most noisy method when increasing the speed of a TTL circuit. It is a method.
従来のショットキー・バリヤーダイオードの形成は、す
べての拡散領域の形成・高温パッシベーション膜の形成
など、高温にて行なうすべての工程が終了した物、配線
工ａまたはその直前に形成されるのが一般的である。例
えはＡＩ−ｎ形Ｓ１のショットキー・バリヤ・ダイオー
ドの場合、配線工程において、ｎｕシリコン基板上の絶
縁Ｆλに設けられた開孔部にＡ７を蒸着し、４００〜５
００ ’Ｏの熱処理（シンター）を行なうことにより形
成される。またこの他にＡＡ／’Ｉ’ｉＷ／Ｐｔ５ｉ−
１１渥シリコンのショットキー・バリヤ・ダイオードは
、信頼性に優れておシ、最も良く使われて菅ハる構造で
あるが、製造工程が複雑である。これは、まずｎ型シリ
コン基板の上の開孔部にｐｔを蒸着し、５００〜６００
°０の温度で合金化してＰｔＳｉ層を形成した後、未反
応のｐｔを王水で除去し、次いで反応防止金属であるＴ
ＩＷを介して配線金属でおるＡＪを蒸着して形成するも
のである。またショットキ〜・バリヤ・メタルとしては
ｐｔの他、Ｐｄ、Ａｕなども使用される。Conventional Schottky barrier diodes are generally formed after all high-temperature processes have been completed, including the formation of all diffusion regions and the formation of high-temperature passivation films, at or just before wiring. It is true. For example, in the case of an AI-n type S1 Schottky barrier diode, A7 is vapor-deposited in the opening provided in the insulation Fλ on the nu silicon substrate in the wiring process, and
It is formed by performing heat treatment (sintering) at 00'O. In addition to this, AA/'I'iW/Pt5i-
Silicon Schottky barrier diodes have excellent reliability and are the most commonly used structure, but the manufacturing process is complicated. This is done by first depositing PT into the opening on the n-type silicon substrate, and then depositing 500 to 600
After alloying at a temperature of °0 to form a PtSi layer, unreacted PT was removed with aqua regia, and then T
It is formed by vapor-depositing AJ made of wiring metal via IW. In addition to PT, Pd, Au, and the like are also used as Schottky barrier metals.
これらのショットキー９バリヤΦメタルとなる金属また
は金属シリサイドは、前述の如く形成後、両温処理を施
すことができないため、プロセス工程ψに、ショットキ
ー・バリヤ・ダイオードの形成工程を組み込むことが離
しい。Since the metal or metal silicide that becomes these Schottky 9 barrier Φ metals cannot be subjected to bitemperature treatment after being formed as described above, it is not possible to incorporate a Schottky barrier diode formation step into the process step ψ. I'm away.
−万、Ｃのショットキー−バリヤ・ダイオードをソース
・ドレインとするＭＯ８）ランジスタ （ＩＥＤＭ’
８１ Ｉ＞ｉｇｅｓｔ ｏｆ ｔｅｅｌｘ
ｎｉｅａｌ Ｐａｐｅｒｐ、３６７〜３７０）が近年
注目されてきている。- MO8) transistor (IEDM') with Schottky barrier diode as source and drain
81 I>Igest of tealx
Nieal Paperp, 367-370) has been attracting attention in recent years.
仁のショットキー・バリヤ・ダイオード・ソース・ドレ
インＭＯ８）ランジスタは第１図に示すようにシリコン
基板１上にゲート絶縁膜２を介してゲート３を設け１．
この両側のシリコン基板１の上にショットキー・バリヤ
・ダイオード４．４を形成する。この後、全面に絶縁膜
５を堆積し、更に高濃度のリンやボロンを含む絶縁膜を
堆積した後、ｐｏｃｚ、＃囲気にて１０００℃でリンゲ
ッターを行なうと共に、表面を平坦化する。次にコンタ
クトホール６を開孔して、ここに金属配腕層７を形成し
た後、全面にパッシベーション膜８を堆積してＭＯ８ト
ランジスタを製造する。A typical Schottky barrier diode source drain MO8) transistor has a gate 3 provided on a silicon substrate 1 with a gate insulating film 2 interposed therebetween as shown in FIG.
Schottky barrier diodes 4.4 are formed on the silicon substrate 1 on both sides. Thereafter, an insulating film 5 is deposited on the entire surface, and an insulating film containing high concentrations of phosphorus and boron is further deposited, and then ring gettering is performed at 1000° C. in a pocz, # atmosphere, and the surface is planarized. Next, a contact hole 6 is opened, a metal arm layer 7 is formed therein, and a passivation film 8 is deposited on the entire surface to manufacture an MO8 transistor.
これをｗＪ２図に示す拡散層によシソース９とドレイン
１０を形成した従来のＭＯ８）ランジスタと比較すると
ショットキー・バリヤ・ダイオード４．４が、拡散層で
形成されたソース９、ドレイン１０に相蟲するものであ
る０
しかしながら、このショットキー・ノくリヤ・ダイオー
ド４．４は形成後、１０００°０程度の高温熱処理が施
されるが、従来のＡＩ＋Ｐｔｆｘ、どの金属シリサイド
では高温に耐えることかで銭ないため、高温に耐える金
属シリサイドの形成が要望されている。このためショッ
トキーもツクリヤ・ダイオードを高融点金属シリサイド
で形成することが検討されているが、例えはＭＯとＳｔ
を反応させてＭＯシリサイドを形成する場合、従来はス
パッター法や合金法が行なわれているが、この方法では
シリコン基板の表面に生成されている８ＬＯ鵞によシ、
信頼性に優れたショットキー・バリヤ・ダイオードを形
成することができない０
また金属シリサイドの形成方法の一つとして、基板上に
堆積した金属薄膜を通して不活性ガスイオンを注入し、
ミキシングする技術がＴｈｅｅｌ＠ｃｔｒｏｅｈｅｍｌ
ｃａｌ ５ｏａｉａｔｙ ＩＮＣ： １９８０ 出版
の’ Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ Ｓｙｍｐ
ｏｓｉｕｍ Ｏ１’ｌ ＴｈｉｎＦｉＩｍ Ｉｎｔｅｒ
ｆａｃｅｓ ａｎｄ Ｉｎｔｅｒａｃｔｉｏｎｓ ＭＰ
ｒｏｃｅｅ−ｄｉｎｇａ Ｖｏｌ ８０−２． Ｐ、
２０５〜２３１に示されている。これはシリコン基板に
Ｎ１．Ｐｄ、Ｐｔなどの貴金属を堆積し、不活性ガスイ
オンを注入してミキシングし、Ｎｉ＊ ５ｔ−Ｐｄ＊
５ｔ−Ｐｔｔ ８１のシリサイドを形成するものである
ｏｆた高融点金属であるＴｔ、Ｖ、Ｃｒ、Ｎｂ 、Ｈｆ
を堆積し、不活性ガス Ｎ ＋ 、 ｎ＋等のイオ
ン注入を行ナイ、ミキシングしてＴｉｅ Ｓｉｓ 、
Ｖ８１ｔ 、 Ｃｒ５ｌｔ −ＮｂＳｉ鵞 などのシ
リサイドを形成できること妙に示されている。更にＮｂ
／Ｓｉにｓ１イオンを注入し”’Ｃ’ ＮｂＳｉ！”
ｖ Ｎｂｉ Ｓｉｓ ’ｌどノ中間Ｍ カ形成テきるこ
とも示されている。Comparing this with the conventional MO8) transistor in which the source 9 and drain 10 are formed by the diffusion layer shown in figure wJ2, the Schottky barrier diode 4.4 is compatible with the source 9 and drain 10 formed by the diffusion layer. However, after formation, this Schottky Nokriya diode 4.4 is subjected to high temperature heat treatment of about 1000°0, but which metal silicide, conventional AI + Ptfx, can withstand high temperatures? Since it is inexpensive, there is a demand for the formation of metal silicide that can withstand high temperatures. For this reason, Schottky is also considering forming the Tsukuriya diode with high melting point metal silicide, but for example, MO and St
Conventionally, sputtering and alloying methods have been used to form MO silicide by reacting with
It is not possible to form a highly reliable Schottky barrier diode.0 Another method for forming metal silicide is to implant inert gas ions through a thin metal film deposited on a substrate.
Mixing technology is Theel@ctroeheml
'Proceeding of the Symp' published by cal 5oaity INC: 1980
osium O1'l ThinFiIm Inter
faces and interactions MP
rocee-dinga Vol 80-2. P,
205-231. This is N1 on the silicon substrate. Precious metals such as Pd and Pt are deposited, inert gas ions are implanted and mixed, and Ni*5t-Pd*
Tt, V, Cr, Nb, Hf, which are high melting point metals that form the silicide of 5t-Ptt 81
ion implantation of inert gas N+, n+, etc., mixing and Tie Sis,
It has been strangely shown that silicides such as V81t and Cr5lt-NbSi can be formed. Furthermore, Nb
/Si is implanted with s1 ions and "'C'NbSi!"
It has also been shown that the intermediate M force can be formed.
本発明は上記ミキシング技術を利用して為融点金属シリ
サイドを形成する方法を梱々研究した結果、１０００°
０以上の高温処理に耐えると共に、ＪｒＦ！ｉ籾性に優
れ、しかもプロセス制御が容易でショットキー・バリヤ
・ハイドの制御も容易なショットキー・バリヤ・ダイオ
ードを提供するものである。The present invention was developed as a result of extensive research on the method of forming melting point metal silicide using the above-mentioned mixing technology.
JrF! The present invention provides a Schottky barrier diode that has excellent rice grain properties, is easy to process, and is easy to control Schottky barrier hide.
本発明は、シリコン基板表面に形成した絶縁膜の、ショ
ットキー・バリヤ・ダイオードな形成すべき領域に開孔
部を形成し、該開孔部を含む全面に高融点金属薄膜を堆
積した後、この金属薄膜を通し、て、薄膜とシリコン基
板の界面近傍に■族元素イオンを注入し、次いで筒温熱
処理して前記金属薄膜を金属シリサイド化してショット
キー・バリヤ・ダイオードを形成するこ本発明に用いる
高融点金属としでは、その金属シリサイドが１０００″
０程度の高温に耐え得るもので、例えはＭｏ、 Ｗ、
Ｔ Ｌ Ｔａ、 Ｖ、 Ｎｂ などが挙げられる。The present invention involves forming an opening in an insulating film formed on the surface of a silicon substrate in a region where a Schottky barrier diode is to be formed, and depositing a refractory metal thin film on the entire surface including the opening. The present invention involves implanting group (I) element ions through this metal thin film near the interface between the thin film and the silicon substrate, and then subjecting the metal thin film to metal silicide through tube temperature heat treatment to form a Schottky barrier diode. The metal silicide used for high melting point metal is 1000″
A material that can withstand high temperatures of about 0, for example Mo, W,
Examples include T L Ta, V, Nb, and the like.
本発明のイオンミキシングに導入するイオンとしては、
シリコン基板に対して電気的に不活性なＩＶ族元素、例
えばｓｉ ｇ Ｓｍｅ Ｇ ６などが挙げられる。Ions introduced into the ion mixing of the present invention include:
Examples include group IV elements that are electrically inactive with respect to silicon substrates, such as sig Sme G 6.
本発明において高融点金属と■族元素イオンとのイオン
ミキシングにょ夛生成される金属シリサイドが基板全面
に形成されると、その俊の工程で不具合を生ずるため、
ショットキー・バリヤ・ダイオードが形成されるべき領
域でのみ、選択的にイオンミキシングを行なう必要があ
んこの方法の一つとして、ショットキｍ−バリヤ・ダイ
オードの形成領域となる絶縁膜の開孔部にのみ、選択的
に高融点金属薄膜を堆積して、′基板全面にｌｖ族元素
イオンを注入する方法がある。また他の方法として、基
板全面に高融点金属薄膜を形成し、ショットキー・バリ
ヤ・ダイオードが形取延れる領域となる絶縁膜の開孔部
を含む領域にの与局部的に■族元素イオンを注入する方
法でも良９゜東にＩＶＮ元累イオンの注入波、不純物イ
オンを注入して拡散領域をシリサイド化と同時に形成し
ても良−。In the present invention, if metal silicide, which is generated in large numbers during ion mixing of high-melting point metal and group Ⅰ element ions, is formed over the entire surface of the substrate, problems will occur in the immediate process.
It is necessary to selectively perform ion mixing only in the region where the Schottky barrier diode is to be formed.One method of this method is to mix ions into the opening of the insulating film where the Schottky m-barrier diode is to be formed. However, there is a method of selectively depositing a high melting point metal thin film and implanting lv group element ions over the entire surface of the substrate. Another method is to form a refractory metal thin film on the entire surface of the substrate, and locally inject group III element ions into the region including the opening in the insulating film, which is the region where the Schottky barrier diode is formed. Alternatively, the diffusion region may be formed at the same time as silicidation by implanting IVN elemental ions and impurity ions in the 9° east direction.
またショットキー・バリヤ惨ダイオードとＡｌ配線層と
の接続は直接でも良く、また反応防止金属を介して接続
し′Ｃも艮い。Further, the Schottky barrier diode and the Al wiring layer may be connected directly or via a reaction preventing metal.
（実施例１）
第３図（５）に示すようじシリコン基、仮１の上に、シ
リコン酸化膜１１を成長させ、更にこの上にリフトオフ
材１２を堆積する。このリフトオフ＠Ｊ２としては、後
工程で蒸着させる簡融点金属のａｎ；ｉ＋および蒸着方
法によシ選択する必要があシ、例えば耐酸性、耐アルカ
リ性の強いＭ ｏ 、 Ｗ 、 Ｔ ａ などの高融
点金属を蒸着する場合には、ポリイミド、Ａ７．Ｃｒ等
が用いられる。また耐薬品性のない’Ｌ’ｉ、Ｖ。(Example 1) A silicon oxide film 11 is grown on the toothpick silicon base temporary 1 shown in FIG. 3(5), and a lift-off material 12 is further deposited on this. This lift-off@J2 needs to be selected depending on the an;i+ of the low melting point metal to be vapor deposited in the subsequent process and the vapor deposition method. When depositing a melting point metal, polyimide, A7. Cr etc. are used. Also, 'L'i, V' which has no chemical resistance.
Ｎｂ などの高融点金属の場合にはレジストを用°いる
ことができる。またリフトオフ材１２は多層構造にして
開孔形状を工夫し、リフトオフを容易にしても良い０
次にリフトオフ材１２の上にレジスト紮設け、ショット
キー・バリヤーダイオード形成領域の上方全選択的にエ
ツチング除去してレジストパターン１３を形成するＯ
次いでこのレジストパターン１３をマスクとして、下の
りフトオフ材１２をエツチング除去する０例えばリフト
オフ材１２としてポリイミドを用いた場合にはヒドラジ
ン混合液で′エツチングする０次に、この選択的にエツ
チングされたリフトオフ材１２をマスクとして−この下
のシリコン酸化膜１ノをＴｉ Ｆ”で選択的にエツチン
グして、ショットキー・ノイリャ・ダイオードノド、戚
領域に開孔部１４を形成した後、同図ωンに示すように
レジストパタ−ン１３゛を剥離する０
この後、同図（Ｃ）に示すように、例えばＭ０をエレク
トロガンを用いて全面に真空蒸着しで昼融点金属薄膜１
５を堆積する。この場合、リフトオフを考え、ＭＯを蒸
着する場合にはステップカバーレッジの恋いエレクトロ
ガンを用いることが好寸しく、また基板温度の上昇はで
きる限り抑えることが好壕［７い。In the case of a high melting point metal such as Nb, a resist can be used. In addition, the lift-off material 12 may have a multilayer structure and the shape of the openings may be devised to facilitate lift-off.Next, a resist layer is provided on the lift-off material 12, and the entire upper part of the Schottky barrier diode forming area is selectively etched. Then, using this resist pattern 13 as a mask, remove the lower lift-off material 12 by etching. For example, if polyimide is used as the lift-off material 12, etching is performed with a hydrazine mixture. Next, using this selectively etched lift-off material 12 as a mask, the underlying silicon oxide film 1 is selectively etched with TiF'' to form openings in the Schottky-Nolya diode node and relative regions. After forming resist pattern 14, the resist pattern 13' is peeled off as shown in ω in the same figure. After that, as shown in ω in the same figure, for example, M0 is vacuum-deposited on the entire surface using an electrogun. Day melting point metal thin film 1
Deposit 5. In this case, considering lift-off, it is preferable to use an electrogun with a small step coverage when depositing MO, and it is also preferable to suppress the rise in substrate temperature as much as possible [7].
次にリフトオフ材１２を剥離して、この上に堆積した昂
融点金属簿膜１６をリフトオフし、同図α］に示すよう
にショットキー・バリヤ・ダイオード形成領域にのみ高
融点金属薄膜１５を残留′サセる。例えはリフトオフ材
１２としてポリイミドを用いた場合には、’ｗ＄ヒドラ
ジン浴液に長時間授漬することにより、リフトオフする
。Next, the lift-off material 12 is peeled off, and the high melting point metal thin film 16 deposited thereon is lifted off, leaving the high melting point metal thin film 15 only in the Schottky barrier diode formation region, as shown in Figure α]. 'Saseru. For example, when polyimide is used as the lift-off material 12, lift-off is achieved by immersing it in a 'w$ hydrazine bath solution for a long time.
この後、イオン注入装置によシシリコンと同族の■族元
素イオン１６、例えはＳｎ４オンを品融点金Ｊｉｉｉ
ｈｉ 展Ｊ ｓを通してイオン狂人し、シリコン基・仮
１の表面に、例えはＳｎ、Ｍｏ、Ｓｔの混合層を形成す
る。これはｓｎイオンをＭ。After this, an ion implantation device is used to inject ions of a group Ⅰ element 16, which is the same group as silicon, e.g.
Through hi exhibition J s, ions are released, and a mixed layer of, for example, Sn, Mo, and St is formed on the surface of the silicon-based temporary layer. This is the sn ion M.
を通してイオン注入することによυ、シリコン基板貴簡
に結晶欠陥が多数発生し、しかもＭ。By implanting ions through υ, many crystal defects occur in the silicon substrate, and moreover, M.
がＳｎイオンとの衝突によシリコン基板にノックのオン
されるために混合層ができるものと考えられる。またド
ーズ蓋、エネルギーなどイオン注入条件は、上記混合ｊ
−が形成で糎る条件を選定し、例えはＭｏの蒸着膜厚を
２００Ａとすると、Ｓｎは１〜１０ Ｘ １０”ａｒｃ
−” （７）ドーズ量、２００〜４００ ＫｅＶ のエ
ネルギーが必要であると考えられる。なおこの場合、シ
リコン酸化膜１１は、これら注入イオンをブロックする
のに充分に厚い膜厚が必要である。最後に高温で熱処理
（例えば１０００℃、Ｎｔ雰囲気中で３０分加熱）を行
なうことによシ混合層は金属シリサイドとなって同図（
ト）に示すようにショットキーｅバリヤ・ダイオード４
が形成される。It is thought that a mixed layer is formed because the particles are knocked on to the silicon substrate by collision with Sn ions. In addition, the ion implantation conditions such as the dose lid and energy are the same as the above mixture j.
For example, if the Mo vapor deposition film thickness is 200A, Sn is 1 to 10 x 10” arc.
-'' (7) Dose amount: It is considered that an energy of 200 to 400 KeV is required. In this case, the silicon oxide film 11 needs to be thick enough to block these implanted ions. Finally, by performing heat treatment at a high temperature (for example, heating at 1000°C for 30 minutes in an Nt atmosphere), the mixed layer turns into metal silicide, as shown in the figure.
Schottky e-barrier diode 4 as shown in
is formed.
この場合、多量に注入した■族元素イオン１６は、シリ
コン基板１に拡散しても、同族元素であるので電気的に
不活性でおシ、基板不純物濃度に無関係にイオン注入量
を選択できプロセス制御が容易となる◇また不純物イオ
ンを■族元素イオン１６と同時にイオン注入することに
よシ基板談装をカ曵択的に変んて、ショットキー・バリ
ヤ・ダイオード４のショットキーｅバリヤ・ハイドを制
御することもで龜る。In this case, even if a large amount of the group (III) element ions 16 implanted are diffused into the silicon substrate 1, they are electrically inactive because they are members of the same group, and the ion implantation amount can be selected regardless of the substrate impurity concentration in the process. ◇Also, by implanting impurity ions at the same time as the group II element ions 16, the substrate assembly can be selectively changed, and the Schottky e-barrier of the Schottky barrier diode 4 can be easily controlled. It is also difficult to control Hyde.
このように形成されたショットキー・バリヤ・ダイオー
ド４は、高融点金属シリサイドで形成されているので、
８１４１図に示すＭＯＢトランジスタに遍ルした場合、
その後、高温度で行なわれるリンゲツタエ？ｕ、ＢＰ８
Ｇメルトによる平担化工程においても安定であシ、デバ
イスの高信籾性を得る仁とがで散る。Since the Schottky barrier diode 4 thus formed is made of high melting point metal silicide,
When considering the MOB transistor shown in Figure 8141,
After that, Lingetustae is carried out at high temperature? u, BP8
It is stable even in the flattening process using G-melt, and it is difficult to obtain high reliability of the device.
（実施例２）
第４図は選択的にイオン注入する場合の本発明の他の実
施例を示すものである。(Embodiment 2) FIG. 4 shows another embodiment of the present invention in which ions are selectively implanted.
先ず第４図（４）に示すようにシリコン基板１の上に、
シリコン酸化膜Ｊ１を形成した後、同図の）に示すよう
にレジストを用いてシリコン酸化膜１１のショットキー
・バリヤ・ダイオード形ａ領域に開孔部１４を形成する
０次に全面に高融点金Ｍ薄膜１５を蒸着する０
この後、全面にレジストを堆積し、ショットキー・バリ
ヤ・ダイオードの形成部分を選択的に除去し、同図（Ｑ
に示すようにレジストノ櫂ターン１３を形成する０次い
でレジスト／−４’ターン１ａをマスクとしてシリコン
と同族の■族元素イオン１６を、開孔部１４に島田した
ｉＩ！１＋融点金）Ａ薄膜１５全通して注入する０
次いで同図Ｉに示すようにレジストノくターン１ ｇ’
５ｔｏｔアッシャ−で剥離した後、高温にて熱処理を行
ない金属シリサイド層を形成する。First, as shown in FIG. 4 (4), on the silicon substrate 1,
After forming the silicon oxide film J1, as shown in ) in the figure, an opening 14 is formed in the Schottky barrier diode type a region of the silicon oxide film 11 using a resist. After that, a resist is deposited on the entire surface, and the portion where the Schottky barrier diode is to be formed is selectively removed.
As shown in FIG. 2, using the resist/-4' turn 1a as a mask to form the resist paddle turn 13, ions 16 of group II elements, which are in the same group as silicon, are deposited in the opening 14. 1 + melting point gold) A Inject through the entire thin film 15 0 Then, as shown in Figure I, turn 1 g' of the resist.
After peeling off with a 5 tot asher, heat treatment is performed at high temperature to form a metal silicide layer.
最後に、イオン注入されていない高一点金属薄膜１５を
エツチング除去し、同図（ト）に示すように残留した金
属シリサイド層をショットキー・バリヤ・ダイオード４
としたものである。Finally, the high point metal thin film 15 that has not been ion-implanted is removed by etching, and the remaining metal silicide layer is formed into a Schottky barrier diode 4 as shown in FIG.
That is.
（実施例３）
第５図は本発明の異なる他の実施例を示すもので、シリ
コンと同族の■族元素イオン１６を注入した後、不純物
イオンを選択的に注入してソース１１側をショットキー
・ノくリヤ・ダイオード４とし、他方のドレイン１０を
拡散層で形成ｔ２て、オーミック・コンタクトを同時に
形成したものである。(Embodiment 3) FIG. 5 shows another embodiment of the present invention, in which after implanting group I element ions 16, which are the same as silicon, impurity ions are selectively implanted and the source 11 side is shot. A key-no-rear diode 4 is used, the other drain 10 is formed by a diffusion layer t2, and an ohmic contact is formed at the same time.
以上説明し７た如く、本発明に係わるショットキｍ−バ
リヤ・ダイオードの形成方法によれば、イオンミキシン
グ技術を利用することにょシ基板表面に生成されている
Ｓｉｎ、の影舎を取シ除き、高温処理に耐えると共に信
頼性に優れ、しかもショットキー・バリヤ・／１イトの
制御も容易となり、ＭＯＳトランジスタの製造に顕著な
効果を発揮することができるものである。As explained above, according to the method for forming a Schottky m-barrier diode according to the present invention, the shadow of Sin generated on the surface of the substrate is removed by using ion mixing technology. It can withstand high-temperature processing, has excellent reliability, and also facilitates control of Schottky barrier/1-ite, and can exhibit remarkable effects in manufacturing MOS transistors.
第１図はショットキー・バリヤ拳ダイオードＭＯ８）ラ
ンジスタの断面図、Ｍ２図は従来のｈｉｏｓトランジス
タを示す断ｉｉＩ図、＃４３図（４）乃至ωコは本発明
の一実施例によるショットキー・バリヤ・ダイオードを
形成する方法を順次工程に従つ”〔示す断面図、第４図
囚乃至（６）は本発明の池の実施例によるショットキー
・バリヤ・ダイオードを形成する方法を順次工程に従っ
て示によシソース側をショットキー一−バリヤ・ダイオ
ードで、ドレイン側を拡散層で形成（、たＭＯＳトラン
ジスタの断面−である０
１・・・シリコン基板、３・・・ゲート、４・・・ショ
ットキー−バリヤ惨ダイオード、５・・・絶縁族、９・
・・ソース、１０・・・ドレイン、１１・・・シリコン
酸化膜、１２・・・リフトオフ材、１３・・・レジスト
パターン、１４・・・開孔部、１５・・・高融点金ｍ薄
膜、１６・・・元素イオン。
出願人代理人 弁理士 鈴 江 武 彦第４図
第５図Fig. 1 is a cross-sectional view of a Schottky barrier diode MO8) transistor, Fig. M2 is a cross-sectional view showing a conventional HIOS transistor, and Fig. A method for forming a Schottky barrier diode according to an embodiment of the present invention is shown in cross-sectional views in FIGS. As shown, the source side is formed by a Schottky barrier diode, and the drain side is formed by a diffusion layer (01...silicon substrate, 3...gate, 4... Schottky-barrier diode, 5...insulating group, 9.
... Source, 10... Drain, 11... Silicon oxide film, 12... Lift-off material, 13... Resist pattern, 14... Opening part, 15... High melting point gold m thin film, 16...Element ion. Applicant's representative Patent attorney Takehiko Suzue Figure 4 Figure 5
Claims (4)
ットキー・バリヤ・ダイオードを形成すべ１２色領域に
開孔部を形成する工程と、該開孔部を含む全面に筒融点
金属Ｕ膜を堆積する工程と、該＾融点金属ｆ＃膜を通し
℃咳薄膜とシリコン基板界面近傍にＩＩｒ族元素イオン
を注入する工程と、高温熱処理して前記高融点金属薄膜
を金属シリサイド化する工程とから成ることを特徴とす
るショットキー・バリヤ・ダイオードの形成方法。(1) Step of forming openings in the 12 color areas for forming Schottky barrier diodes in the insulating film formed on the surface of the silicon substrate, and depositing a cylindrical melting point metal U film on the entire surface including the openings. a step of implanting group IIr element ions through the melting point metal f# film into the vicinity of the interface between the thin film and the silicon substrate, and a step of converting the high melting point metal thin film into metal silicide through high temperature heat treatment. A method for forming a Schottky barrier diode, characterized in that:
堆積して、基板全面にＷ族元素イオンを注入することを
特徴とする特許請求の範囲第（１）項ｉ己載のショット
キー・バリヤ・ダイオードの形成方法。(2) A thin film of a metal with a surface melting point is selectively deposited only in the openings of the insulating film, and W group element ions are implanted over the entire surface of the substrate. How to form a Schottky barrier diode.
−にのみ局部的にＩＶ族元素イオンを注入することを特
徴とするＩＩＩ！ｊｖＦ＃Ｎ求の範囲第（１）項記載の
ショットキー・バリヤ拳ダイオードの形成方法。(3) A method III characterized in that group IV element ions are locally implanted only in the region including the openings of the refractory metal thin film deposited on the entire surface! A method for forming a Schottky barrier fist diode according to item (1).
を注入後、選択的に不純物イオンを注入して拡散領域を
形成することを特徴とする特許請求の範囲＃ （１）項
若しくはｔｌＡ（：２）項または島（３）項記載のショ
ットキｍ−バリヤ・ダイオードの形成力法。(4) Claim # (1) characterized in that after group IV group nine ions are implanted into the high melting point gold J14 thin layer in the opening, impurity ions are selectively implanted to form a diffusion region. Schottky m-barrier diode forming force method as described in term or tlA(:2) term or island (3) term.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18251182A JPS5972181A (en) | 1982-10-18 | 1982-10-18 | Forming method for schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18251182A JPS5972181A (en) | 1982-10-18 | 1982-10-18 | Forming method for schottky barrier diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5972181A true JPS5972181A (en) | 1984-04-24 |
Family
ID=16119573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18251182A Pending JPS5972181A (en) | 1982-10-18 | 1982-10-18 | Forming method for schottky barrier diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972181A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5154514A (en) * | 1991-08-29 | 1992-10-13 | International Business Machines Corporation | On-chip temperature sensor utilizing a Schottky barrier diode structure |
| JP2010219519A (en) * | 2009-03-13 | 2010-09-30 | Internatl Business Mach Corp <Ibm> | Semiconductor structure and method of manufacturing the same (self-aligned schottky diode) |
| JP2017118104A (en) * | 2015-12-01 | 2017-06-29 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | Forming contact layer on semiconductor body |
-
1982
- 1982-10-18 JP JP18251182A patent/JPS5972181A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5154514A (en) * | 1991-08-29 | 1992-10-13 | International Business Machines Corporation | On-chip temperature sensor utilizing a Schottky barrier diode structure |
| JP2010219519A (en) * | 2009-03-13 | 2010-09-30 | Internatl Business Mach Corp <Ibm> | Semiconductor structure and method of manufacturing the same (self-aligned schottky diode) |
| JP2017118104A (en) * | 2015-12-01 | 2017-06-29 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | Forming contact layer on semiconductor body |
| US10002930B2 (en) | 2015-12-01 | 2018-06-19 | Infineon Technologies Ag | Forming a contact layer on a semiconductor body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068897B1 (en) | A method of forming an electrode of a semiconductor device | |
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| EP0282781B1 (en) | Contact to gallium-arsenide and method of forming such | |
| US4545115A (en) | Method and apparatus for making ohmic and/or Schottky barrier contacts to semiconductor substrates | |
| JPH0727880B2 (en) | Method for manufacturing semiconductor device | |
| US5093280A (en) | Refractory metal ohmic contacts and method | |
| JPH0371790B2 (en) | ||
| EP0517288B1 (en) | Diffusion barrier enhancement in metallization structure for semiconductor device fabrication | |
| JPS5972181A (en) | Forming method for schottky barrier diode | |
| JP2001185507A (en) | Semiconductor device and its manufacturing method | |
| JPH0550129B2 (en) | ||
| US5084403A (en) | Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire | |
| JPS63227018A (en) | Manufacture of semiconductor device | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| JPH0322694B2 (en) | ||
| JPH01103873A (en) | Manufacture of semiconductor device | |
| JPS63116A (en) | Manufacture of semiconductor device | |
| US5021363A (en) | Method of selectively producing conductive members on a semiconductor surface | |
| JPS63240017A (en) | Manufacture of semiconductor device | |
| JPH04219928A (en) | Manufacture of semiconductor device | |
| JPS61156837A (en) | Manufacture of semiconductor device | |
| JPS59189623A (en) | Impurity diffusion to semiconductor | |
| JPS58164224A (en) | Formation of ohmic contact of compound semiconductor device | |
| JPS6276566A (en) | Manufacture of field-effect transistor | |
| JPS60192363A (en) | Manufacture of schottky barrier junction |