JPS5967045U - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPS5967045U JPS5967045U JP16179082U JP16179082U JPS5967045U JP S5967045 U JPS5967045 U JP S5967045U JP 16179082 U JP16179082 U JP 16179082U JP 16179082 U JP16179082 U JP 16179082U JP S5967045 U JPS5967045 U JP S5967045U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- frequency divider
- divider circuit
- flops
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面は本考案の一実施例を示すもので第１図は結線図、
第２図は第１図の各部の信号波形図である。 図中、１はカウンタ一部、２乃至４はフリップ １フ
ロツプ、５はリセット回路、６はＤ形フリップフロップ
である。
第２図は第１図の各部の信号波形図である。 図中、１はカウンタ一部、２乃至４はフリップ １フ
ロツプ、５はリセット回路、６はＤ形フリップフロップ
である。
Claims (1)
- 少なくとも３段に縦続接続されたフリップフロップとこ
れらすべてのフリップフロップを初期化するリセット回
路とから構成され、このリセット回路がＤ形フリップフ
ロップを備えこのＤ形フリップフロップのデータ入力端
子とリセット入力端子とを前記縦続接続されたフリップ
フロップの最上位桁のものの出力端子に接続して成るこ
とを特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16179082U JPS5967045U (ja) | 1982-10-26 | 1982-10-26 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16179082U JPS5967045U (ja) | 1982-10-26 | 1982-10-26 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5967045U true JPS5967045U (ja) | 1984-05-07 |
Family
ID=30355460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16179082U Pending JPS5967045U (ja) | 1982-10-26 | 1982-10-26 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967045U (ja) |
-
1982
- 1982-10-26 JP JP16179082U patent/JPS5967045U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5967045U (ja) | 分周回路 | |
| JPS60163837U (ja) | 同期式アツプダウンカウンタ回路 | |
| JPS60109133U (ja) | 半導体集積回路 | |
| JPS62101198U (ja) | ||
| JPS5976135U (ja) | フイルタ−回路 | |
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS6030498U (ja) | エコ−回路 | |
| JPS5927633U (ja) | デイジタルｉｃ | |
| JPS60129746U (ja) | アツプダウンカウンタ | |
| JPS58155618U (ja) | ミクサ兼トラツプ回路 | |
| JPS60169960U (ja) | クロツク信号抽出回路 | |
| JPS60103940U (ja) | 分周回路 | |
| JPS58169724U (ja) | 計数器による数値設定装置 | |
| JPS58104025U (ja) | 受信周波数表示装置 | |
| JPH0223124U (ja) | ||
| JPS5917648U (ja) | カウンタ回路 | |
| JPS61336U (ja) | 計数及び初期設定可能なフリツプフロツプ | |
| JPS5982865U (ja) | デイジタルマルチメ−タ− | |
| JPS58158540U (ja) | パルス選択回路 | |
| JPS63153627U (ja) | ||
| JPS5866366U (ja) | パルス周期測定装置 | |
| JPS5911064U (ja) | 信号処理回路 | |
| JPS5890731U (ja) | 能動フイルタ | |
| JPS6133529U (ja) | 分周回路 | |
| JPS6082843U (ja) | デジタル回路 |