JPS596624A - Circuit for driving gate of mosfet - Google Patents
Circuit for driving gate of mosfetInfo
- Publication number
- JPS596624A JPS596624A JP57113950A JP11395082A JPS596624A JP S596624 A JPS596624 A JP S596624A JP 57113950 A JP57113950 A JP 57113950A JP 11395082 A JP11395082 A JP 11395082A JP S596624 A JPS596624 A JP S596624A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- drive circuit
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はMOSFETのゲート駆動回路に係り、特にM
OSFETの非導通期間に主電極間の印加電圧が上昇し
ても確実に非導通状態全維持させることのできるゲート
駆動回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gate drive circuit for a MOSFET, and particularly to a gate drive circuit for a MOSFET.
The present invention relates to a gate drive circuit that can reliably maintain the non-conducting state even if the voltage applied between the main electrodes increases during the non-conducting period of an OSFET.
第1図にMO8FET内部に存在する等価容量と、MO
SFETのゲート駆動回路の一例を示す。図において1
はMOSFET XD、S、GはそれぞれMOSFET
のドレイン、ソース、ゲート電極であシ、Coma l
cr’ss l C11gは内部に存在する等価容量
でそれぞれ出力容量、帰還容量、入力容量と呼ばれる。Figure 1 shows the equivalent capacitance inside the MO8FET and the MO8FET.
An example of an SFET gate drive circuit is shown. In the figure 1
is MOSFET XD, S, G are each MOSFET
The drain, source, and gate electrodes of Comal
cr'ss l C11g is an equivalent capacitance existing inside and is called an output capacitance, a feedback capacitance, and an input capacitance, respectively.
2はゲート駆動回路であり、ゲート電流制限抵抗21、
変圧器22、トランジスタ23で構成される。Eaはゲ
ート駆動用電源である。2 is a gate drive circuit, which includes a gate current limiting resistor 21,
It is composed of a transformer 22 and a transistor 23. Ea is a gate driving power source.
MO8F’ET l’に非導通状態から導通状−に転じ
させるには、入力容1tCt−’e図示の極性にMOS
FETの特性で定まるゲートしきい値電圧Vth以上に
充電すれば良い。To change MO8F'ET l' from non-conducting state to conducting state, connect MOS to the polarity shown in the input capacitor 1tCt-'e.
It is sufficient to charge the battery to a value higher than the gate threshold voltage Vth determined by the characteristics of the FET.
また、導通状態から非導通状態に転じさせるには、図示
の極性に充電されているCI−kVtb以下の電圧にま
で低下させれば良い。Moreover, in order to change from a conductive state to a non-conductive state, it is sufficient to lower the voltage to below CI-kVtb, which is charged to the polarity shown in the figure.
ゲート駆動回路2では、トランジスタ23の導通により
、変圧器22を介して抵抗21、CI、。In the gate drive circuit 2, the conduction of the transistor 23 causes the resistor 21, CI, to pass through the transformer 22.
を通る電流でClea k Vtb以上に充電させ、
MOSFET 1全ターンオンさせる。Charge the voltage above Clear k Vtb with the current passing through the
Turn on all MOSFET 1.
トランジスタ23がターンオフすると、変圧器23中に
流れていた励磁i流がMOSFETの ソース電極、ゲ
ート電極、抵抗21全通して放出し、CI−’e図示と
逆極性の電圧に充電してMO8FET全ターンオフさせ
る。When the transistor 23 is turned off, the excitation i current flowing in the transformer 23 is discharged through the source electrode, gate electrode, and resistor 21 of the MOSFET, and is charged to a voltage with the opposite polarity to that shown in the CI-'e diagram, and the entire MO8FET is charged. Turn off.
第2図にMOSFET ’にブツシュ・プル形のインバ
ータに使用した一例を示す。Figure 2 shows an example of MOSFET' used in a bush-pull type inverter.
図において、E Mは主変圧器TMを介して負荷3に電
力を供給する主電源、11.12は第1図のMOSFE
T 1と同様なMOSFETである。In the figure, EM is the main power supply that supplies power to the load 3 via the main transformer TM, and 11.12 is the MOSFE in Figure 1.
This is a MOSFET similar to T1.
ブツシュ・プル形イ/バータの動作は広く知られている
ので、動作の説明は省略する。Since the operation of the push-pull type I/verter is widely known, a description of the operation will be omitted.
MOSFET 11.12が両方ともオフ状態である
時、両MO8FETには主電源EVの電圧が印加されて
いる。入力容量自1.の充電電圧をOVとすれば、この
時出力容1C01,,帰還容量Crasはそれぞれドレ
イン電極側を正極性に E Mの電圧に充電されている
。When both MOSFETs 11 and 12 are in the off state, the voltage of the main power supply EV is applied to both MO8FETs. Input capacity 1. Assuming that the charging voltage of is OV, at this time, the output capacitors 1C01 and feedback capacitor Cras are each charged to a voltage of EM with the drain electrode side of the positive polarity.
次にMOSFET 12がターンオンする場合全労え
る。rν108FET 12がターンオンすると、非
導通状態であるMOSFET 11にはEMの2倍の
電圧が印加される九め、C,8,及びC,、、tEMの
電圧からEMの2倍の電圧に充電する電流が流れる。こ
の時、Cram ’に充電する電流はCl M M に
流入する為、C16,は第1図に示す極性に充電される
。これによって、C1,、がVth以上に充電されると
MOSFET 11が導通し、変圧器TMが短絡状態
となって両方のMOSFETに短絡電流が流れる。特に
、MO8L”ET 11はEMの電圧からEMの2倍
の電圧に上昇して行く過程で電流が流れるため、極めて
大きな損失が発生する。Next, when MOSFET 12 is turned on, the entire operation is completed. When rν108FET 12 turns on, a voltage twice as high as EM is applied to MOSFET 11, which is in a non-conducting state. Current flows. At this time, since the current charging Cram' flows into Cl M M , C16 is charged to the polarity shown in FIG. As a result, when C1, . is charged to Vth or higher, MOSFET 11 becomes conductive, transformer TM becomes short-circuited, and a short-circuit current flows through both MOSFETs. In particular, in the MO8L"ET 11, a current flows during the process of increasing the voltage from EM to twice the voltage of EM, so an extremely large loss occurs.
MOSFET 11がターンオンする場合も同様の動作
でMOSFET 12に大きな損失が生ずることになる
。When MOSFET 11 turns on, a similar operation causes a large loss in MOSFET 12.
この損失は、高周波数でMOSFET ’e駆動する程
大きくなる為、高周波駆動が困離となり、MOSFET
の特徴である高速スイッチング特性を十分活用できなく
なる欠点がある。This loss increases as the MOSFET'e is driven at a higher frequency, making it difficult to drive the MOSFET at a higher frequency.
The disadvantage is that the high-speed switching characteristics, which are characteristic of , cannot be fully utilized.
従来のMO8F’ETのゲート駆動回路は、上記したM
O8FET内部の等価容量に起因する損失の発生を防止
できない。The gate drive circuit of the conventional MO8F'ET is the above-mentioned M
It is not possible to prevent the loss caused by the equivalent capacitance inside the O8FET.
本発明の目l:トジは、MO8F’ETが非導通状態で
あルヘき期間に、MO8F’ET内部の等価容量に起因
する導通状態が生じない様にし、MOSFETの損失全
低減できるゲート駆動回路を提供することにある。The purpose of the present invention is to provide a gate drive circuit that prevents a conductive state caused by the equivalent capacitance inside the MO8F'ET from occurring during a period in which the MO8F'ET is in a non-conductive state, thereby reducing the total loss of the MOSFET. Our goal is to provide the following.
MOSFETが非導通状態の時、ドレイン、ソース間の
印加電圧が上昇すると、MO8FET内部の帰還容量C
11,に充電電流が流れる。本発明は、この充電電流を
ゲート電極からゲート駆動回路に流出させ、MOSFE
Tの入力容量Cl # I がゲートしきい値電圧V
sh以上に充電されること全阻止する機能を持ったゲー
ト駆動回路によって、MOSFETの損失低減を可能な
らしめたものである。When the MOSFET is in a non-conducting state, when the voltage applied between the drain and the source increases, the feedback capacitance C inside the MO8FET increases.
A charging current flows through 11. The present invention allows this charging current to flow from the gate electrode to the gate drive circuit, and
The input capacitance Cl # I of T is the gate threshold voltage V
The gate drive circuit has the function of completely preventing charging beyond sh, which makes it possible to reduce the loss of the MOSFET.
第3図に本発明の一実施例を示す。本実施例は第1図に
示した従来のゲート駆動回路に分流回路4を設けたもの
であ石。分流回路4は抵抗Rasで構成されている。従
来もMOSFETのゲート電極とソース電極の間に抵抗
を接続する場合もあつ友が、従来はサージ電圧によるゲ
ート、ソース間の破壊を防止することが主目的であり、
抵抗値も数百Ω〜数にΩに選定される場合が多かった。FIG. 3 shows an embodiment of the present invention. In this embodiment, a shunt circuit 4 is added to the conventional gate drive circuit shown in FIG. The shunt circuit 4 is composed of a resistor Ras. Conventionally, a resistor was sometimes connected between the gate electrode and source electrode of a MOSFET, but the main purpose of this was to prevent damage between the gate and source due to surge voltage.
The resistance value was often selected to be several hundred ohms to several ohms.
MO8FET内部の等価容量に起因するMOSFETの
導通全防止するには、第3図の抵抗Rag ’e小さな
値に選定する程良いことになるが、′fLG11ヲ小さ
く選定すると、Rosで生ずる損失が大きくなる。In order to completely prevent conduction of the MOSFET due to the equivalent capacitance inside MO8FET, it is better to select a small value for the resistance Rag'e in Figure 3, but if you select a small value for 'fLG11, the loss caused by Ros will become large. Become.
そこで、帰還容量C21,の充電電流によって、入力容
量CI m s が、ゲートしきい値電圧Vth以下
に保ち得る適正な値に選定することが重要である。Therefore, it is important to select the input capacitance CI m s to an appropriate value that can be maintained below the gate threshold voltage Vth by the charging current of the feedback capacitor C21.
第2図に示したブツシュ・プル形インバータに第3図の
ゲート駆動回路全適用する場合を例に、抵抗R(]Iの
適正な値について検討する。The appropriate value of the resistor R(]I will be discussed, taking as an example the case where the entire gate drive circuit shown in FIG. 3 is applied to the bush-pull type inverter shown in FIG.
MOSFET 11がターンオンする時、非導通状態
にあるべきMO8Ji”ET 12のドレイン、ソー
ス間印加電圧は、主変圧TMの洩れインダクタンス及び
配線のインダクタンスを無視すれば、次式で示す電圧上
昇率dV/dtで上昇する。When MOSFET 11 is turned on, the voltage applied between the drain and source of MO8Ji''ET 12, which should be in a non-conducting state, is the voltage increase rate dV/, which is expressed by the following equation, if the leakage inductance of the main transformer TM and the wiring inductance are ignored. It rises at dt.
(1)弐にオイ−71:’、t 、、 (7)MOSF
ET 11 (D ター ンオン時間である。(1)式
のdV/dtによって、C,、、i流nる充電電流tr
amは次式となる。(1) Nionioi-71:', t,, (7) MOSF
ET 11 (D is the turn-on time. By dV/dt in equation (1), the charging current tr
am is given by the following formula.
bs
i ram ” Cram・−一 ・・・叩・・(2
)t、Il
1 !16 がCI m m に流入し、CI a
m の電圧が上昇するに伴って抵抗几。Sに′電流が
流れる。bs i ram ” Cram・-1...Clap...(2
)t, Il 1! 16 flows into CI m m and CI a
As the voltage across m increases, the resistance increases. Current flows through S.
MOSFET 11(Dターンオン時間に、MO8F
ET12のゲート駆動回路に設けた抵抗RGllに流れ
る電萌ff1Qosは次式となる。MOSFET 11 (D turn-on time, MO8F
The electric power ff1Qos flowing through the resistor RGll provided in the gate drive circuit of the ET12 is expressed by the following equation.
また、MOSFET 11(r)ターンオン時間KC,
,。Also, MOSFET 11(r) turn-on time KC,
,.
全充電する電流の電荷量Qr、ば(2)式から次となる
。The amount of electric charge Qr of the current for total charging is as follows from equation (2).
EM
Q□=/ C□5・□・di
’ ton
QraとQcsO差がCl @ a の充電電荷量と
なるためMOSFET 12F、確実に非導状態として
おくには、次の冬作を満足すれば良い。EM Q□=/ C□5・□・di ' ton Since the difference between Qra and QcsO is the charge amount of Cl@a, MOSFET 12F, to ensure it is in a non-conducting state, if the next winter crop is satisfied. good.
Q、畠 −Qcs
cl、、−(v・・ °゛°°町°)現在市販さ
れている400V、8.A級MO8F’ET金用いて、
(5)式を満足させるRos k求める。このMO8F
’ETはCram I Com5 がそれぞれ20p
F。Q, Hatake -Qcs cl,, -(v... °゛°°町°) Currently commercially available 400V, 8. Using A grade MO8F'ET gold,
Find Ros k that satisfies equation (5). This MO8F
'ET is Cram I Com5 20p each
F.
800pF’であり、ターンオン時間t、ユは5oμS
。800pF', turn-on time t and u are 5oμS
.
VthはIVである。また、EMは商用100Ve蛙流
して得た直流電圧を考慮して140Vとする。Vth is IV. In addition, EM is set to 140V in consideration of the DC voltage obtained from a commercial 100V frog current.
これ等の条件を用いてRos f求めると、Rasは8
7.5Ω以下に選定しなければならない。When calculating Ros f using these conditions, Ras is 8
Must be selected to be 7.5Ω or less.
以上の結果から、従来ゲート、ソース間をサージ電圧か
ら保護する目的で設けていた抵抗値に比べ、1/10程
度の値に選定しなければMOSFETを確実に非導通状
態に保ち得ないことが判る。From the above results, it is clear that the MOSFET cannot be reliably kept in a non-conducting state unless the resistance value is selected to be about 1/10 of the resistance value conventionally provided between the gate and source for the purpose of protecting from surge voltage. I understand.
本実施例に依れば、非導通期間中にMOSFETの印加
電圧が上昇しても、入力容量CIms がゲートしきい
値電圧Vth以上にならないため、確実にMOSFET
のオフ状態を維持できるため、MOSFETの損失を大
幅に低減させ得る効果がある。According to this embodiment, even if the voltage applied to the MOSFET increases during the non-conducting period, the input capacitance CIms does not exceed the gate threshold voltage Vth, so the MOSFET is reliably
Since the off-state of the MOSFET can be maintained, the loss of the MOSFET can be significantly reduced.
第4図に他の実施例を示す。本実施例は、第3図に示し
た分流回路4を、トランジスタ26で構成したものであ
る。図において25はトランジスタ26のベース電流制
限抵抗、24はトランジスタ26を駆動するための変圧
器、27はトランジスタ26のベース電流全スイッチン
グするためのトランジスタであり、5IGI、8IG2
はそれぞれトランジスタ23.24の駆動用信号である
。FIG. 4 shows another embodiment. In this embodiment, the shunt circuit 4 shown in FIG. 3 is composed of a transistor 26. In the figure, 25 is a base current limiting resistor of the transistor 26, 24 is a transformer for driving the transistor 26, 27 is a transistor for switching the entire base current of the transistor 26, 5IGI, 8IG2
are driving signals for transistors 23 and 24, respectively.
MOSFET iスイッチングさせる動作は第3図と
同様であり、SIO1によってトランジスタ23を駆動
させれば良い。MOSFET 1の非導通期間に、ドレ
イン、ソース間の印加電圧が上昇する時、SIO2によ
ってトランジスタ27を導通させ、トランジスタ26を
ターンオンさせる。トランジスタ26の導通によって、
MOSFET 1のゲート電極は、ソース電極に比べて
トランジスタ26の飽和電圧Vcgだけ高い電位に固定
される。The operation of switching the MOSFET i is similar to that shown in FIG. 3, and the transistor 23 may be driven by the SIO1. When the voltage applied between the drain and the source increases during the non-conducting period of MOSFET 1, SIO2 makes transistor 27 conductive and turns on transistor 26. Due to the conduction of the transistor 26,
The gate electrode of MOSFET 1 is fixed at a potential higher than the source electrode by the saturation voltage Vcg of transistor 26.
MOSFET 1の内部抵抗全無視すれば、入力容量C
,,,はVcgに充電されることになるため、トランジ
スタ26のVCE?次の条件に設定すればMOSFET
1=に確実に非導通状態に維持できる。If you ignore all the internal resistance of MOSFET 1, the input capacitance C
,,, will be charged to Vcg, so the VCE? of the transistor 26? If you set the following conditions, MOSFET
1 = can be reliably maintained in a non-conductive state.
VcE<Vth ・・・・・・・・・(
6)本実施例に示したゲート駆動回路を第2図に示した
ブツシュ・プル形インバータに適用する場合について次
に述べる。VcE<Vth ・・・・・・・・・(
6) The case where the gate drive circuit shown in this embodiment is applied to the bush-pull type inverter shown in FIG. 2 will be described next.
MO8FE’r 12がターンオンする時、MO81
i’ET12のゲート駆動回路にFisIGlが入力さ
れる。When MO8FE'r 12 turns on, MO81
FisIGl is input to the gate drive circuit of i'ET12.
この信号’eMO8FET 11のゲート駆動回路に
S IO2として入力させれば、MOSFET 11の
ゲート電極は、第4図に示すトランジスタ26によって
、ソース電極よりもVcmだけ高い、電圧になる。MO
SFET 12のター7オン時、MO8F’BT11
のドレイン、ソース間電圧が上昇するが、(6)式に示
す関係によりMOSFET 11は非導通状態を維持
できる。If this signal 'eMO8 is input as SIO2 to the gate drive circuit of the FET 11, the gate electrode of the MOSFET 11 will be at a voltage Vcm higher than the source electrode by the transistor 26 shown in FIG. M.O.
When SFET 12's ter7 is on, MO8F'BT11
Although the voltage between the drain and source of MOSFET 11 increases, the relationship shown in equation (6) allows MOSFET 11 to remain non-conductive.
MOSFET 11がターンオンする時も、MOSFE
T 11のゲート駆動回路に入力される信号8 IGI
を、MOSFET 12のゲート駆動回路KS IO2
として入力させることによって、MO8F’ETの非導
通状態を維持できることになる。When MOSFET 11 turns on, the MOSFET
Signal 8 IGI input to the gate drive circuit of T11
, MOSFET 12 gate drive circuit KS IO2
By inputting as , the non-conducting state of MO8F'ET can be maintained.
以上述べた様に、本実施例によれば、第3図の実施例と
同様に、MO8FET内部の等価容量に起因すルM O
SF E Tノ導通を防止でき、MO8F’ETの損失
を低減できる他、トランジスタ26をMOSFETの印
加電圧が上昇する時だけ導通状態とさせるため、第3図
の実施例の様に抵抗Ramの損失発生が無く、ゲート駆
動回路の損失全低減させることのできる効果がある。As described above, according to this embodiment, as in the embodiment shown in FIG.
In addition to preventing conduction of SFET and reducing the loss of MO8F'ET, since the transistor 26 is made conductive only when the voltage applied to the MOSFET increases, the loss of the resistor Ram can be reduced as in the embodiment shown in FIG. This has the effect of completely reducing the loss of the gate drive circuit.
第5図に他の実施例を示す。本実施例は、MOSFET
O印加電圧が上昇する時、MOSFETのゲート電極
を逆バイアスし、等価容量の充電電流を強制的にゲート
回路に流出させる様にし友ものである。FIG. 5 shows another embodiment. In this example, MOSFET
When the voltage applied to the MOSFET increases, the gate electrode of the MOSFET is reverse biased so that the charging current corresponding to the equivalent capacity is forced to flow out to the gate circuit.
図において、ElはMOSFET l全導通させる時、
トランジスタ5、抵抗7全通してゲート電極を正極性に
バイアスするための電源、8はトランジスタ50ベース
゛嵯流制限抵抗、E2はトランジスタ6、抵抗9全通し
てMOSFETのゲート電極を逆バイアスする為の電源
であり、抵抗10はトランジスタ6のベース電流制限抵
抗である。トランジスタ13は、変圧器11を介してト
ランジスタ5をスイッチングさせ、トランジスタ14は
変圧器12を介してトランジスタ6をスイッチングさせ
る友めのもので、E3はトランジスタ5及び6にベース
電流を供給“するための電源である。In the figure, El is MOSFET l When fully conductive,
A power supply for biasing the gate electrode to positive polarity through the transistor 5 and the resistor 7, 8 a current limiting resistor for the base of the transistor 50, and E2 a power supply for reverse biasing the gate electrode of the MOSFET through the transistor 6 and the resistor 9. The resistor 10 is a base current limiting resistor of the transistor 6. Transistor 13 switches transistor 5 via transformer 11, transistor 14 switches transistor 6 via transformer 12, and E3 supplies base current to transistors 5 and 6. It is the power source.
MOSFET lを導通状態とするには、信号5IGI
によって、トランジスタ13をターンオンさせ、Et
の電圧’eMO8FETのゲートに印加させる。To make MOSFET l conductive, signal 5IGI
turns on transistor 13 and Et
The voltage 'e is applied to the gate of MO8FET.
MOSFET lkターンオフさせる時及び、MOS
FET 1の印加電圧が上昇し、帰還容量に充電電流が
流れる時は、5IG2によってトランジスタ14をター
ンオンさせ、電源E2の電圧によってMOSFET
1のゲート電極を逆バイアスする。When turning off MOSFET lk and MOS
When the voltage applied to FET 1 increases and a charging current flows through the feedback capacitor, transistor 14 is turned on by 5IG2, and MOSFET is turned on by the voltage of power supply E2.
The gate electrode of No. 1 is reverse biased.
本実施例によれば、MOSFETのゲート電極は電源E
2によって逆バイアスされるため、入力容量C16,は
Vthに達することなく、確実にMOSFET 1の
非導通状態を維持できる。このため、MOSFETの大
容量化に伴って、内部の帰還容ic、、、 が増大し
、%I の充電電流が増加しても確実にMO8FET’
を非導通状態に維持できる効果がある。According to this embodiment, the gate electrode of the MOSFET is connected to the power source E.
2, the input capacitor C16 does not reach Vth and can reliably maintain the non-conducting state of the MOSFET 1. Therefore, as the capacity of MOSFET increases, the internal feedback capacitance ic increases, and even if the charging current of %I increases, the MO8FET'
It has the effect of maintaining the non-conducting state.
第6図に他の実施例を示す。本実施例は、第5図の実姑
例に抵抗R,s’(r付加し友ものである。FIG. 6 shows another embodiment. This embodiment is similar to the actual example shown in FIG. 5 by adding resistances R and s'(r).
Rsi付加し次効果を、第7図を用すて述べる。The effect of adding Rsi will be described using FIG.
時点toでMO8I!’ETのターンオン信号が入力さ
れると、入力容i c 、、、は充電され始める。MO8I at the time to! When the turn-on signal of 'ET is input, the input capacitors i c , . . . begin to be charged.
Cl @ @ の充電電圧がOVの状態から充電が開始
さレルト、時点tl テVthに達し、MOSFETが
ターンオンし始める。しかし、破線で示す様に、Cl
l @ がE、の電圧に逆バイアスされた状態からMO
SFETにターンオン信号が入力されると、CI m
s の充電電圧がVtbに達する時点が12となり、M
OSFETのターンオン時間が長くなってしまう。Charging starts from the state where the charging voltage of Cl@@@ is OV, and at a time point tl reaches Vth, and the MOSFET starts to turn on. However, as shown by the broken line, Cl
From the state where l @ is reverse biased to the voltage of E, MO
When a turn-on signal is input to SFET, CI m
The time point when the charging voltage of s reaches Vtb is 12, and M
The turn-on time of the OSFET becomes longer.
第5図に示す様に、MOSFETのターンオフ時及び、
帰還容量Cr @ a に充電電流が流れる時、入力容
量C,,、+逆極性に充電すると、MOS F ET全
ターンオンさせる時、第7図で破線で示す様に、Cle
a が逆バイアスされた状態でMO8FET’tター
ンオンさせることになる為、ターンオン時間が長くなり
、高周波数駆動?防げることになる。これを防止するの
が抵抗R8である。すなわち、非導通期間にMO8F’
ETの印加電圧が上昇し、帰還容量G’ r a a
に充電電流が流れる時間だけパルス状に信号5IG3
が入力され、トランジスタ6が導通している間に入力容
量c、、、’ 2逆特バイアスしてMO8F’ETの非
導通状態を維持させるが、トランジスタ6がターンオフ
し几後もCIms は逆バイアスされた状態になってい
る。このCI−’r:抵抗R8でMO8F’ET k次
にターンオンさせる時点までに放電させ、第7図の実線
で示す様にC,、、’にほぼOVの状態からM08FE
’l’のターンオン動作ができる様にし几ものである。As shown in FIG. 5, when the MOSFET is turned off and
When a charging current flows through the feedback capacitance Cr@a, when charging the input capacitance C,,, + reverse polarity, when all the MOS FETs are turned on, as shown by the broken line in Fig. 7, Cl
Since MO8FET't is turned on with a reverse biased, turn-on time becomes longer and high frequency drive is required. It will be preventable. Resistor R8 prevents this. In other words, during the non-conducting period, MO8F'
The applied voltage of ET increases, and the feedback capacitance G' r a a
The signal 5IG3 is pulsed for the time that the charging current flows.
is input, and while transistor 6 is conducting, the input capacitance c,...' 2 is reverse biased to maintain the non-conducting state of MO8F'ET, but even after transistor 6 is turned off, CIms remains reverse biased. It is in a state of being This CI-'r: MO8F'ET k is discharged by the resistor R8 until it is turned on next, and as shown by the solid line in Fig.
It is designed to enable the turn-on operation of 'l'.
前述L7’j400V、8A級MO8FET ’e、第
2図に示したブツシュ・プル形インバータに適用し、出
力周波数が200 k 1.(zとなる様に駆動する時
のRaO値について次に述べる。The L7'j 400V, 8A class MO8FET 'e mentioned above is applied to the bush-pull type inverter shown in Fig. 2, and the output frequency is 200 k1. (The RaO value when driving so as to be z will be described next.
電源E2によってC1)が−15Vに充電されるとして
、次にMOSFETがターンオンする時点までに95%
放電させること圧する時、ターンオンさせる時点でのC
1mg は0.75 V逆バイアス電圧が残存すること
になる。第2図のブツシュ・プル形インバータでは、出
方周波数’1200k)(Zにするには、MOSFET
12がターンオンしてからMOSFET 1 +が
ターンオンするまでに2.5μsの時間がある。MOS
FET 11がターンオンしてから、MOSFET 1
2がターンオンするまでの時間も同様である。従って8
009FのC2,。Assuming that C1) is charged to -15V by power supply E2, 95% will be charged by the next time the MOSFET turns on.
C at the time of turning on when applying pressure to discharge
For 1 mg, 0.75 V of reverse bias voltage remains. In the bush-pull type inverter shown in Figure 2, the output frequency is '1200k) (to set it to Z, MOSFET
There is a time of 2.5 μs after MOSFET 12 is turned on until MOSFET 1 + is turned on. M.O.S.
After FET 11 turns on, MOSFET 1
The same holds true for the time it takes for 2 to turn on. Therefore 8
C2 of 009F.
が2.5μsの間で15Vの充電電圧から0.75 V
にまで放電させるに要する抵抗Rs’に求めれば良く、
几8は次式から得られる。from a charging voltage of 15V to 0.75V in 2.5μs
The resistance Rs' required for discharging up to
几8 can be obtained from the following equation.
(7)式からR8は61にΩとなる。From equation (7), R8 becomes 61Ω.
この様にRsi決定すれば、MO8F’ETがターンオ
ン動作を開始する時、elms はほぼoVがら充電が
開始されるため、ターンオン時間の長期化を防ぐことの
できる効果がある。If Rsi is determined in this manner, when the MO8F'ET starts turn-on operation, charging of elms starts at almost oV, which has the effect of preventing the turn-on time from becoming long.
第8図に他の実施例を示す。本実施例は、filcz図
に示し友ブツシュ・プル形インバータの主変圧TMに、
巻線n2+ * nzz k設けたものである。図に
おいてnII + 012は主変圧器TMの1次巻線
であり、ゲート回路10はゲート駆動用変圧器101、
ゲート電流制限抵抗1o2、ゲート駆動用トランジスタ
103、抵抗104、ダイオード105及び抵抗Rsで
構成される。FIG. 8 shows another embodiment. In this embodiment, the main transformer TM of the bush-pull type inverter shown in the filcz diagram is
It is provided with windings n2+*nzzk. In the figure, nII + 012 is the primary winding of the main transformer TM, and the gate circuit 10 is the gate drive transformer 101,
It is composed of a gate current limiting resistor 1o2, a gate driving transistor 103, a resistor 104, a diode 105, and a resistor Rs.
いま、MOSFET 12がターンオンする場合を考え
る。MOSFET 12がターンオンすると主変圧器T
wの各巻線には図示黒丸を正極性とする電圧が生ずる。Now, consider the case where MOSFET 12 is turned on. When MOSFET 12 turns on, the main transformer T
A voltage whose polarity is positive as shown by the black circle in the figure is generated in each winding of w.
この時巻線n22はMOSFET 11のゲート、ソー
スに接続され、ゲート全負極性にバイアスする為、入力
容量C11,も逆極性に充電されて、MO8FE’r
12のターンオンに伴うMOSFET 11の導通
全阻止する。また、巻線n21に生じた電圧は、MOS
FET 12に設けたゲート駆動回路10内のダイオー
ド105で阻止されるため、巻gnatには電流が流れ
ない。122に生じた電圧によって逆充電され7tMO
8FET 11の入力容量CI a m は、MOS
FET 11がターンオンするまでに抵抗Rs’に介し
て放電される。At this time, the winding n22 is connected to the gate and source of MOSFET 11, and since the gate is biased to negative polarity, the input capacitor C11 is also charged to the opposite polarity, and MO8FE'r
The conduction of MOSFET 11 is completely blocked when MOSFET 12 is turned on. Moreover, the voltage generated in the winding n21 is MOS
No current flows through the winding gnat because it is blocked by the diode 105 in the gate drive circuit 10 provided in the FET 12. 7tMO is reversely charged by the voltage generated at 122.
The input capacitance CI a m of 8FET 11 is MOS
It is discharged through resistor Rs' until FET 11 is turned on.
MOSFET 11がターンオンする時も同様の動作
によってMOSFET 12の導通全阻止できる。When MOSFET 11 is turned on, the conduction of MOSFET 12 can be completely blocked by a similar operation.
以上述べ皮様に、本実施例によれば、MOSFETの印
加電圧が上昇する時、主電源EVからゲート電極を逆バ
イアスする電力が得られるため、ゲート駆動電源Eaの
低電力化が図れる他、簡単な構成で確実にMO8li’
ETの導通全阻止できる効果がある。本実施例はブツシ
ュ・プル形インバータを例に述べたが、ブリッジ形イン
バータ、ハーフ7’リツジ形インバータ等にも適用でき
ることは言うまでも無い。As stated above, according to this embodiment, when the voltage applied to the MOSFET increases, the power to reverse bias the gate electrode can be obtained from the main power source EV, so the power of the gate drive power source Ea can be reduced, and Reliably MO8li' with a simple configuration
It has the effect of completely blocking ET conduction. Although this embodiment has been described using a bush-pull type inverter as an example, it goes without saying that it can also be applied to a bridge type inverter, a half 7' bridge type inverter, etc.
本発明によれば、非導通期間にあるべきMOSFETの
印加電圧が上昇し友場合、内部の等価容量に起因するM
OSFETの導通を阻止でき、MOSFETの損失を低
減でき効果がある。According to the present invention, when the applied voltage to the MOSFET that should be in the non-conducting period increases, the M
This is effective in preventing conduction of the OSFET and reducing loss in the MOSFET.
発明者の実験によれば、200kH2駆動時に本発明に
よる対策を施さなかった場合のMOSFETのスイッチ
ング損失は13.7Wであるのに対し、本発明による対
策を行った場合のスイッチング損失は4.2Wとなり、
1/3以下の損失に抑制できることがわかつ九。According to the inventor's experiments, when driving at 200kHz2, the switching loss of the MOSFET without taking the measures according to the present invention is 13.7W, while when the measures according to the present invention are taken, the switching loss is 4.2W. Then,
It was found that the loss could be suppressed to less than 1/3.
第1図はMO8FET内部の等価容器及び従来のゲート
駆動回路の一例を示す図、第2図はブツシュ・プル形イ
ンバータに従来のゲート駆動回路を適用した場合の問題
点を述べる図、第3図は本発明の一実施例を示す図、第
4.5,6.8図は本発明の他の実施例を示す図、第7
図は本発明のうち、第6図の実施例の動作を説明する図
である。
1・・・MOSFET 、Rm・・・入力容量放電用抵
抗、EM・・・主電源、TM・・・主変圧器、几G8・
・・抵抗、答7m
’ttrt、t2Fig. 1 is a diagram showing an example of an equivalent container inside an MO8FET and a conventional gate drive circuit, Fig. 2 is a diagram illustrating problems when a conventional gate drive circuit is applied to a bush-pull type inverter, and Fig. 3 is a diagram showing an example of a conventional gate drive circuit. 4.5 and 6.8 are diagrams showing other embodiments of the present invention.
This figure is a diagram explaining the operation of the embodiment of FIG. 6 of the present invention. 1...MOSFET, Rm...resistance for discharging input capacitance, EM...main power supply, TM...main transformer, 几G8.
...Resistance, answer 7m 'ttrt, t2
Claims (1)
る帰還容量の充電電流を、上記ゲート電極から外部へ流
出させる分流回路金儲えたことを特徴とするMOSFE
Tのゲート駆動回路。 2、特許請求の範囲第1項において、前記分流回路は、
前記MO8FETのゲート・ソース両電極間に抵抗を接
続して構成し九こと全特徴とするMOSFETのゲート
駆動回路。 3、特許請求の範囲第1項において、前記分流回路は、
前記MO8FETの非導通期間に閉路されるトランジス
タ全ゲート・ソース両電極間に接続して構成したことを
特徴とするMO8F’ETのゲート駆動回路。 4、特許請求の範囲第1項において、前記分流回路は、
前記MO8li”ETのゲート・ソース両電極間に逆バ
イアスを与える電源と、この電源と直列接続され前記M
O8li’ETの非導通期間に閉路されるトランジスタ
をゲート・ソース両電極間に接続して構成したこと全特
徴とするMOSFETのゲート駆動回路。 5、特許請求の範囲第4項において、前記MO8FET
のゲート・ソース両電極間に抵抗を付加したことを特徴
とするMOSFETのゲート駆動回路。[Claims] 1. A MOSFE characterized by a shunt circuit that drains the charging current of the feedback capacitance existing between the drain and gate electrodes of the MOSFET to the outside from the gate electrode.
T gate drive circuit. 2. In claim 1, the shunt circuit comprises:
A MOSFET gate drive circuit configured by connecting a resistor between the gate and source electrodes of the MO8FET and having nine features. 3. In claim 1, the shunt circuit comprises:
1. A gate drive circuit for MO8F'ET, characterized in that all transistors that are closed during a non-conducting period of the MO8FET are connected between both gate and source electrodes. 4. In claim 1, the shunt circuit comprises:
A power source that applies a reverse bias between the gate and source electrodes of the MO8li"ET, and a power source that is connected in series with this power source and the M
1. A gate drive circuit for a MOSFET, characterized in that a transistor that is closed during a non-conducting period of O8li'ET is connected between both gate and source electrodes. 5. In claim 4, the MO8FET
A gate drive circuit for a MOSFET, characterized in that a resistor is added between the gate and source electrodes of the MOSFET.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57113950A JPS596624A (en) | 1982-07-02 | 1982-07-02 | Circuit for driving gate of mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57113950A JPS596624A (en) | 1982-07-02 | 1982-07-02 | Circuit for driving gate of mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS596624A true JPS596624A (en) | 1984-01-13 |
Family
ID=14625265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57113950A Pending JPS596624A (en) | 1982-07-02 | 1982-07-02 | Circuit for driving gate of mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS596624A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6160691U (en) * | 1984-09-28 | 1986-04-24 | ||
JPS61154788U (en) * | 1985-03-18 | 1986-09-25 | ||
JPS62164784U (en) * | 1986-04-10 | 1987-10-20 | ||
JP2001201968A (en) * | 1999-11-11 | 2001-07-27 | Canon Inc | Power unit for image forming device and image forming device using the same |
US7868683B2 (en) | 2008-08-12 | 2011-01-11 | Infineon Technologies Ag | Switch using an accelerating element |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS553259A (en) * | 1978-06-21 | 1980-01-11 | Fujitsu Ltd | Switching circuit |
JPS5752230A (en) * | 1980-09-12 | 1982-03-27 | Hitachi Ltd | Driving system of semiconductor |
-
1982
- 1982-07-02 JP JP57113950A patent/JPS596624A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS553259A (en) * | 1978-06-21 | 1980-01-11 | Fujitsu Ltd | Switching circuit |
JPS5752230A (en) * | 1980-09-12 | 1982-03-27 | Hitachi Ltd | Driving system of semiconductor |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6160691U (en) * | 1984-09-28 | 1986-04-24 | ||
JPS6216859Y2 (en) * | 1984-09-28 | 1987-04-28 | ||
JPS61154788U (en) * | 1985-03-18 | 1986-09-25 | ||
JPS62164784U (en) * | 1986-04-10 | 1987-10-20 | ||
JP2001201968A (en) * | 1999-11-11 | 2001-07-27 | Canon Inc | Power unit for image forming device and image forming device using the same |
JP4592040B2 (en) * | 1999-11-11 | 2010-12-01 | キヤノン株式会社 | Power supply device for image forming apparatus, image forming apparatus using the same, and fixing device |
US7868683B2 (en) | 2008-08-12 | 2011-01-11 | Infineon Technologies Ag | Switch using an accelerating element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4445055A (en) | Circuit arrangement for controlling a power field-effect switching transistor | |
US4760293A (en) | Combined bipolar and MOSFET switch | |
US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
US4542310A (en) | CMOS bootstrapped pull up circuit | |
US20040169973A1 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
JPS596624A (en) | Circuit for driving gate of mosfet | |
US4488067A (en) | Tristate driver circuit with low standby power consumption | |
US6759880B2 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
CN115167598B (en) | Power supply voltage selection circuit | |
JPH0812990B2 (en) | High speed control circuit | |
JPS59172B2 (en) | Field effect transistor drive circuit | |
US6813169B2 (en) | Inverter device capable of reducing through current | |
JPH0226818B2 (en) | ||
JP4151163B2 (en) | MOS transistor drive circuit | |
JP7357562B2 (en) | high frequency switch circuit | |
JPS6364524A (en) | Rush current limiter | |
JPS6116620A (en) | Driving circuit for field effect transistors | |
JPH0758786B2 (en) | Semiconductor device | |
SU1681335A1 (en) | Substrate bias voltage generator | |
SU1309278A1 (en) | Pulse shaper | |
JP3024155B2 (en) | Inverter circuit | |
JPH0226817B2 (en) | ||
JPH01243721A (en) | Power mos fet driving circuit | |
KR870000783A (en) | FET gate drive circuit | |
JPH01180114A (en) | Gate drive circuit for electrostatic induction type transistor |