SU1681335A1

SU1681335A1 - Substrate bias voltage generator

Info

Publication number: SU1681335A1
Application number: SU894753369A
Authority: SU
Inventors: Александр Борисович Однолько
Original assignee: Научно-исследовательский институт точной технологии
Priority date: 1989-10-25
Filing date: 1989-10-25
Publication date: 1991-09-30

Abstract

Изобретение относилс к автоматике и вычислительной технике и может быть использовано в интегральных схемах на МДП- транзистооах. Целью изобретени вл етс повышение надежности формировател Поставленна цель достигаетс за счет того, что формирователь напр жени смещени подложки содержит нагрузочный элемент на резисторе 12с соответствующими св з ми . Сопротивление резистора 12 выбираетс таким образом, что напр жение узла 14 через ключевой транзистор 8 прив зано к напр жению выхода 4, а на положительном полупериоде вход 3 не успевает разр жатьс Транзистор 8 работает в нелинейном режиме и при напр жении узла 14, меньшем выходного, его проводимость резко возрастает. Это приводит к тому, что напр жение узла 14 всегда больше выходного , т.е. отсутствует инжекци из узла 14 в подложку 1 ил,The invention relates to automation and computing and can be used in integrated circuits on MIS transistors. The aim of the invention is to increase the reliability of the shaper. The goal is achieved due to the fact that the shaper of the bias voltage of the substrate contains a load element on the resistor 12 with corresponding connections. The resistance of the resistor 12 is chosen in such a way that the voltage of the node 14 through the key transistor 8 is connected to the voltage of the output 4, and on the positive half-period the input 3 does not have time to discharge. its conductivity increases dramatically. This leads to the fact that the voltage of the node 14 is always greater than the output, i.e. there is no injection from node 14 into the substrate 1 sludge,

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в интегральных схемах на МДП- транзисторах.The invention relates to automation and computing and can be used in integrated circuits on MOSFETs.

Целью изобретени вл етс повышение надежности формировател .The aim of the invention is to increase the reliability of the former.

На чертеже представлена электрическа схема формировател .The drawing shows the electrical circuit of the former.

Формирователь напр жени смещени подложки содержит шину 1 нулевого потенциала , пр мой и инверсный входы 2,3 выход 4, шину 5 питани , транзистор 6 смещени , выпр мл ющий транзистор 7, ключевой транзистор 8, опорный транзистор 9, первый и второй конденсаторы 10,11, нагрузочный элемент на резисторе 12, шину 13, узлы 14 и 15.The bias voltage driver of the substrate contains a zero potential bus 1, direct and inverse inputs 2.3 output 4, a power supply bus 5, a bias transistor 6, a rectifying transistor 7, a key transistor 8, a reference transistor 9, the first and second capacitors 10, 11, the load element on the resistor 12, the bus 13, the nodes 14 and 15.

Формирователь работает следующим образом. В исходном состо нии на пр мом входе 2 - высокий потенциал, на инверсном входе 3 - низкий. Транзистор 8 очень слабо открыт, и напр жение узла 14 равно напр жению выхода 4. Транзистор 7 закрыт. Напр жение в узле 15 равно пороговому напр жению МДП-транзистора. При переходе напр жени на входе 2 на низкий уровень , а на входе 3 на высокий напр жение узлов 14 и 15 мен етс . Напр жение в узле 14 повышаетс через емкостную св зь с входом 3, транзистор 7 открываетс , напр жение узла 15 через емкостную св зь с входом 2 понижаетс и устанавливаетс равным напр жению выхода 4. При этом на выходе 4 закачиваетс отрицательный зар д. ПриThe shaper works as follows. In the initial state at the direct input 2 - high potential, at the inverse input 3 - low. Transistor 8 is very weakly opened, and the voltage of node 14 is equal to the output voltage 4. Transistor 7 is closed. The voltage at node 15 is equal to the threshold voltage of the MOS transistor. When the voltage at input 2 goes to a low level, and at input 3, the high voltage of nodes 14 and 15 changes. The voltage in node 14 rises through capacitive coupling to input 3, transistor 7 opens, the voltage of node 15 through capacitive coupling to input 2 decreases and is set equal to the output voltage 4. At the same time, negative charge is pumped out at output 4.

изменении напр жени на входах 2 и 3 на высокое и низкое соответственно схема возвращаетс в исходное состо ние. Конденсатор 10 при этом зар жаетс через транзистор 6 до исходного состо ни .changing the voltage on inputs 2 and 3 to high and low, respectively, the circuit returns to its original state. The capacitor 10 in this case is charged through the transistor 6 to the initial state.

Ток резистора 12 и соответственно ток транзистора 8 в исходном состо нии выбираютс таким образом, что напр жение узла 14 в исходном состо нии через транзистор 8 прив зано к напр жению выхода 4, а на положительном полупериоде напр жени входа 3 не успевает разр жатьс . Транзистор 8 работает в нелинейном режиме, и при напр жении узла 14, меньшем выходного, его проводимость резко возрастает. Это создает услови , при которых напр жение узла 14 всегда больше выходного , т.е. отсутствует инжекци из узла 14. Отсутствует инжекци и из узла 15. Так, при отрицательном фронте сигнала на входе 2 транзистор 7 открыт, и отрицательный фронт сигнала на входе 2 достаточно пологий .The current of the resistor 12 and, accordingly, the current of the transistor 8 in the initial state are chosen in such a way that the voltage of the node 14 in the initial state through the transistor 8 is connected to the output voltage 4, and on the positive half-period the input voltage 3 does not have time to discharge. The transistor 8 operates in a non-linear mode, and when the voltage of the node 14 is less than the output, its conductivity increases sharply. This creates conditions under which the voltage of node 14 is always greater than the output, i.e. there is no injection from node 14. There is no injection from node 15. Thus, with a negative signal edge at input 2, transistor 7 is open, and the negative signal edge at input 2 is rather gentle.

Claims

Invention Formula

neither, a key transistor, a reference transistor, a rectifying transistor, two capacitors, the first plates of which are direct and inverse inputs

the former, respectively, and the latter are connected to the gates of the bias transistor and the rectifying transistor, respectively, and the drain rectifier and the key transistors, respectively,

the sources and substrates of which are connected to the source and the substrate of the reference transistor and the substrate of the bias transistor and are the output of the former, the zero potential bus of which is connected to

the source of the bias transistor, the gate of which is connected to the drain of the rectifying transistor, the gate of the key transistor is connected to the drain of the reference transistor, characterized in that

increase the reliability of the driver, it contains a load element, the first output of which is connected to the driver's power supply bus, and the second output is connected to the drain and gate of the reference transistor