SU1272496A1 - Pulse generator operating on switching supply voltage - Google Patents

Pulse generator operating on switching supply voltage Download PDF

Info

Publication number
SU1272496A1
SU1272496A1 SU853919439A SU3919439A SU1272496A1 SU 1272496 A1 SU1272496 A1 SU 1272496A1 SU 853919439 A SU853919439 A SU 853919439A SU 3919439 A SU3919439 A SU 3919439A SU 1272496 A1 SU1272496 A1 SU 1272496A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
bus
output
drain
threshold
Prior art date
Application number
SU853919439A
Other languages
Russian (ru)
Inventor
Владимир Борисович Буй
Вадим Менашевич Животовский
Александр Григорьевич Солод
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU853919439A priority Critical patent/SU1272496A1/en
Application granted granted Critical
Publication of SU1272496A1 publication Critical patent/SU1272496A1/en

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  в цифровых и аналоговых интегральных схемах на МДП-транзисторах (МДП-Т) дл  начального запуска или установки элементов и узлов вычислительных устройств. Целью изобретени   вл етс  повышение надежности и устойчивости формировани  запускающих импульсов в заданном диапазоне напр жени  подключаемого источника питани , независимо от скорости его нарастани . Формирователь содержит МДП-Т с провод щим 1 и индуцированным 2 каналами, конденсатор 3, выполненный на МДП-Т с провод щим каналом, инвертирующий каскад 4, состо щий из нагрузочного 5 и переключающего 6 МДП-Т, вход 9 и выход 10, шины: выходную 11, питани  12 и общую 13 вход 14 и выход 15 порогового элемента . Поставленна  цель достигаетс  за счет введени  порогового элемента , состо щего из цепочки последовательно включенных ЩЦ1-Т 7-8, затКЛ вор и сток каждого из которых объединены , обеспечивающего установку порога срабатывани  формировател  на заданном уровне. 1 ил.The invention relates to a pulse technique and can be used in digital and analog integrated circuits on MIS transistors (MDP-T) for the initial start-up or installation of elements and nodes of computing devices. The aim of the invention is to increase the reliability and stability of the formation of trigger pulses in a given voltage range of a connected power source, regardless of its rate of rise. The shaper contains MDP-T with conductive 1 and 2 induced channels, capacitor 3, made on MDP-T with conductive channel, inverting cascade 4, consisting of load 5 and switching 6 MDP-T, input 9 and output 10, buses : output 11, power 12, and total 13 input 14 and output 15 of the threshold element. The goal is achieved through the introduction of a threshold element consisting of a chain of series-connected SchTs1-T 7-8, a CLOSE thief and a drain of each of which are combined, ensuring that the threshold setting level is set at a predetermined level. 1 il.

Description

Изобретение относится к области i импульсной техники и может быть использовано в цифровых и аналоговых интегральных схемах на МДП-транзисторах для начального запуска или 5 установки элементов и узлов вычислительных устройств.The invention relates to the field of i pulse technology and can be used in digital and analog integrated circuits on MOS transistors for the initial start-up or 5 installation of elements and nodes of computing devices.

Целью изобретения является повышение надежности и устойчивости формирования запускающего импульса в за- Ю заданном диапазоне напряжения включения.The aim of the invention is to increase the reliability and stability of the formation of the triggering pulse in a predetermined range of the switching voltage.

На чертеже показана принципиальная схема устройства.The drawing shows a schematic diagram of a device.

Устройство содержит МДП-транзис- 15 торы с проводящим I и индуцированным 2 каналами, конденсатор 3, выполненный, например, в виде МДП-транзистора с проводящим каналом, инвертирующий каскад 4, состоящий из последовательно включенных нагрузочного 5 и переключающего 6 МДП-транзисторрв, пороговый элемент, состоящий из цепочки последовательно включенных МДП-транзисторов 7-8, затвор и сток каждого из которых объединены.The device contains MIS transistors 15 tori with a conductive I and induced 2 channels, a capacitor 3, made, for example, in the form of a MIS transistor with a conductive channel, an inverting cascade 4, consisting of a load 5 in series and a switching 6 MIS transistor, threshold an element consisting of a chain of series-connected MOS transistors 7-8, the gate and drain of each of which are combined.

Инвертирующий каскад 4, вход 9 и выход 10 которого соединены соответственно со стоком ВДП-транзистора с индуцированным каналом 2 и выходной шиной И устройства, включен между шиной. 12 питания и общей шиной 13, к которой подключены исток транзистора с индуцированным каналом 2 и исток и затвор транзистора с проводящим каналом 1, сток которо( го соединен с затвором транзистора с индуцированным каналом.The inverting stage 4, the input 9 and the output 10 of which are connected respectively to the drain of the VDP transistor with the induced channel 2 and the output bus AND of the device, is connected between the bus. Supply 12 and common bus 13 to which are connected the source of transistor 2 induced channel and a source and a gate of transistor 1 to the conducting channel, a drain of which (the first transistor is connected to the gate induced channel.

Сток первого 7 и исток последнего 8 из цепочки МДП-транзисторов порогового элемента являются соответственно входом 14 и выходом 15 порогового элемента, которые подключены к шине 12 питания и общей шине 13 устройства.The drain of the first 7 and the source of the last 8 from the MOS transistor chain of the threshold element are respectively the input 14 and the output 15 of the threshold element, which are connected to the power bus 12 and the device common bus 13.

Конденсатор 3 включен между шиной питания и входом инвертирующего каскада 4, причем объединенные сток и исток МДП-транзистора с проводящим каналом, являющиеся одной из обкладок конденсатора, подключены к шине питания, а электрод затвора того же транзистора является второй обкладкой конденсатора 3.A capacitor 3 is connected between the power bus and the input of the inverting stage 4, and the combined drain and source of the MOS transistor with a conducting channel, which is one of the capacitor plates, are connected to the power bus, and the gate electrode of the same transistor is the second capacitor plate 3.

Формирователь работает следующим образом.Shaper works as follows.

В исходный момент времени напряжение питания на шине 12 начинает повышаться От нуля к номинальному значению. Это напряжение передается на вход 9 инвертирующего каскада 4 и при достижении величины, равной пороговому напряжению транзистора 6, последний открывается и обеспечивает низкое значение потенциала на выходе 10 инвертирующего каскада 4 и выходной шине 11 устройства.At the initial moment of time, the supply voltage on the bus 12 begins to rise from zero to the nominal value. This voltage is transmitted to the input 9 of the inverting stage 4 and when reaching a value equal to the threshold voltage of the transistor 6, the latter opens and provides a low potential at the output 10 of the inverting stage 4 and the output bus 11 of the device.

При дальнейшем повышении напряжения на шине 12 питания происходит отпирание порогового элемента и на его выходе 15 начинает повышаться напряжение, которое достигает величины, равной пороговому напряжению транзистора 2, который затем отпирается, и на его стоке и, следовательно,, входе 9 инвертирующего каскада 4 потенциал быстро падает. Далее транзистор 6 инвертирующего каскада закрывается и на его выходе 10 током через транзистор 5 формируется положительный фронт выходного сигнала.With a further increase in voltage on the supply bus 12, the threshold element is unlocked and voltage 15 starts to increase at its output 15, which reaches a value equal to the threshold voltage of transistor 2, which is then unlocked, and, at its drain and, therefore, input 9 of the inverting stage 4, potential falls fast. Next, the transistor 6 of the inverting stage is closed and at its output 10, a positive edge of the output signal is formed by the current through the transistor 5.

Таким образом, формирование сигнала на выходной шине 11 устройства происходит при определенной величине напряжения на шине 12 питания, которое связано с порогом срабатывания порогового элемента и не зависит от величины фронта нарастания напряжения на шине питания. Порог включения порогового элемента равен сумме пороговых напряжений цепочки последовательно соединенных транзисто35 ров 7 и 8. Он регулируется подбором числа транзисторов в цепочке.Thus, the formation of the signal on the output bus 11 of the device occurs at a certain value of the voltage on the power bus 12, which is associated with the threshold of the threshold element and does not depend on the magnitude of the rise front of the voltage on the power bus. The threshold threshold threshold element is equal to the sum of the threshold voltages of the chain of transistors 7 and 8 connected in series. It is controlled by the selection of the number of transistors in the chain.

В результате устройство формирует запускающий сигнал только тогда, когда напряжение питания уже достиг40 ло определенной величины от номинального значения, при которой уже воз-, можна нормальная работа других уз-, лов, питание которых осуществляется от того же источника питания, напри45 меР интегральной схемы. Этим повивается надежность формирования импульса в заданном диапазоне напряжений.As a result, the device generates a trigger signal only when the supply voltage is already dostig40 lo certain value from the nominal value at which the WHO-already can be normal operation of other narrow, fishing, powered by the same power source, napri45 IU P IC . This determines the reliability of pulse formation in a given voltage range.

Claims (1)

Изобретение относитс  к области импульсной техники и .может быть использовано в цифровых и аналоговых интегральных схемах на 1ОДП-транзисторах дл  начального запуска или установки элементов и узлов вычислительных устройств. .Целью изобретени   вл етс  повышение надежности и устойчивости фор мировани  запускающего импульса в з заданном диапазоне напр жени  включени . На чертеже показана принципиальна  схема устройства. Устройство содержит МДП-транзисторы с провод щим I и индуцированным 2 каналами, конденсатор 3, выполненный , например, в виде МДП-тра зистора с провод щим каналом, инвер тирующий каскад 4, состо щий из последовательно включенных нагрузочно го 5 и переключающего 6 МДП-транзис торов, пороговый элемент, состо щий из цепочки последовательно включенных МДП-транзисторов 7-8, затвор и сток каждого из которых объединены. Инвертирующий каскад 4, вход 9 и выход 10 которого соединены соответственно со стоком ВДП-транзистора с индуцированным каналом 2 и вы ходной шиной 11 устройства, включен между шиной. 12 питани  и общей шиной 13, к которой подключены исток транзистора с индуцированным каналом 2 и исток и затвор транзистора провод щим каналом 1, сток которо , го соединен с затвором транзистора индуцированным каналом. . Сток первого 7 и исток последнего 8 из цепочки МДП-транзисторов порогового элемента  вл ютс  соответственно входом 14 и выходом 15 порогового элемента, которые подклю чены к ашне 12 питани  и общей шине 13 устройства. Конденсатор 3 включен между шиис питани  и входом инвертирунщего кас када 4, причем объединенные сток и исток МДП-транзистора с провод щим каналом,  вл ющиес  одной из обкладок конденсатора, подключены к шине питани , а электрод затвора того же .транзистора  вл етс  второй обкладкой конденсатора 3. Формирователь работает следукж5им образом. В исходный момент времени напр жение питани  на шине 12 начинает повышатьс  от нул  к номинальному значению. Это напр жение передаетс  на вход 9 1швертирующего каскада 4 и при достижении величины, равной пороговому напр жению транзистора 6, последний открываетс  и обеспечивает низкое значение потенциала на выходе 10 инвертирующего каскада 4 и выходной шине 1I устройства. При дальнейшем повышении напр жени  на шине 12 питани  происходит отпирание порогового элемента и на его выходе 15 начинает повышатьс  напр жение , которое достигает величииы, равной пороговому напр жению транзистора 2, который затем отпираетс , и на его стоке и, сттедовательно,. входе 9 инвертирующего каскада 4 потенциал быстро падает. Далее транзистор 6 инвертирующего каскада закрываетс  и на его вькоде 10 током через транзистор 5 формируетс  положительный фронт выходного сигнала. Таким образом, формирование сигнала на выходной шине I устройства происходит при определенной величине напр жени  на шине 12 питани , которое св зано с порогом срабатывани  порогового элемента и не зависит от величины фронта нарастани  напр жени  на шине питани . Порог включени  порогового элемента равен сумме пороговых напр жений цепочки последовательно соединенных транэисторов 7 и 8. Он регулируетс  подбором числа транзисторов в цепочке. В результате устройство формирует запускакнций сигнал только тогда, когда напр жение питани  уже достигло определенной величины от номинального значени , при которой уже воз-, можна нормальна  работа других уз-:, лов, питание которых осуществл етс  от того же источника питани , например интегральной схемы. Этим повьшаетс  надежность формировани  импульса в заданном диапазоне напр жений. Формула изобретени  формирователь импульса по вклк)чению напр жени  питани , содержащий ЩЩ-траизисторы с прО1вод щим и индуцироваиньв4 каналами, конденсатор и инвертирухнций каскад, включенный между шиной питани  и общей шиной, выход и вход которого подключены соответственно к выходной шине устройства и стоку МДП-транзистора с иидуцированным каналом, исток которого соединен с общей шиной., затвор и исток МДП-транзистора с провод щим каналом объединены, отличающийс  тем, что, с целью повышени  надежности формировани  импульса в заданном диапазоне напр жени  включени , в него введен поро говьш элемент, .состо щий из цепочки последовательно соединенных МДПтранзисторов , затвор и сток каждого из которых объединены, сток перв 6 го и исток последнего МДП-транзисторов порогового элемента-ЯВЛЯЮТСЯ соответственно входом и выходом порогового элемента, которые соединены t соответственно с шиной питани  и стоком МДП-транзистора с провод щим каналом,- исток которого подключен к общей шине, затвор МДП-транзистора с индуцированным каналом сток которого через конденсатор соединен с шиной питани , подключен к выходу порогового элемента.The invention relates to the field of pulse technology and can be used in digital and analog integrated circuits on 1ODP transistors for the initial start-up or installation of elements and nodes of computing devices. The object of the invention is to increase the reliability and stability of the formation of a trigger pulse in a given switching voltage range. The drawing shows a schematic diagram of the device. The device contains MIS transistors with a conductive I and induced by 2 channels, a capacitor 3, made, for example, in the form of a MIS transistor with a conducting channel, an inverting stage 4 consisting of series-connected load 5 and switching 6 MIS- transistor, the threshold element, consisting of a chain of series-connected MOS transistors 7-8, the gate and drain of each of which are combined. Inverting stage 4, input 9 and output 10 of which are connected respectively to the drain of the VDP transistor with the induced channel 2 and output bus 11 of the device, is connected between the bus. 12 and a common bus 13 to which the source of the transistor with the induced channel 2 and the source and gate of the transistor are connected by a conductive channel 1, the drain of which is connected to the gate of the transistor by the induced channel. . The drain of the first 7 and the source of the last 8 from the chain of MOSFET transistors of the threshold element are respectively the input 14 and the output 15 of the threshold element, which are connected to the power supply 12 and the common bus 13 of the device. Capacitor 3 is connected between the supply bus and the input of the inverting circuit 4, the combined drain and source of the MIS transistor with a conductive channel, which is one of the capacitor plates, is connected to the power bus, and the gate electrode of the same transistor is the second capacitor plate 3. The shaper operates in the following manner. At the initial time point, the supply voltage on the bus 12 starts to rise from zero to the nominal value. This voltage is transmitted to the input 9 of the 1-stage cascade 4 and when a value equal to the threshold voltage of the transistor 6 is reached, the latter opens and provides a low potential value at the output 10 of the inverting stage 4 and the output bus 1I of the device. With a further increase in voltage on the power bus 12, the threshold element is unlocked and at its output 15 the voltage rises, which reaches a magnitude equal to the threshold voltage of transistor 2, which is then unlocked, and at its drain and, consequently. the input 9 of the inverting cascade 4 potential quickly falls. Next, the inverting cascade transistor 6 is closed, and on its code 10, a positive edge of the output signal is formed by current through the transistor 5. Thus, the formation of a signal on the output bus I of the device occurs at a certain voltage value on the power bus 12, which is related to the threshold threshold threshold and does not depend on the voltage rising edge on the power bus. The threshold for switching on the threshold element is equal to the sum of the threshold voltages of a chain of series-connected transistors 7 and 8. It is controlled by the selection of the number of transistors in the chain. As a result, the device generates a start-up signal only when the supply voltage has already reached a certain value from the nominal value, at which other nodes can function normally, which are powered from the same power source, for example, an integrated circuit. . This increases the reliability of the formation of a pulse in a given voltage range. The invention of a pulse shaper for power supply voltage switching on, which includes switchboards with transmitters and inductive power in 4 channels, a capacitor and an inverter cascade connected between the power bus and the common bus, the output and input of which are connected to the output bus of the device and the drain of the power supply circuit a transistor with an induced channel whose source is connected to a common bus., the gate and the source of a MOS transistor with a conducting channel are combined, characterized in that, in order to increase the reliability of the formation of a pulse in the rear voltage range, a threshold element is inserted into it. Consisting of a chain of series-connected MDPtransistors, the gate and drain of each of which are combined, the drain of the first 6th and source of the last MOS transistors of the threshold element ARE respectively the input and output of the threshold element which are connected t respectively with the power bus and the drain of the MOS transistor with a conductive channel, the source of which is connected to the common bus, the gate of the MOS transistor with an induced channel whose drain through the capacitor is co Dinen with power bus, connected to the output of the threshold element.
SU853919439A 1985-05-23 1985-05-23 Pulse generator operating on switching supply voltage SU1272496A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853919439A SU1272496A1 (en) 1985-05-23 1985-05-23 Pulse generator operating on switching supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853919439A SU1272496A1 (en) 1985-05-23 1985-05-23 Pulse generator operating on switching supply voltage

Publications (1)

Publication Number Publication Date
SU1272496A1 true SU1272496A1 (en) 1986-11-23

Family

ID=21185747

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853919439A SU1272496A1 (en) 1985-05-23 1985-05-23 Pulse generator operating on switching supply voltage

Country Status (1)

Country Link
SU (1) SU1272496A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4948995A (en) * 1987-11-06 1990-08-14 Nec Corporation Disenabling circuit for power-on event

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 4210829, кл. Н 03 К 17/60, 02.10.78. Европейский патент ЕР № 0035345, кл. Н 03 К 17/22, G. 06 F 1/00, 09.09.81. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4948995A (en) * 1987-11-06 1990-08-14 Nec Corporation Disenabling circuit for power-on event

Similar Documents

Publication Publication Date Title
US4459498A (en) Switch with series-connected MOS-FETs
US3824447A (en) Booster circuit
US4874971A (en) Edge-sensitive dynamic switch
US3988617A (en) Field effect transistor bias circuit
KR870009548A (en) Voltage-level detection power-up reset circuit
EP0463854B1 (en) Clocked driver circuit
KR930018851A (en) Auto Cree Circuit
EP0372087B1 (en) Driver circuit
KR880001109A (en) Integrated Logic Circuit
KR910008941B1 (en) Semiconductor integrated circuit having input signal transition detection circuit
EP0639005A1 (en) Fast turn-off circuit for solid-state relays or the like
EP0176211A1 (en) CMOS Schmitt trigger
US4129792A (en) Driver buffer circuit using delay inverters
US7068486B2 (en) Half-bridge circuit and method for driving the half-bridge circuit
JPH05102402A (en) Semiconductor device
US4596939A (en) Schmitt trigger input gate having delayed feedback for pulse width discrimination
EP0069444A2 (en) Trigger pulse generator
SU1272496A1 (en) Pulse generator operating on switching supply voltage
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
KR100255895B1 (en) Semiconductor device
US5250853A (en) Circuit configuration for generating a rest signal
EP0468210A2 (en) Circuit for driving a floating circuit in response to a digital signal
SU1309278A1 (en) Pulse shaper
KR940005873Y1 (en) Slewrate control tri-state output buffer
SU573884A1 (en) Not logical element