JPS5966192A - Method of producing both-side printed circuit board - Google Patents

Method of producing both-side printed circuit board

Info

Publication number
JPS5966192A
JPS5966192A JP17782682A JP17782682A JPS5966192A JP S5966192 A JPS5966192 A JP S5966192A JP 17782682 A JP17782682 A JP 17782682A JP 17782682 A JP17782682 A JP 17782682A JP S5966192 A JPS5966192 A JP S5966192A
Authority
JP
Japan
Prior art keywords
conductive paint
hole
insulating substrate
printed wiring
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17782682A
Other languages
Japanese (ja)
Inventor
藤村 節則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TANAZAWA HAKKOSHA KK
TANAZAWA HATSUKOUSHIYA KK
Original Assignee
TANAZAWA HAKKOSHA KK
TANAZAWA HATSUKOUSHIYA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TANAZAWA HAKKOSHA KK, TANAZAWA HATSUKOUSHIYA KK filed Critical TANAZAWA HAKKOSHA KK
Priority to JP17782682A priority Critical patent/JPS5966192A/en
Publication of JPS5966192A publication Critical patent/JPS5966192A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 不9た川は、lllj面プリント記線基板の製造方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing an llj-plane printed wiring board.

従来、多用されている方法は、概ね次の手順をとる。 
■絶縁性基板の両面に印刷等により回路を形成する。 
(わドリリングまたはパンチングlこよりスルーホール
を形成する。 ■スルーホールに導電性塗料を充填して
表面回路と裏面回路とを接続する。 この導電性塗料の
充填方法に、大別して次の3つがある。
Conventionally, the commonly used method generally takes the following steps.
■Circuit is formed by printing on both sides of an insulating substrate.
(Through drilling or punching l is used to form a through hole. ■Fill the through hole with conductive paint and connect the front and back circuits. There are three main ways to fill this conductive paint: .

■ 例えば、待公唱Iダー/1501号公報に開示され
ているように、導磁性塗料(銀ペーストなど)を付着し
たピンをスルーホールに挿入し、かつ上下動することで
導電性塗料をスルーホールに充填する方法。 その際、
導電性塗料を表櫻の回路に接触させることは占う筐でも
ない。
■ For example, as disclosed in Patent Publication No. 1501, a pin coated with magnetically conductive paint (silver paste, etc.) is inserted into a through hole and moved up and down to pass through the conductive paint. How to fill the hole. that time,
Bringing conductive paint into contact with the Omotesakura circuit is also not a way to tell fortunes.

@ シルクスクリーンによる印刷法で#電性塗料をスル
ーホールに充填する方法。
@ A method of filling through holes with #electric paint using silk screen printing.

θ 特@唱j7−7117号の明細書・図面で示したよ
うに、基板の下方からスルーホールに向けて導電性塗料
を押し上げ、スルーホールに充填する方法。
As shown in the specification and drawings of θ Special @ Sho J7-7117, a method of pushing conductive paint up toward the through-holes from below the substrate to fill the through-holes.

これらの、@、θの各方法には夫々次のような問題があ
る。
Each of these @ and θ methods has the following problems.

■の方法・・・■ビン先への導電性塗料の付着量が変動
しやすく、充填が不十分となって接続不良が起きやすい
。 ■極めて高いピン精度か要求される。多数のピンの
うち1つでも曲がってしまえば、スルーホールへの挿入
が不可となる。
Method ■... ■The amount of conductive paint attached to the tip of the bottle tends to fluctuate, resulting in insufficient filling and connection failures. ■Extremely high pin accuracy is required. If even one of the many pins is bent, it will not be possible to insert it into the through hole.

@の方法・・・シルクスクリーンの微小なメツシュとス
ルーホールの位置がずれることが多い。そのメツシュに
保持される21#磁性塗料の量が変動しゃす^。つまり
塗料充填が不十分となって接続不良を起こしゃすい。
@ method...The position of the silk screen's minute mesh and the through hole are often misaligned. The amount of 21# magnetic paint held on the mesh varies. In other words, the paint may not be filled sufficiently, which can easily cause a connection failure.

θの方法・・・スルーホールのパターント一致する穴を
形b工した定板および4市性塗料充填のセンサーピンク
き押え板(何れもマスクなどと呼ばれる)は、スルーホ
ールのパターンの遣いに合わせて、檀々用意しなければ
ならず、その他付帯装置を含めて設備費が旨くつく。又
、定板、押え板の取り替えに手間かかかるなど生産性が
低い。
θ method: A fixed plate with holes shaped to match the through-hole pattern and a sensor pink holding plate filled with 4 types of paint (all called masks) are used to use the through-hole pattern. In addition, it is necessary to prepare a dandelion, and equipment costs including other incidental equipment will increase. In addition, productivity is low as it takes time to replace the fixed plate and presser plate.

本fit−fJ者は、以上のような従来方法が有してい
る問題の根本原因が、すでに回路形成ずみの基板に対し
て、スルーホールを形成し、そこに導電性塗料を充填す
るという手順にあると考える。
This fit-fJ person believes that the root cause of the problems with the conventional methods described above is the procedure of forming through holes on a board on which circuits have already been formed and filling them with conductive paint. I think there is.

つまり、既記従来の3方法■@θは何れも、非常に微細
な充填作業を強いられている。
In other words, all of the three conventional methods described above require very fine filling work.

それは、導電性塗料を、基板の表面および裏面の回路に
対し、スルーホールの縁周りの撒く一部の回路部分にお
hて付着させなければならないからである。 回路パタ
ーンは極めて羊崗密で、隣接間のすきまが微小であるか
ら、導電性塗料が少しでもはみ出すと、誤った回路接続
が生じてしまう。
This is because the conductive paint must be applied to the circuits on the front and back sides of the board at some of the circuit parts around the edges of the through holes. The circuit pattern is extremely dense and the gaps between adjacent parts are minute, so if even a small amount of conductive paint protrudes, incorrect circuit connections will occur.

一方、このように表裏の各回路に対する付着領域が撒く
狭い範囲に制限されているのに対し、スルーホールには
十分な量の導電性塗料を充填しなければならないといっ
た矛盾的要素も、その原因の一つである。
On the other hand, contradictory factors such as the fact that the adhesion area for each circuit on the front and back is limited to a narrow range, while the through-holes must be filled with a sufficient amount of conductive paint are also contributing factors. one of.

本発明は、このような考察に基づいて、回路を形成する
前の基板にスルーホールを形成し、それに導電性塗料を
充填し、その後、回路を形成するという手順をとること
により、上述の、従来みられた問題を解消しようとする
ものである。
Based on such considerations, the present invention has been developed by forming through holes in a substrate before forming a circuit, filling the through holes with conductive paint, and then forming a circuit, thereby achieving the above-mentioned This is an attempt to solve the problems seen in the past.

本発明の両面プリント配線基板の製造方法は、下記(イ
)ないしくホ)の各工程からなることを要旨とする。 
第1図の(イ)ないしくホ)にその概要を示しである。
The gist of the method for manufacturing a double-sided printed wiring board of the present invention is that it consists of the following steps (a) to e).
The outline is shown in (a) to (e) of Figure 1.

(イ)回路未形成の絶縁性基板(11にスルーホール(
2)を形成する第1工程。この回路未形成の絶縁性基板
fl)としては、次の2種類がある。
(a) Insulating board with no circuit formed (through hole in 11)
2) The first step of forming. There are two types of this insulating substrate fl) on which no circuit is formed:

(1)両面銅張積層板。 (II)両面とも銅張を施し
てない裸の基板。
(1) Double-sided copper-clad laminate. (II) A bare board with no copper cladding on both sides.

(ロ)前記のスルーホール(2)に導電性塗料(3)を
充填する第2工程。
(b) A second step of filling the through hole (2) with a conductive paint (3).

(ハ)絶縁性基板(1)上に伐った余剰の導電性塗料(
3)を除去する第3工程。
(c) Surplus conductive paint (
3) The third step of removing.

に)第2工程でスルーホール(2)に充填された導電性
塗料(3)の表裏両面に結合させる状態で絶縁性基板(
1)上に導電性塗料によるパッド14)。
2) In the second step, the insulating substrate (
1) Pad 14) with conductive paint on top.

15)を形成する第4工程。15) Fourth step of forming.

(ホ) 第4工程で形成した表裏面バッド+41 、 
+51の各々に対して被覆結合させる状態で絶縁性基板
+11の表裏両面に回路+61 、 (71を形成する
第5工程。
(E) Front and back pads formed in the fourth step +41,
A fifth step of forming circuits +61 and (71) on both the front and back sides of the insulating substrate +11 in a state of covering and bonding to each of +51.

(イ)の第1工程で両面銅張積層板を用いるときは、こ
の回路+61 、 +7)の形成は、マスキングインク
印刷、エツチングおよびマスキングインク除去の工程を
もって行う。 両面とも銅張を施してbない裸の基板を
用いるときは、この回路(6)。
When a double-sided copper-clad laminate is used in the first step (a), the formation of the circuits +61, +7) is carried out through the steps of masking ink printing, etching, and masking ink removal. When using a bare board without copper cladding on both sides, use this circuit (6).

(7)の形成は導電性塗料の印判および乾燥の工程をも
って行う□ 本発明の部会、絶縁性基板il+に回路を形成する前に
、スルーホール(2)をあけ、それに導電性塗料(3)
を充填するから、従来方法のように回路かられずふでも
はみ出しが生じてはならないといった厳密な制約条件が
なく、スルーホール(2)に対し導電性塗料(3)を十
分多量に、しかも例えばスクィーズとかチューブによる
注入とかの比較的大雑把な手法か採用でき、非常に容易
に充填することができる。
(7) is formed by stamping and drying the conductive paint □ Before forming the circuit on the insulating substrate il+, the present invention committee makes a through hole (2) and applies the conductive paint (3) to it.
Since the conductive paint (3) is filled in a sufficiently large amount to the through hole (2), there is no strict constraint as in the conventional method, such as that the conductive paint (3) must not be exposed to the circuit or protrude at the bottom, and it can be squeezed Relatively rough methods such as injection using a tube can be used, and filling can be done very easily.

又、このように多量の導電性塗料(3)を充填できるの
も、(ハ)の第3工程において基板(ll上に伐った余
剰の導電性塗料13)を除去するからである。
Moreover, the reason why such a large amount of conductive paint (3) can be filled is that the excess conductive paint 13 cut on the substrate (II) is removed in the third step (c).

その除去は、スルーホール(2)へ充填した導電性塗料
(3)が半硬化または硬化した後において基板(1)の
表面および裏面を研磨することで行うのが簡単で好まし
hが、このような研磨が可能であるのも、基板+11に
未だ回路が形成されていなhからである。 つまり研磨
によって回路を傷めるという心、記がなho 余剰の導電性塗料(31を除去し走あとにスルーホール
(2)内に残る導電性塗料(3)が、基板+11の表面
および裏面と而−となっているケースは少ない。 つま
り、導電性塗料に含まれている溶剤が乾燥によって発散
し体積が減少するからである。 その他、導電性塗料(
3)の除去の際に表面、裏1mの一部が持ち去られるこ
ともあり、総じて凹みが生じるものである。 したがっ
て第3工程のあと、すぐに、回路ill 、 +71を
形成するとなれば、スルーホール内導電性塗料(3)と
回路(6)。
It is easy and preferable to remove it by polishing the front and back surfaces of the substrate (1) after the conductive paint (3) filled in the through hole (2) has semi-cured or hardened. Such polishing is possible because no circuit has been formed on the substrate +11 yet. In other words, there is no need to worry about damaging the circuit by polishing. - There are very few cases where conductive paint is
During the removal of step 3), a portion of the front surface and 1 m of the back surface may be removed, resulting in a dent as a whole. Therefore, if the circuit ill, +71 is to be formed immediately after the third step, the conductive paint inside the through hole (3) and the circuit (6).

(7)の電気的接続に不良が生じやすい。(7) Electrical connections are likely to be defective.

しかし、この発明では、(勾の第4工程において、スル
ーホール内導電性塗料(3)の表裏両面のところをねら
って、基板fil上に、導電性塗料によるパッド+41
 、 F51G形成する。 このパッド(4)。
However, in the present invention, (in the fourth step of the process), a pad +41 of conductive paint is placed on the substrate fil, aiming at both the front and back sides of the conductive paint (3) inside the through hole.
, F51G is formed. This pad (4).

(5)はスルーホール内導電性塗料+31の表裏両面に
対して確実に結合した状態で基板(すの表面、裏面に形
成される。
(5) is formed on the front and back surfaces of the substrate (the board) in a state in which it is securely bonded to both the front and back surfaces of the through-hole conductive paint +31.

その後のり、J→の第5工程において、基板flの表裏
両面に形成する回路+61 、 +71は、パッド+4
1 、 +51に対しこれを被覆する状態で結合される
から、スルーホール内導電性塗料(3)、裏面側パッド
(6)および裏面回路(7)は、互いに接触するものど
うしが十分広い面積において確実に電気的に接続される
こととなる。
After that, in the fifth step of glueing J→, the circuits +61 and +71 formed on both the front and back sides of the substrate fl are pads +4
1 and +51, so that the conductive paint inside the through hole (3), the back side pad (6), and the back side circuit (7) are in contact with each other over a sufficiently wide area. This ensures a reliable electrical connection.

以上のことから、本発明によhは次の効果があるといえ
る。
From the above, it can be said that h according to the present invention has the following effects.

イ)基板の表面回路と裏面回路との、スルーホール内導
電性塗料を介しての電気的接続の状態を、従来方法に比
べて非常に良好なものとなし得る。
b) The state of electrical connection between the front surface circuit and the back surface circuit of the board via the conductive paint in the through-holes can be made much better than in the conventional method.

(ロ)それの最も重要なプロナスであり、かつ従来問直
の根本原因であったスルーホール内への導電性塗料の充
填本、十分多量に、しかもたやすく行える。工程数とし
ては第4のバンド形成工程が増えるものの、これは簡単
なものであるから、全体としては生産性向上に結びつけ
ることが可能である。
(b) Filling the through holes with conductive paint, which is the most important point and the root cause of problems in the past, can be done easily and in sufficient quantities. Although the fourth band forming step increases the number of steps, this is a simple step and can lead to improved productivity overall.

(ハ)スルーホール内への導電性塗料の充填の手段は、
先に例示し之ようにスクイーズとかチューブによる注入
とかの簡単なものですみ、設備投資の点でも有利に働く
(c) The means for filling conductive paint into the through-holes is as follows:
As shown in the example above, it can be done simply by squeezing or injecting through a tube, which is advantageous in terms of capital investment.

次に本発明の詳細な説明する。Next, the present invention will be explained in detail.

第2図(イ)ないしくハ)は、第2工程(第1図(ロ)
参照)の詳細を示す。 つまり、絶”縁性基板+11の
表面に載せた導電性塗料(31をスクレーバ(8)によ
ってスクイーズしなからスルーホール(2)内に、これ
を完全に埋める状帽で充填する。 これによって基板(
りの裏側に導電性塗料(3)がはみ出すが、これをスク
レーパ(9)によってスクイーズする。
Figure 2 (A) or (C) shows the second process (Figure 1 (B)).
(see) details. In other words, the conductive paint (31) placed on the surface of the insulating substrate +11 is squeezed using a scraper (8), and then filled into the through holes (2) with a cap that completely fills the conductive paint (31). (
The conductive paint (3) protrudes from the back side of the plate, but this is squeezed out with a scraper (9).

このようなスクイーズにより基板(])の表面および裏
面に金利の極薄膜状の導電性塗料13’l 、 +3’
1か残る。 それを研磨によって除去するのである。
Such squeezing leaves an extremely thin film of conductive paint 13'l, +3' on the front and back surfaces of the substrate ().
Only 1 left. It is removed by polishing.

第4工程のパッド+41 、 +51の形成は、スクリ
ーン印ljl法、スプレー法またはスタンプ法で行い、
乾燥させる。
The formation of pads +41 and +51 in the fourth step is performed by a screen marking method, a spray method, or a stamp method.
dry.

第5工程の回路+61 、 +71の形成は、第1工程
で両面裸の基板(1+を用いる場合は、導電性塗料の印
判および乾燥の工程をもって行う。 その様子を第3図
に示す。
The formation of the circuits +61 and +71 in the fifth step is carried out in the first step by stamping and drying a conductive paint on a substrate with bare surfaces on both sides (if 1+ is used). The process is shown in FIG.

又、第1工程で両面銅張積層板を用いる場合は、マスキ
ングインク印刷、エツチングおよびマスキングインク除
去の工程をもって行う。
Further, when a double-sided copper-clad laminate is used in the first step, the steps of printing masking ink, etching, and removing masking ink are performed.

その様子を第4図および第5図に示す。The situation is shown in FIGS. 4 and 5.

101 、1ll)は銅張、tta 、 (l騰はマス
キングインク、tel 、 171はエツチング、マス
キングインクα21.Q31の除去によって形成された
回路である。
101, 1ll) is copper clad, tta, (l is masking ink, tel, 171 is a circuit formed by etching and removal of masking ink α21.Q31.

回路+61 、 +71の形成の後、ソルダレジストを
印刷したり、電子素子記号を印刷する点は従来法と同様
である。
After the circuits +61 and +71 are formed, solder resist is printed and electronic device symbols are printed, which is the same as in the conventional method.

なお、第1工程のスルーホール+21の形成は、ドリリ
ング法でもパンチング法でもよめか、工数の少ないパン
チング法が好ましい。 パンチングの場合、スルーホー
ル(2)の形状が例えば第3図のように中すぼみcつづ
み状)になるが。
Note that the through hole +21 in the first step may be formed by a drilling method or a punching method, and the punching method is preferable because it requires less man-hours. In the case of punching, the shape of the through hole (2) is, for example, a concave, concave shape as shown in Fig. 3.

本発明の充填方法によれば、そのような断面形状のスル
ーホール(2)でも十分多量に導電性塗料13)を充填
できる。
According to the filling method of the present invention, even a through hole (2) having such a cross-sectional shape can be filled with a sufficiently large amount of conductive paint 13).

木兄1ガは、単板作製方式に適用するのもよいが、むし
ろ多板作製方式に適用する方が好ましい。 それを第6
図に示す。 つまり大型の絶縁性素板−1こおいて、仮
想線で示す複孜分の基ff1(lについての所定パター
ンのスルーホール(2)群を穿孔し、以降、この大型の
素板04Jにお^て本発明の方法の第2ないし第5の工
程を実行する。 その後に、犬型素板圓から第7図のよ
うに両面回路形成ずみの単板(1〜を切り出して製品と
するのである。
Although it is possible to apply the method to the single-plate production method, it is more preferable to apply it to the multi-plate production method. That's the 6th
As shown in the figure. In other words, a group of through holes (2) in a predetermined pattern with respect to the compound base ff1 (l) shown by the imaginary line are drilled in the large insulating blank plate 04J, and from then on, the large insulating blank plate 04J is drilled. Then, the second to fifth steps of the method of the present invention are carried out. After that, the double-sided circuit-formed veneer (1 to 1) is cut out from the dog-shaped raw board circle as shown in Fig. 7 to produce a product. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図の(イ)ないしくホ)は本発明の要旨に係る手順
を説明する概1洛的な断面図、第2図のイ)ないしくハ
)は実施例に関し第2工程の詳しい手順を説81Jする
概略的な断面図、第3図は両面裸の絶縁板を用いた場合
の途中状廐および完成状組の概略的な断面図、第6図は
多板作製方式の場合の絶縁性素板の平面図、第7図はそ
の方式によって作製されたプリント配線基板の完成品を
示す平面図である。  14 (1)  ・・絶縁性基板、(2)・・・・・・スルー
ホール、H31、i3’l・・・・・・導電性塗料、+
4) 、 +5)  ・・パッド、[61、(71・・
回路。
(A) to (E) in FIG. 1 are schematic sectional views illustrating the steps related to the gist of the present invention, and A) to C) in FIG. Figure 3 is a schematic cross-sectional view of the intermediate and completed assembly when using bare insulating plates on both sides, and Figure 6 is a schematic cross-sectional view of the insulation when using the multi-plate manufacturing method. FIG. 7 is a plan view showing a completed printed wiring board manufactured by this method. 14 (1) ...Insulating substrate, (2) ...Through hole, H31, i3'l ... Conductive paint, +
4) , +5) ... pad, [61, (71...
circuit.

Claims (1)

【特許請求の範囲】 ■ 次の各工程からなる両面プリント配線基板の製造方
法、 (イ)回路未形成の絶縁性基板illにスルーホール(
2)を形成する第1工程。 (ロ) 前記のスルーホール(2)に導電性塗料(3)
を充填する第2工程。 (ハ)絶縁性基板(1)上に残った余剰の導電性塗料(
3)を除去する第3工程。 に) 第2工程でスルーホール(2)に充填された導電
性塗料(31の表裏両面に結合させる状態で絶縁性基板
(1)上に導電性塗料によるパッド141 、 i5]
を形成する第4工程。 (ホ)9IS4工程で形成した表裏両バンド141 、
151の各々に対して被覆結合させる状態で絶縁性基板
+1)の表裏両面に回路+61 、 +71を形成する
第5工程。 ■ 前記第2工程におけるスルーホール(2)への導電
性塗料131の充填を、絶縁性基板fil上に載せた導
電性産科(3)に対するスクイーズによって行う特許請
求の範囲第0項に記載の両面プリント配線基板の製造方
法。 ■ 前記第3工程における余剰の導電性産科(3′)ノ
除去を、スルーホール+21へ充填した導電性塗料(3
1の半硬化または硬化後において研磨によって行う持#
F請求の範囲第0項に記載の両面プリント配線基板の製
造方法。 ■ 前記第1工程における回路未形成の絶縁性基板+1
)として、両面銅張積層板を用い、かつ、前記第5工程
における回路161 、171の形成を、マスキングイ
ンク印判、エツチングおよびマスキングインク除去の工
程をもって行う特許請求の範囲第0項に記載の両面プリ
ント配線基板の製造方法。 ■ 前記第1工程における回路未形成の絶縁性基板il
lとして両面とも鋼張を施してないものを用い、かつ、
前記第5工程における回路(6)(7)の形成を、導電
性・肩料の印刷および乾燥の工作をもって行う特許請求
の範囲第0項に記載の1ii6而プリント配線基板の製
造方法。
[Claims] ■ A method for manufacturing a double-sided printed wiring board comprising the following steps: (a) Through-holes (
2) The first step of forming. (b) Apply conductive paint (3) to the through hole (2) above.
The second step is filling. (c) Surplus conductive paint remaining on the insulating substrate (1) (
3) The third step of removing. ) The conductive paint filled in the through hole (2) in the second step (pad 141, i5) made of conductive paint is placed on the insulating substrate (1) while being bonded to both the front and back surfaces of the pad 31.
The fourth step is to form. (e) Both front and back bands 141 formed in 9IS4 process,
A fifth step of forming circuits +61 and +71 on both the front and back surfaces of the insulating substrate +1) in a state where they are coated and bonded to each of the circuits +151. (2) The double-sided method according to claim 0, wherein the conductive paint 131 is filled into the through hole (2) in the second step by squeezing the conductive paint (3) placed on the insulating substrate fil. A method for manufacturing printed wiring boards. ■ The excess conductive paint (3') removed in the third step is replaced with conductive paint (3') filled into the through hole +21.
Holding by polishing after semi-curing or curing of 1.
F. A method for manufacturing a double-sided printed wiring board according to claim 0. ■ Insulating substrate with no circuit formed in the first step +1
), a double-sided copper-clad laminate is used, and the formation of the circuits 161 and 171 in the fifth step includes the steps of stamping masking ink, etching, and removing masking ink. A method for manufacturing printed wiring boards. ■ Insulating substrate il with no circuit formed in the first step
Use a material that is not steel-clad on both sides as l, and
1ii6. The method of manufacturing a printed wiring board according to claim 0, wherein the formation of the circuits (6) and (7) in the fifth step is performed by printing and drying a conductive material.
JP17782682A 1982-10-08 1982-10-08 Method of producing both-side printed circuit board Pending JPS5966192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17782682A JPS5966192A (en) 1982-10-08 1982-10-08 Method of producing both-side printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17782682A JPS5966192A (en) 1982-10-08 1982-10-08 Method of producing both-side printed circuit board

Publications (1)

Publication Number Publication Date
JPS5966192A true JPS5966192A (en) 1984-04-14

Family

ID=16037774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17782682A Pending JPS5966192A (en) 1982-10-08 1982-10-08 Method of producing both-side printed circuit board

Country Status (1)

Country Link
JP (1) JPS5966192A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102894A (en) * 1989-09-14 1991-04-30 Teikoku Tsushin Kogyo Co Ltd Structure of through hole and manufacture thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140696A (en) * 1980-04-04 1981-11-04 Sony Corp Method of manufacturing circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140696A (en) * 1980-04-04 1981-11-04 Sony Corp Method of manufacturing circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102894A (en) * 1989-09-14 1991-04-30 Teikoku Tsushin Kogyo Co Ltd Structure of through hole and manufacture thereof

Similar Documents

Publication Publication Date Title
US4289575A (en) Method of making printed wiringboards
US5863406A (en) Method of manufacturing a printed circuit board
CN113194604A (en) PCB substrate and production method thereof
JPS58215062A (en) Lead frame
JPS5966192A (en) Method of producing both-side printed circuit board
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
US4410574A (en) Printed circuit boards and methods for making same
JPH01173694A (en) Manufacture of double-faced through-hole film carrier
JPS59186388A (en) Method of connecting printed board
JP2000309151A (en) Method for printing pastelike substance
CN111225516A (en) Welding method of FPC (flexible printed circuit) circuit board and FPC circuit board structure
JPS6272473A (en) Soldering equipment
JP3439779B2 (en) Manufacturing method of printed wiring board and printed wiring board
JPH05304356A (en) Supplying of cream solder and printed wiring board
JPH04186731A (en) Circuit board with terminal for mounting circuit parts and manufacture thereof
KR20120047098A (en) Lead pin for package substrate and semiconductor package printed circuit board and method for manufacturing the same
JPS60150683A (en) Printed circuit board
JPS6252947B2 (en)
JPS59121895A (en) Method of producing printed circuit board
JPH06326460A (en) Manufacture of printed wiring board
JPS59175791A (en) Method of mounting and positioning chip part
JPS6086892A (en) Circuit board
JPS6074596A (en) Method of producing electronic part carrying board
JPH05304355A (en) Printed wiring board and its manufacture
JPS61226996A (en) Manufacture of printed wiring board