JPS596142B2 - 半導体スイッチング素子の出力検知装置 - Google Patents

Description

【発明の詳細な説明】 本発明は例えば、インバータやレオナード等を構成する
半導体スイッチング素子の出力電流または電圧を検知す
る装置に関する。

インバータやレオナード等においては、装置を構成する
半導体スイッチング素子、例えばサイリストやトランジ
スタに過大電流が流れると、素子が破壊されてしまう。

またその負荷が短絡状態になつても同じ現象が起り得る
し、負荷の焼損という現象も起る。これらを防止するた
めに、半導体スイッチング素子が供給する電流値を検知
し監視することが必要である。更に、モータ等の負荷の
場合、その速度を匍脚する手段の一つとして、負荷に印
加される電圧を監視することも必要である。

このようにインバータ、レオナード等においてはその出
力電流または電圧を検知する必要があり、このための検
知手段として従来はＤＣ−ＣＴ、ＤＣ−ＰＴ等が一般に
用いられてきた。しかし、これらのＤＣ−ＣＴ、ＤＣ−
ＰＴは通常２個の可飽和鉄心を用いて各々に制御及び検
出用の巻線を施し、かつ整流用のダイオードを必要とす
るものである上、インバータ、レオナード等を構成する
半導体スイッチング素子とは別個に独立して設けられる
ため、装置全体が大型化、複雑化し、比較的高価になる
という欠点があつた。この発明は上記の点に鑑み、イン
バータ、レオナード等を構成する半導体スイッチング素
子の出力電流または電圧を、該素子を駆動するために設
けられたドライバー用変成器を利用して検知できるよう
にすることにより、装置全体を簡単かつ安価に構成し得
る半導体スイッチング素子の出力検知装置を提供するも
のである。

以下、図に示す実施例に基いて説明する。

第１図は本発明の一実施例を示すトランジスタインバー
タの構成であり、第２図は第１図回路の動作を説明する
ための状態遷移図である。第１図に於てＱ、、Ｑ２は本
インバータの主たる動力制御を行うための半導体スイッ
チング素子である所のトランジスタ、Ｑ３、Ｑ４はＱ、
、Ｑ２を制御する為のドライバ用変成器Ｔ２を制御する
トランジスタである。Ｔｉは出力用変圧器であつて、Ｎ
ｌｌ、Ｎ１２巻線印加電圧は前記Ｑ、、Ｑ２によつて制
御され、出力巻線ＮＩＯ側には、今誘導性負荷Ｚが接続
されている。図中、Ｄ，Ｒなる記号表示されたものはそ
れぞれダイオード、抵抗器を示し、Ｖｓｌ，Ｖｓ２は直
流電源であつて、これらは同一電源であつても良い。な
おＲｓはその両端電圧降下が、本インバータの出力電流
に対応する値となることから、その出力電流対応値を取
り出す手段となる抵抗器である。さて、以上の様に構成
されたものにおいて、今、制御入力端子１Ｎ１へ、パル
ス状の制御入力Ｖ１なる正電圧が印加されると、トラン
ジスタＱ３がオンし、Ｎ２ｌ，Ｎ２２各巻線（今、巻数
を等しいとする）には図示極性電圧が印加及び誘導され
る。

従つてＮ３ｌ，Ｎ３２巻線も同様、図示極性電圧が誘導
され、これらによつて正帰還的にＱ３が０Ｎ，Ｑ４が０
ＦＦ状態となり、本状態は制御入力Ｖ１消滅後も継続さ
れる。この間Ｔ２のＮ２３巻線にも図示極性電圧が誘導
し、本電圧によりＮ２３−ＲＢｌ−Ｑ１ベース−Ｑ１エ
ミツタ一Ｄ６−Ｎ２３巻線なる径路で主トランジスタＱ
１にベース電流が流れＱ１は０Ｎする、Ｑ１の０Ｎによ
り主トランスＴ１のＮｌｌ，Ｎｌ２，ＮｌＯ巻線には図
示極性電圧が印加及び誘導され、負荷Ｚは誘導性のため
、電流が時間の経過と共に増大して流れはじめる。本電
流に対応する一次電流はｓ１−Ｎｌｌ−ＮＣｌ−Ｑ１コ
レクターＱ１エミツタ一Ｖｓｌなる経路で流れるが、本
ー次電流はＴ２変成器の巻線ＮＣｌを流れる。このＮＣ
ｌ巻線はＮ２ｌ，Ｎ２２巻線に比して巻数が少く、（例
えばＴ２を環状磁心としたとき、このＮＣｌ巻線として
は、その窓を貫通させるか、せいぜい数ターン内におさ
えるのが実際的である）、その巻数比に逆比例したＮＣ
ｌ巻線に対応する電流をＮ２ｌ巻線側に流すこととなる
。これは磁心Ｔ２が不飽和にあるとき等アンペアターン
則が成立するために必然的に誘導される電流である。な
おＴ２磁心各巻線は黒丸印側を巻始めとして説明してい
るが（Ｔ１についても同様）、従つてＮＣｌ電流を打消
すためのＮ２ｌ巻線を流れる電流はＮ２ｌ−Ｓ２−Ｒｓ
−Ｑ３（又はＤ３）−Ｎ２ｌなる経路をとつて流れる。
なお本ＮＣｌ巻線電流を打消す対応電流は他巻線（Ｎ２
３，Ｎ３ｌなど）にも流れるものであるがＮ２ｌ巻線側
のインピーダンスが他巻線に比して低いので概ねＮ２ｌ
巻線を流れるものと考えて良い。抵抗器Ｒｓを流れる電
流値を考えるとき、Ｑ３の０Ｎにより、Ｑ１ベース電流
を流すために必要″な１次電流がまず第１図、図示と反
対極性電圧降下としてＲｓ中を流れ、又、ＮＣｌ巻線電
流を打消すために図示の極性の電圧降下を得る様にＲｓ
中を流れ、これら反対極性電流値が和となつてＲｓのト
ータル電圧降下出力ｃとして得られる。

従つてＶｃ＋Ｏとは前記２者が等しい絶対値を持つたこ
とを意味し、Ｑ３には電流は流れないが０Ｎを継続し、
この間ＮＣｌ巻線電流を打消すだけの電流はＮ２３巻線
電流、即ちＱ１ベース電流として帰還されている形とな
る。但し変成器Ｔ２の励磁電流を無視して考えているが
一般にＴ２磁心に保磁力の小さいものを使用すれば本電
流を無視しても実用上問題はない。なおＮＣｌ巻線電流
がさらに大きくなるとＲｓには図示極性電圧が差引き誘
導されトランジスタＱ３ではエミツタよりベースを経て
コレクタ方向に電流が流れる。この方向の電流を流す増
巾率が不足する状態となれば、この電流はＤ３を通つて
バイパスするものである。この様にして、抵抗器Ｒｓに
は負荷電流（Ｑ１へのベース電流）対応電流と、ＮＣｌ
巻線電流の対応電流との差の電流が流れることとなり、
Ｒ８電圧降下をｃとするとき、このｃ電圧より負荷電流
対応分電流による電圧降下（ほソー定）を差引けばトラ
ンジスタＱ１のコレクタ電流に比例した出力が得られる
ことになつて、Ｔ２変成器は電流検出を行うことが出来
るものである。以上の動作についてＱ１とＱ２，Ｑ３と
Ｑ４，Ｎ２ｌとＮ２２，ＮＣｌとＮＣ２等を全て入れか
えて考えれば動作は同様となるものであつて、制御入力
端子１Ｎ１と、ＩＮ２とに交互にパルス状正電圧を与え
ることによつて第１図回路は出力ＶＯ電圧として交番方
形波電圧を出力し、インバータとして動作するものであ
る。

そしてｃ出力は負荷電流対応値として得られるが、この
間の各部の電圧、電流の時間に対する変化の様子を第１
図中、図示極性に従つて示したのが第２図である。第２
図中Ａ，ｂは制御入力端子１Ｎ１，ＩＮ２に与えられる
入力パルスＶｌ，Ｖ２電圧波形を示し、ｃはＮ２３巻線
に誘導される電圧Ｎ，ｄ，ｅは負荷Ｚを流れる電流１ｚ
と印加電圧ＶＯ，ｆ，ｇは捕助入力端子１Ｌ１，ＩＬ２
に与えられる制御入力電圧Ｖ，，Ｖ４，ｈはＲｓの電圧
降下ｃをそれぞれ示している。いずれも横軸は時間ｔを
表わす。捕助入力端子とは変成器Ｔ２の出力電圧極性を
切換えるとき必要となるもので、たとえばＩＮｌが入力
されてＱ３ＯＮ，Ｑ４ＯＦＦなる状態となつたとき、つ
ぎにＱ４ＯＮ，Ｑ３ＯＦＦとするためにはＩＮ２へパル
スを入力すると共に、ＩＬｌへも入力パルスを与えて、
Ｎ３ｌ巻線出力をＲＢ３を経由してシヨートし、Ｑ３ト
ランジスタへのベース入力を切ることにより確実にＱ３
を０ＦＦとし、もつてＱ４の０Ｎを保証する様に設けた
ものである。

第２図中ｈはＲｓの電圧降下を示すが、ここにＯ電位よ
りも１０だけ下位に点線にて示したレベルが、トランジ
スタＱ１又はＱ２に与えるベース電流の、Ｔ２変成器一
次側にて換算された値のレベルを示す。従つてこのレベ
ルを中心にして上方がトランジスタＱ１又はＱ２のコレ
クタよりエミツタに流れる電流の値（負荷電流対応の１
次電流値）を示し、下方がＱ１又はＱ２のエミツタより
コレクタ、もしくはダイオードＤ１又はＤ２を流れる電
流の値、即ち負荷の電圧と電流の極性が異る転流モード
の１次換算電流値を示す。ｈ図中、実線がｃ出力電圧値
を示し、本実線と点線とが一致する所の、Ｔ２，ｔ４，
ｔ６等の時点が負荷電流０の瞬間を示し、これはＮＣｌ
，ＮＣ２各巻線を流れる電流がＯであることを示す。時
刻Ｔ９とＴｌ２とは、それぞれトランジスタＱ２，Ｑｌ
のコレクタを流れる電流が多くなり（即ち負荷電流１ｚ
が多い）、ｃ出力を図示しない制御装置で監視してＴＨ
なる値（一般に過電流制限レベル）に達した時点を示し
、この時点においてＬ２，ｌＬｌへパルスが送られて、
トランジスタＱ４，Ｑ３をしや断状態にたもつと共に（
但し、この間ダイオードＤ４，Ｄ３は導通状態にあるの
でＴ２出力電圧Ｎの極性は第２図Ｃに示す様に反転はし
ない）、サイリスタＣＲ２，ＣＲｌにゲートパルスを与
えてＮ出力をシヨートし、トランジスタＱ２，Ｑｌへの
ベース入力をしや断する。従つて負荷電流対応の一次電
流はＱ２，Ｑｌを通らずＤｌ，Ｄ２を経由して転流し、
電流が減衰するものである。又、ＣＲｌ，ＣＲ２へのゲ
ートパルスは出力電圧極性を切替えるたびごとに常に与
えてＱｌ，Ｑ２の交互のスイツチング切換時、０ＦＦさ
せるべきトランジスタを確実に０ＦＦさせる様にする。
これは必ずしも必要ではないが、変成器Ｔ２がＮＣｌ，
ＮＣ２巻線電流をＮ２３巻線にて変成出力してＱ１又は
Ｑ２トランジスタのベース電流値として供給する変流器
作用を持ちうるため、もしＮＣｌ，ＮＣ２巻線電流が過
大なときには０ＦＦすべきトランジスタを０ＦＦさせ得
ないことが有りうるので常時ゲートをＣＲｌ又はＣＲ２
へ与える様に第１図実施例では考慮したものである。ｃ
出力は第２図ｈに示した様にＴＨに達したときにのみ、
トランジスタＱ１又はＱ２をしや断する為に用いるので
なく、広く線形出力として匍脚用に使用しうることは言
うまでもない。

なおＴ２磁心として励磁電流を少くする為に保磁力の小
さな磁心を採用することを前記したが、この場合には磁
心の飽和が問題となりうる。しかし第２図Ｃに示す様に
磁心Ｔ２に印加される電圧が、ほぼ正負等量であるため
、多少の電圧時間積にアンバランスがあつても実用上問
題とはならないものである。出力極性の切替えられるべ
き時間の若干早い時点で飽和するということが、Ｔ２磁
心の飽和に関して問題があり得るが、この場合は、もし
も飽和してもＮ出力がＯとなつてＱｌ，Ｑ２がともにし
や断状態になるので装置全体としては安全側に作用し不
都合は｝こらない。この様に第１図回路ではＴ２変成器
は、主トランジスタＱｌ，Ｑ２を制御するドライバー用
変成器として作用すると共に、そのコレクタ電流を検知
することも出来る変成装置としても動作するので、本イ
ンバータ電流を検知するための別の手段（シヤント、Ａ
Ｃ−ＣＴなど）が不必要であり、装置を簡単化すること
が出来る。

なおＮｃｌ，Ｎｃ２巻線はＱｌ，Ｑ２のコレクタ側より
持つて来たが、エミツタ側より持つて来ることにしても
基本的には同じであり、又、出力巻線ＮｌＯを持つて来
ても良いことは自明である。この場合はＮＣｌ，ＮＣ２
の場合の様に２巻線を要せず一巻線のみで良いというメ
リツトがある。第３図は本発明の他の実施例を示し、３
相負荷Ｚを制御する場合のトランジスタインバータ例で
ある。

磁心Ｔ１が対となるトランジスタＱｌ，Ｑ２のドライバ
変成器磁心として作用すると共に、出力電流をＮ３ｌ巻
線によつてＴ１へ帰還し、Ｎ３ｌ巻線電流をＲｃの電圧
降下として認知するＣＴ用磁心としても作用する場合を
示しており、これらは第１図回路と同様の基本的動作を
行うものである。即ち制御用トランジスタＱｌｌ，Ｑｌ
２の交互０Ｎ（ＶＢ，，Ｂ２の交互入力による）によつ
て、Ｑｌ，Ｑ２が交互０Ｎし、出力巻線Ｎ３ｌ電流値は
Ｎｌｌ，Ｎｌ２巻線とＮ３ｌ巻線との間の等アンペアタ
ーン則が成立する様にＮｌｌ又はＮｌ２巻線に比例電流
値を誘導し、それがＲｃの電圧降下として認知されるも
のである。第１図回路と同様に、Ｑｌ，Ｑ２へのベース
駆動電流の一次側換算値とＮ３ｌ巻線電流の対応値との
２者の電流成分とがＲｃを流れるが、第１図回路では差
動的に出力Ｃとして得られたに対し、第３図回路では和
動的に出力が得られる点が異なる。それは負荷電流（Ｑ
１又はＱ２のベース電流）を流すためのＲｃ・を流れる
電流の向きとＮ３ｌ巻線電流に対応する電流の向きが（
但し出力電圧と出力電流とが同極性のとき）一致するか
、しないかというだけの差異にすぎない。なお又、第１
図回路ではｃ出力は第２図ｈに示した様に直流的に得ら
れるに対し、第３図回路では電源をＶｓｌ，ｓ２の２つ
に分断した結果交流的に得られる。即ち第３図にてＱｌ
ＯＮ時の出力対応ｃ出力は図示の極性に、又Ｑ２ＯＮ時
の出力電流対応Ｖｃ出力は図示と反対極性に得られる。
なお、Ｑ３とＱ４，Ｑ５とＱ６の各対となるトランジス
タについても、Ｔ１磁心を主体とすると同様の回路があ
つて、各相毎に出力電流を監視することが、簡単に行え
るものである。又各相毎同様の回路を設けなくとも、一
相のみでも良く、又負荷Ｚが第３図の如く中性点０に接
続される様なスター結線しうる負荷のときは０。線を前
記Ｎ３ｌにかわり置くこととしていずれか一相のドライ
バ用変成器にて出力電流のチエツクを行うことも出来る
ものである。なお、００線電流を見るということは平衡
負荷制御の場合は異常看視を行うということを意味する
。第４図は本発明のサイリスタインバータ装置における
実施例を示す。本インバータは、主サイリスタＣＲｌ，
ＣＲ２が交互にオンすることによつて、互に他方を０Ｆ
Ｆにすると共に自らは０Ｎして方形波出力を得るインバ
ータであるが、出力電流が異常に多くなつたり、出力電
圧制御を行う場合にはＣＲ３を０ＮすることによつてＣ
Ｒｌ，ＣＲ２を０ＦＦすると共に自らも０ＦＦし、出力
電圧をＯとすることも可能なインバータである。本イン
バータの対となるサイリスタＣＲｌ，ＣＲ２をドライブ
する変成器としてＴ２磁心を主体とする回路がある。本
回路の状態遷移を第５図に示す、制御入力Ｂｌ，Ｂ２（
第５図Ａ，ｂ）の交互入力によりＣＲｌ，ＣＲ２が交互
に０Ｎし、方形波出力。（第５図ｃ）が得られる。負荷
Ｚが誘導性ならば第５図ｄの様に電圧よりも遅れた電流
が流れ、本電流の一次側のＣＲｌ，ＣＲ２に流れる電流
がＴ２変成器のＮ４ｌ，Ｎ４２巻線を流れる。その電流
値はＮ４ｌ，Ｎ４２とＮ２ｌ，Ｎ２２巻線間で等アンペ
アターン則をみたす様にＮ２ｌ，Ｎ２２巻線を流れ、そ
れはＣＲｌ，ＣＲ２へ与えられるゲート電流対応電流と
の和として、抵抗器ＲＣｌ，ＲＣ２の電圧降下として読
みとられる。その電圧Ｖｃｌ，Ｖｃ２は第５図Ｆ，ｇに
示す様に得られる。又Ｎ２ｌ，Ｎ２２巻線印加電圧はＣ
ｌ，ＶＣ２電圧降下分だけＶＳ２よりも少なくなり、本
電圧に比例するＮ３ｌ巻線（ＣＲｌへのゲート信号出力
巻線）電圧Ｎ３ｌは第５図ｅの様に得られる。なお第５
図中、Ｔｘ，，ｔ，，時点はＶＣ２，Ｃｌ電圧、即ち負
荷電流対応値が規定のＴＨに達して図示しない制御回路
によりＣＲ３がオンした時点を示す。その後のＴＸｌ〜
ＴＸ２間及びＴ，，〜Ｔ，２間はＢ１〜Ｂ２入力がしや
断され、ＣＲｌ，ＣＲ２共にゲート信号が与えられない
ものである。ＶＣｌ，Ｃ２において点線にて示し７たレ
ベルは負荷電流、即ちＣＲｌ，ＣＲ２へのゲート電流対
応値を示し、それよりも上位のレベルが負荷電流対応値
を示す。図中ＴＸｌ，ｔ，ｌ時点以後漸時ＶＯｌ，ＶＣ
２が負に振れるのは、Ｑ２，Ｑｌベース信号がしや断さ
れたことによつて、Ｑ２，Ｑｌのコレクタよりエミツタ
に流れていた電流が、Ｄ５，Ｄ６ダイオードへ転流する
ことによつて誘導（Ｎ４２，４ｌとＮ２２，Ｎ２ｌとの
間の等アンペアターン則が成立することによる）される
ことを表わしている。そしてこの間、各Ｔ２磁心巻線に
は従来と逆の電圧が誘導し、従来点弧していたと逆のサ
イリスタにゲート信号が与えられる形となるものの、こ
の期間はＣＲ３が０ＮしてＣＲｌ，ＣＲ２を０ＦＦさせ
るべき転流モードにあつて、当サイリスタは点弧するこ
とがないものである。そしてＣＲ３自身が転流し０ＦＦ
するモード期間にはＮ４ｌ，Ｎ４２巻線には電流は流れ
なく、もはやＮ３ｌ，Ｎ３２巻線への上記逆電圧の誘導
も消滅するものである。第６図は静止レオナード装置に
おける本発明の実施例を示す。ＣＲｌ〜３はサイリスタ
、Ｄ１〜３はダイオードで三相交流電源を位相制御出力
して負荷Ｍ（直流電動機の電機子）に電圧を印加する。
出力電流はＴ３磁心の巻線Ｎ３４を介して流す様になし
、本Ｔ３磁心巻線Ｎ３３がサイリスタＣＲ３のゲート信
号を与える様に構成される。トランジスタＱ３は制御用
トランジスタで制御入力ＶＩＮが入力されてＱ３ＯＮと
なれば電源ｓを介してＮ３ｌ巻線に電圧が印加され、Ｎ
３２巻線にも電圧が誘導し、正帰還的にＱ３は０Ｎを継
続する。このとき、Ｎ３ｌ巻線にはＮ３３より流すＣＲ
３ゲート電流対応分と、Ｎ３４巻線電流対応分（Ｎ３４
とＮ３ｌ巻線間の等アンペアターン則をみたす電流値）
との和の電流が流れ、それは抵抗器Ｒｃ３の電圧降下と
して認知される。ＩＮをシヨートすればＱ３がしや断さ
れるのでＮ３ｌ巻線ではＮ３４巻線電流対応分のみがＮ
３ｌ−Ｄ２３−ＲＣ３−Ｎ３ｌなる経路を経て流れ、Ｒ
Ｃ３の電圧降下は本サイリスタレオナード装置の出力電
流に比例する値として得られる。なおこの間注意すべき
は、Ｑ３ＯＮ時のＮ３ｌ巻線に印加される電圧とＱ３Ｏ
ＦＦ時のＮ３ｌ巻線に誘導される電圧（Ｄ２３の順方向
ドロツプとＲｃ３による電圧降下との和との極性が異な
ることがあつて、この間磁心Ｔ３は励磁される極性が反
転し、その印加及び誘導される電圧値を適宜選定するか
、Ｑ３ＯＮ時間を適当にえらべば常にＴ３を不飽和状態
に｝くことが出来る。

又、Ｑ３ＯＦＦ中のＲｃ３電圧値のみをみれば本レオナ
ード装置の出力電流をほぼ正確に読みとることが出来、
また磁心のセツト、りセツトを考慮するときＤ２３にか
わり抵抗器をおくこととしてＱ３ＯＦＦ時のＮ３ｌ巻線
誘導電圧を高くとることもできるのでＴ３磁心選定には
特別な配慮を要さず本装置は実用的であるといえる。第
７図は第６図回路におけるＣＲ３のみの変成器にかわり
、ＣＲｌ〜３の全てに変成器を配したものについて、そ
の出力部を主体とした構成を示したものである。なお各
変成器については第６図Ｎ３４巻線を配するものとする
。（Ｎ３４，Ｎ２４，Ｎｌ４巻線とし、これらを直列接
続して出力電流）を流すこととする。

従つてＮ３４，Ｎ２４，Ｎｌ４巻線電流は同一値である
）Ｔ１〜Ｔ３はＣＲｌ〜３に各々配された変成器磁心を
示す。ＲＣｌ〜ＲＣ３は電流検知抵抗器を示す。ＣＲｌ
〜３について、ゲート電流をすべて等しい値で流すとき
、そのＲＣｌ〜３（値は等しい）による電圧降下も等し
く、その値をＢ８一定とすれば、Ｑ１〜Ｑ３の０Ｎにつ
れて、アナログスイツチＱ４を０Ｎとし〔図でＴ１につ
いてはＮｌ２′巻線電圧の誘導によりＤ３ｌ，Ｒ３ｌを
介してＦＥＴＱ４を０Ｎとする〕、Ｂ８電圧分だけＲＣ
ｌ〜ＲＣ（ｌ｛電圧降下より差引くこととすると、その
出力Ｖｃは出力電流のみに対応する値としてえられる。
またＱ１〜Ｑ３いずれも０ＦＦ時はＱ４も０ＦＦとすれ
ば、出力。は同じく出力電流のみに対応する値としてえ
られるものである。第７図回路が、第６図構成回路に適
用されて動作する様子を第８図に示す。

第８図において、ａは本レオナード装置の出力電圧ＶＯ
の様子を示す。ｂは出力電流を示す。Ｃ，ｄ，ｅはＲｃ
ｌ〜３の電圧降下を示し、点線は出力電流がない場合、
即ちゲート信号のみを与える場合を示す。Ｆ，ｇ，ｈは
巻線Ｎｌｌ〜Ｎ３ｌに印加及び誘導される電圧を示し、
いずれも負の側の終りは磁心が飽和した時点を示す。従
つて正と負の各面積は等しいものである。Ｃ，ｄ，ｅの
各出力はダイオードＤｌｌ〜Ｄｌ３にてオア接続される
形となるので抵抗器ＲＯの電圧降下ＲＯは第８図１の如
く得られ、アナログスイツチＱ４の０ＮによりＢｓ分だ
け差しひかれた出力ｃは第８図ｊの様に得られる。本装
置では各相の変成出力をオア結合により得たことより、
各相の磁心は飽和をくりかえしても出力Ｖｃは全くリツ
プルのない出力として得られることで従来公知のＤＣ−
ＣＴを使用した場合のリツプルが生ずるという問題点が
本発明装置によれば改善される。なおＮ３４，Ｎ２４，
Ｎｌ４巻線については出力電圧を与えて、電圧を本変成
器によつて検知する様にすることも出来る。すなわちＮ
３４〜Ｎｌ４巻数比を少くしてインピーダンスを介して
出力電圧を与えるか、巻数比が多ければ高インピーダン
スを介して与えるなど定電流化して与えれば良い。第９
図は本発明のサイリスタチヨツパ装置における実施例を
示す。

制御信号（基準発振器出力など）８Ｇが正で入力される
とトランジスタＱ１が０Ｎし、Ｎｌｌ巻線に電圧が印加
され、Ｎ２ｌ巻線に誘導された電圧でＣＲｌにゲート信
号が与えられると、ＣＲｌが０Ｎし、誘導性負荷Ｚは時
間の経過と共に電流が増大する。本電流はＮ３Ｏ巻線を
流れ、本電流はＮ３ＯとＮｌｌとの間の等アンペアター
ン成立関係をみたしつつＮｌｌを流れる。この間にＱ１
が０ＦＦすれば、ＮｌｌにはＮ３Ｏ巻線電流対応値のみ
が流れ（抵抗Ｒｃには図示極性電圧があられれる）Ｎｌ
ｌ巻線電圧は図示の様にＱｌＯＮとは逆の電圧があられ
れ、本電圧はＮ２２巻線に図示極性に誘導される。負荷
電流が増加すれば、Ｎ３Ｏ巻線電流が増加し、従つてＲ
ｃの電圧降下も増加し、即ちＮ２２誘導電圧も大きくな
り、やがて本電圧がＺＤなるツエナーダイオードのツエ
ナ一電圧を超えるとサイリスタＣＲ２にゲート信号が与
えられることとなつてＣＲ２のオンによつてリアクトル
ＬＯ、コンデンサＣＯとの転流回路が動作し、ＣＲｌは
０ＦＦし負荷電流はダイオードＤ１を介して転流し減衰
する。次に再びＱ１を０ＮするとＣＲｌが０Ｎして負荷
電流が増加をはじめ以後継続的に本チヨツパ装置は動作
するものである。磁心Ｔｃを主体とする回路はＣＲｌ，
ＣＲ２のドライバとして動作すると共に、電流検知をも
行う変成装置をなす。制限用電流値を変化させたい場合
には抵抗器Ｒｃにパラにインピーダンスを接続し、その
値を変化させることとすれば良い。さらに又、別巻線を
設けてＮ３Ｏ巻線と同様の作用を行わせる意味から適宜
バイアス電流を流すこととすれば同様の機能を有するこ
とはいうまでもない。さらにＣＲ２には別のドライバを
もうけることとし、Ｒｃの電圧降下出力Ｃを電流検出の
ための測定用のみに使用してもよい。なお磁心ＴｃはＱ
１のオン、オフにつれてその印加電圧極性が反転するの
で、飽和することはない。第１０図は本発明の界磁制御
レオナード装置における実施例を示す。

ＣＲｌ，ＣＲ２のサイリスタにより発電機Ｇの界磁電流
を位相制御し、Ｇの電圧を制御する。本電圧ＧＥＮはイ
ンピ一，タンスＺｖを介して、サイリスタＣＲｌゲート
点弧用変成器巻線Ｎ３２へ接続され、第６図、第９図と
同様にして抵抗器Ｒｓの電圧降下ＣとしてＶＧＥＮ出力
が検知されるものである。

第１１図は第１０図の構成において、発電機回転方向が
逆転すれば、その出力電圧極性も反転するが、その場合
にも反転電圧を極性を変えて検知しうる様になしたもの
である。

すなわちＴＲ部分のみを取出したものであるが、制御入
力ＩＮがあつてＱ１が０Ｎしているとき、ＣＲｌへのゲ
ートも与えられて０Ｎするとする。この間出力電圧ＧＥ
Ｎが図示と反対極性にＮ３２巻線へ与えられておれば、
本巻線とＮｌｌ巻線との間には等アンペアターン則が成
立し、そのＮｌｌ巻線電流はＮｌｌ−ｓ−Ｒｓｌ−Ｑ１
（又はＤ３ｌ）一Ｎｌｌなる経路で流れる。従つて差動
アンプ、ＡＭＰの出力Ｖｃにはゲート信号分を正、Ｎ３
２巻線対応分を負とする形で差分電圧が誘導出力される
。この間にＶＩＮ入力が消滅し、開放となれば、Ｒｓｌ
にはＮ３２対応分のみの電圧が誘導し、ｃ出力が得られ
るものである。やがてＴＲ磁心が飽和すれば磁心と巻線
との自己インダクタンス分により各巻線には従来とは逆
電圧が誘導されて、本電圧のためＱ２か０Ｎし、これは
Ｎ２ｌ巻線によつて正帰還的に０Ｎを継続する。この間
、Ｎ３２巻線対応電流はＮｌ２−Ｑ２−Ｒｓ２−Ｖｓ一
Ｎｌ２の経路で流れてＲ８２電圧降下として得られ、Ｑ
１又はＤ３ｌが０Ｎであつたと同様の値と極性でｃ出力
が得られる。次に又、ＶＩＮが入力されるとＮ２ｌ巻線
誘導電圧は消滅しＱｌＯＮ，Ｑ２ＯＦＦとなつて前記動
作をくりかえす。この過程でＮ３２巻線に印加される電
圧が図示の極性となつた場合には、Ｎ３２巻線対応電流
分のＲｓ２，Ｒｓｌにおける電圧降下は図示極性となつ
て出力Ｖｃも正になつて与えられ、即ちＶｃ出力はＮ３
２巻線電流の極性と値に対する出力を示すものである。
第１２図は第１１図の実施例におけると同様の効果を持
つものであるが、出力のリツプル分を少くする為に、２
磁心を設けたものである。

Ｔ１磁心は磁化容易磁心、Ｔ２磁心はＴ１に比し磁化不
容易磁心である。Ｎｌｌ，Ｎｌ２，Ｎ３ｌ，Ｎ３２各巻
線はＴｌ，Ｔ２磁心の双力に巻回されるがＮ２ｌ巻線の
みはＴ１磁心のみに巻回される。本装置は第１１図での
説明と同様にしてＴ１磁心のみによつて第１１図と全く
同じ動作をする。しかし磁心が飽和すれば第１１図では
Ｑ２ＯＮまでの間出力が失われることとなつてスロツト
リツプル出力が生ずるが、第１２図ではＴ１飽和後も、
Ｔ２が不飽和にあつたのでＴ２を介して出力が得られ、
この間にＴ１飽和によるＮ２ｌ巻線の誘導電圧の反転に
よつてＱ２が０Ｎし、Ｄ３ｌ，ＯＦＦからＱ２，ＯＮに
至るまでの間、出力は連続して得られ出力ｃのリツプル
が小さいものである。この様に２磁心を設けるとＴ２磁
心側は飽和切換時のみ不飽和を保てば良いから小さなも
ので良い。

以上のように、この発明によれば、インバータやレオナ
ード等を構成する半導体スイツチング素子の出力電流ま
たは電圧を該素子をドライブする変成器を利用して検知
するように構成されているので、装置の小形化や価格低
減を図れることができ、半導体スイツチング素子や負荷
等に対する保護を行う上で極めて有用である。

又、従来のＤＣ−ＣＴ装置などでは出来なかつた出力極
性の判別も出来るのみならず、リツプルのない出力をう
ることも可能であるなどその効果は大きい。

【図面の簡単な説明】

第１図、第３図、第４図、第６図、第７図、第９〜第１
２図は本発明の実施例を示し、第２図は第１図の、第５
図は第４図の、又、第８図は第７図の、それぞれ動作を
説明するための状態遷移を示す図である。 図に｝いてＳｌ，８２，ｓは直流電源、Ｚは負荷を示し
、Ｑ，Ｄ，ＣＲ，Ｒ，Ｎの符号をつけて示したものは、
それぞれトランジスタ、ダイオード、サイリスタ、抵抗
器、巻線を示す。

Claims (1)

【特許請求の範囲】
1. １ 半導体スイッチング素子、この半導体スイツチング
   素子のスイッチング動作を制御する制御信号回路、この
   制御信号回路に接続され、該回路の駆動用信号を供給す
   る第１の巻線、上記半導体スイッチング素子の出力回路
   に直列接続され、上記半導体スイッチング素子のオン又
   はオフ動作により惹起される電圧又は電流に対応する値
   の電流を流す上記磁心に巻回された第２の巻線、上記磁
   心に巻回され、直流電源と制御用トランジスタとに直列
   接続された第３の巻線、この第３の巻線に接続され、上
   記制御用トランジスタのオン動作によつて第３の巻線に
   流れる電流に対応した出力を発生する出力手段を備えた
   半導体スイッチング素子の出力検知装置。