JPS596098B2 - Ｐｃｍ信号の多重化方式 - Google Patents
Ｐｃｍ信号の多重化方式Info
- Publication number
- JPS596098B2 JPS596098B2 JP1642377A JP1642377A JPS596098B2 JP S596098 B2 JPS596098 B2 JP S596098B2 JP 1642377 A JP1642377 A JP 1642377A JP 1642377 A JP1642377 A JP 1642377A JP S596098 B2 JPS596098 B2 JP S596098B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sub
- main
- signals
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、主信号に副信号を多重化して伝送するＰＣＭ
信号の多重化方式に関するものである。
信号の多重化方式に関するものである。
ＰＣＭ伝送系に於いては、主信号としてのＰＣＭ信号に
、打合せ、監視等の情報の低速信号を副信号として重畳
することにより、伝送路の有効利用を図る多重化方式が
種々提案されている。又ＰＣＭ伝送に於いて、バイフェ
イズ信号例えばバイフェイズレベル信号（ＳｐｌｉｔＰ
ｈａｓｅＬｅｖｅｌ信号、以下ＳＰＬ信号と称す）は、
マーク率によるレベル変動が少なく、タイミング情報の
抽出が容易であると共に、直流成分が存在しない等の理
由により、ディジタル通信方式に於ける有望な符号形式
の一つである。本発明は、前述の如きバイフェイズ信号
を主信号として伝送する方式に於いて、低速の副信号を
多重化して伝送し得るようにすることを目的とするもの
である。
、打合せ、監視等の情報の低速信号を副信号として重畳
することにより、伝送路の有効利用を図る多重化方式が
種々提案されている。又ＰＣＭ伝送に於いて、バイフェ
イズ信号例えばバイフェイズレベル信号（ＳｐｌｉｔＰ
ｈａｓｅＬｅｖｅｌ信号、以下ＳＰＬ信号と称す）は、
マーク率によるレベル変動が少なく、タイミング情報の
抽出が容易であると共に、直流成分が存在しない等の理
由により、ディジタル通信方式に於ける有望な符号形式
の一つである。本発明は、前述の如きバイフェイズ信号
を主信号として伝送する方式に於いて、低速の副信号を
多重化して伝送し得るようにすることを目的とするもの
である。
以下実施例について詳細に説明する。第１図は本発明の
原理説明図であり、同図ａは主信号でＮＲＺ信号として
示されている。
原理説明図であり、同図ａは主信号でＮＲＺ信号として
示されている。
この主信号は同図をに示すようにＳＰＬ信号に変換され
る。なおをは１ビットのタイムスロットである。又低速
の情報が同図ｃに示すように、ＮＲＺ信号として符号化
されている場合、このＮＲＺ信号のパルス幅を同図ｄに
示すように縮小してパルス占有率を小さくするものであ
る。即ちパルス幅Ｔをパルス幅τに縮小するものである
。なお副信号のビットレートは主信号のＳＰＬ信号のビ
ットレートの整数分の１である必要がある。次に同図を
のＳＰＬ信号と同図ｄの副信号とを重畳するものである
が、副信号のパルス幅τの期間に於ける主信号のＳＰＬ
信号をＮＲＺ信号に変換して同図ｅに示す信号として送
出する。受信側ではＳＰＬ信号とＮＲＺ信号との主信号
を復調し、ＮＲＺ信号期間を副信号のパルスとして復調
するものである。
る。なおをは１ビットのタイムスロットである。又低速
の情報が同図ｃに示すように、ＮＲＺ信号として符号化
されている場合、このＮＲＺ信号のパルス幅を同図ｄに
示すように縮小してパルス占有率を小さくするものであ
る。即ちパルス幅Ｔをパルス幅τに縮小するものである
。なお副信号のビットレートは主信号のＳＰＬ信号のビ
ットレートの整数分の１である必要がある。次に同図を
のＳＰＬ信号と同図ｄの副信号とを重畳するものである
が、副信号のパルス幅τの期間に於ける主信号のＳＰＬ
信号をＮＲＺ信号に変換して同図ｅに示す信号として送
出する。受信側ではＳＰＬ信号とＮＲＺ信号との主信号
を復調し、ＮＲＺ信号期間を副信号のパルスとして復調
するものである。
なお副信号のパルス幅τは、主信号のタイムスロットを
の整数倍である必要があり、主信号のビットレートと副
信号のビットレートとは１００：１程度以上であること
が、ＳＰＬ信号の利点を保持し、且つ主信号の波形に及
ぼす影響が少ない点で望ましいことである。第２図は送
信部のブロック線図であり、ＮＲＺ信号の主信号ａは変
換器ＮＳＣＶに於いてクロックｃｌに従つてＳＰＬ信号
をに変換される。又クロックｃｌは分周器ＤＶに於いて
分周されて、符号器ＣＯＤ及びパルス幅圧縮器ＰＷに加
えられ、警報、監視、打合せ等の低速アナログ信号が符
号器ＣＯＤによりＮＲＺ信号ｃに変換され、パルス幅圧
縮器ＰＷによりパルス幅が圧縮された副信号ｄとなる。
多重化器ＭＬには、主信号のＮＲＺ信号Ａ，主信号のＳ
ＰＬ信号ｂ及び副信号ｄが加えられ、副信号ｄの極性に
応じて、ＮＲＺ信号ａかＳＰＬ信号ｂかの何れかが選択
されて多重化信号ｅとして送出される。
の整数倍である必要があり、主信号のビットレートと副
信号のビットレートとは１００：１程度以上であること
が、ＳＰＬ信号の利点を保持し、且つ主信号の波形に及
ぼす影響が少ない点で望ましいことである。第２図は送
信部のブロック線図であり、ＮＲＺ信号の主信号ａは変
換器ＮＳＣＶに於いてクロックｃｌに従つてＳＰＬ信号
をに変換される。又クロックｃｌは分周器ＤＶに於いて
分周されて、符号器ＣＯＤ及びパルス幅圧縮器ＰＷに加
えられ、警報、監視、打合せ等の低速アナログ信号が符
号器ＣＯＤによりＮＲＺ信号ｃに変換され、パルス幅圧
縮器ＰＷによりパルス幅が圧縮された副信号ｄとなる。
多重化器ＭＬには、主信号のＮＲＺ信号Ａ，主信号のＳ
ＰＬ信号ｂ及び副信号ｄが加えられ、副信号ｄの極性に
応じて、ＮＲＺ信号ａかＳＰＬ信号ｂかの何れかが選択
されて多重化信号ｅとして送出される。
前述の各信号ａ−ｅは第１図のａ〜ｅに例示した波形と
なるものである。第３図は多重化器ＭＬの要部を示すも
ので、ゲートＧ１〜Ｇ４により構成され、副信号ｄが゛
０″″の場合、主信号のＮＲＺ信号ａはアンドゲートＧ
３が閉じるので阻止され、主信号のＳＰＬ信号ｂはアン
ドゲートＧ１が開くので、オアゲートＧ４を介して多重
化信号ｅとして出力され、副信号ｄｌ：）げ１゛の場合
、主信号のＮＢＺ信号ａがアンドゲートＧ３とオアゲー
トＧ４とを介して多重化信号ｅとして出力される。
なるものである。第３図は多重化器ＭＬの要部を示すも
ので、ゲートＧ１〜Ｇ４により構成され、副信号ｄが゛
０″″の場合、主信号のＮＲＺ信号ａはアンドゲートＧ
３が閉じるので阻止され、主信号のＳＰＬ信号ｂはアン
ドゲートＧ１が開くので、オアゲートＧ４を介して多重
化信号ｅとして出力され、副信号ｄｌ：）げ１゛の場合
、主信号のＮＢＺ信号ａがアンドゲートＧ３とオアゲー
トＧ４とを介して多重化信号ｅとして出力される。
第４図は受信部のプロツク線図であり、第５図はその動
作説明であつて、第４図の各部の信号Ａ〜Ｉを第５図の
Ａ−１に対応して示すものである。
作説明であつて、第４図の各部の信号Ａ〜Ｉを第５図の
Ａ−１に対応して示すものである。
受信多重化信号Ａはタイミング抽出回路ＴＩＭｌフリツ
プフロツプＦＦｌ、排他的論理和の反転出力となるゲー
ト回路Ｇ５及び主信号再生回路ＭＳに加えられる。フリ
ツプフロツブＦＦｌに於いてはタイミング抽出回路ＴＩ
Ｍにより抽出されたクロツクがＣＬ端子に加えられて、
ＤＴ端子に加えられた多重化信号Ａが１／２ビツトシフ
トされ、そのシフトされたＱ端子の出力信号Ｂと受信多
重化信号Ａとの排他的論理がとられて信号Ｃとなる。Ｄ
Ｖｌ，ＤＶ２は分周器であり、この分周器ＤＶｌにより
ＳＰＬ信号のビツトレートに等しい周期のクロツクＤを
形成してフリツプフロツプＦＦ２のＣＬ端子に加え、又
分周器ＤＶ２により副信号のビツトレートに等しい周期
のクロツクＦを形成してフリツプフロツプＦＦ３のＣＬ
端子に加える。フリツプフロツプＦＦ２はＤＴ端子に加
えられた信号ＣをクロツクＤによつて打抜く動作を行な
うことになり、副信号を示す多重化信号Ａの中のＮＲＺ
信号期間が信号ＥとしてＱ端子から出力される。
プフロツプＦＦｌ、排他的論理和の反転出力となるゲー
ト回路Ｇ５及び主信号再生回路ＭＳに加えられる。フリ
ツプフロツブＦＦｌに於いてはタイミング抽出回路ＴＩ
Ｍにより抽出されたクロツクがＣＬ端子に加えられて、
ＤＴ端子に加えられた多重化信号Ａが１／２ビツトシフ
トされ、そのシフトされたＱ端子の出力信号Ｂと受信多
重化信号Ａとの排他的論理がとられて信号Ｃとなる。Ｄ
Ｖｌ，ＤＶ２は分周器であり、この分周器ＤＶｌにより
ＳＰＬ信号のビツトレートに等しい周期のクロツクＤを
形成してフリツプフロツプＦＦ２のＣＬ端子に加え、又
分周器ＤＶ２により副信号のビツトレートに等しい周期
のクロツクＦを形成してフリツプフロツプＦＦ３のＣＬ
端子に加える。フリツプフロツプＦＦ２はＤＴ端子に加
えられた信号ＣをクロツクＤによつて打抜く動作を行な
うことになり、副信号を示す多重化信号Ａの中のＮＲＺ
信号期間が信号ＥとしてＱ端子から出力される。
第５図のＥ″は同図のＥを時間軸上で縮小した信号を示
し、Ｆ，ＧもＥ”に対応して時間軸上で縮小した信号を
示すもので、信号Ｅ（ＥりはフリツプフロツプＦＦ３の
ＤＴ端子に加えられ、クロツフクＦによつて副信号のＮ
ＲＺ信号Ｇに変換される。
し、Ｆ，ＧもＥ”に対応して時間軸上で縮小した信号を
示すもので、信号Ｅ（ＥりはフリツプフロツプＦＦ３の
ＤＴ端子に加えられ、クロツフクＦによつて副信号のＮ
ＲＺ信号Ｇに変換される。
即ち多重化された副信号が抽出されたことになる。なお
ＳＰＬ信号から抽出したクロツクを分周しただけでは、
クロツクＦの位相が不確定であるので、分周器ＤＶ２に
はフリツプフロツプＦＦ３のＱ端子の出力信号Ｇを帰還
し、信号Ｅ（ｇ）のサンプリングが正しく行なわれてい
るか否かを判別し、帰還ループにより常に正しい位置の
サンプリングが可能となるようにする。又主信号は、Ｓ
ＰＬ信号の１ビツトの前半のタイミングで発生し、且つ
ＳＰＬ信号のビツトレートの周期のクロツクＨによりサ
ンプリングされるもので、それによつて主信号がＳＰＬ
信号とＮＲＺ信号とからなつていても、正しいＮＲＺ信
号１に復調することができる。
ＳＰＬ信号から抽出したクロツクを分周しただけでは、
クロツクＦの位相が不確定であるので、分周器ＤＶ２に
はフリツプフロツプＦＦ３のＱ端子の出力信号Ｇを帰還
し、信号Ｅ（ｇ）のサンプリングが正しく行なわれてい
るか否かを判別し、帰還ループにより常に正しい位置の
サンプリングが可能となるようにする。又主信号は、Ｓ
ＰＬ信号の１ビツトの前半のタイミングで発生し、且つ
ＳＰＬ信号のビツトレートの周期のクロツクＨによりサ
ンプリングされるもので、それによつて主信号がＳＰＬ
信号とＮＲＺ信号とからなつていても、正しいＮＲＺ信
号１に復調することができる。
以上説明したように、本発明は、主信号の速度に対して
監視、警報等の副信号が１／ｎ倍（ｎは１００程度以上
）の低速であるから、この副信号のパルス幅を主信号の
タイムスロツトの整数倍の幅にパルス幅圧縮器ＰＷ等の
パルス幅圧縮手段により縮小し、この縮小された副信号
パルスによつて、バイフエーズ信号の主信号を多重化器
ＭＬ等の多重化手段によりＮＲＺ信号とし、バイフエー
ズ信号の主信号に副信号を重畳して伝送するものであり
、受信側に於いても容易に副信号を抽出して再生するこ
とができる。
監視、警報等の副信号が１／ｎ倍（ｎは１００程度以上
）の低速であるから、この副信号のパルス幅を主信号の
タイムスロツトの整数倍の幅にパルス幅圧縮器ＰＷ等の
パルス幅圧縮手段により縮小し、この縮小された副信号
パルスによつて、バイフエーズ信号の主信号を多重化器
ＭＬ等の多重化手段によりＮＲＺ信号とし、バイフエー
ズ信号の主信号に副信号を重畳して伝送するものであり
、受信側に於いても容易に副信号を抽出して再生するこ
とができる。
従つて、高速の主信号に、低速の打合せ信号、監視信号
、警報信号等の副信号を多重化して伝送することができ
る。又パルス幅圧縮手段により副信号のパルス幅を縮小
することにより、２ぐルス占有率を低減して、バイフニ
ーズ信号の特長を損うことなく、多重化伝送を実現する
ことができる利点がある。
、警報信号等の副信号を多重化して伝送することができ
る。又パルス幅圧縮手段により副信号のパルス幅を縮小
することにより、２ぐルス占有率を低減して、バイフニ
ーズ信号の特長を損うことなく、多重化伝送を実現する
ことができる利点がある。
第１図は本発明の原理説明図、第２図は本発明の実施例
の送信部のプロツタ線図、第３図は多重化器の要部回路
図、第４図は本発明の実施例の受信部のプロツク線図、
第５図は受信部の動作説明波形図である。 ＮＳＣＶは変換器、ＭＬは多重化器、ＤＶは分周器、Ｃ
ＯＤは符号器、ＰＷはパルス幅圧縮器、ＴＩＭはタイミ
ング抽出回路、ＦＦｌ〜ＦＦ３はフリツプフロツプ、Ｄ
Ｖｌ，ＤＶ２は分周器、ＭＳは主信号再生回路である。
の送信部のプロツタ線図、第３図は多重化器の要部回路
図、第４図は本発明の実施例の受信部のプロツク線図、
第５図は受信部の動作説明波形図である。 ＮＳＣＶは変換器、ＭＬは多重化器、ＤＶは分周器、Ｃ
ＯＤは符号器、ＰＷはパルス幅圧縮器、ＴＩＭはタイミ
ング抽出回路、ＦＦｌ〜ＦＦ３はフリツプフロツプ、Ｄ
Ｖｌ，ＤＶ２は分周器、ＭＳは主信号再生回路である。
Claims (1)
- １ バイフェーズ信号を伝送符号とするＰＣＭ伝送方式
に於いて、主信号の速度の１／ｎ（ｎは正の整数）倍の
低速の副信号のパルス幅を前記主信号のタイムスロット
の整数倍の幅に縮小するパルス幅圧縮手段と、該パルス
幅圧縮手段によりパルス幅が縮小された前記副信号のパ
ルスにより、前記バイフェーズ信号の主信号をＮＲＺ信
号として送出する多重化手段とを備え、前記バイフェー
ズ信号の主信号に前記副信号を多重化して伝送すること
を特徴とするＰＣＭ信号の多重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642377A JPS596098B2 (ja) | 1977-02-16 | 1977-02-16 | Ｐｃｍ信号の多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642377A JPS596098B2 (ja) | 1977-02-16 | 1977-02-16 | Ｐｃｍ信号の多重化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53101215A JPS53101215A (en) | 1978-09-04 |
| JPS596098B2 true JPS596098B2 (ja) | 1984-02-09 |
Family
ID=11915820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1642377A Expired JPS596098B2 (ja) | 1977-02-16 | 1977-02-16 | Ｐｃｍ信号の多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596098B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376395U (ja) * | 1986-10-31 | 1988-05-20 |
-
1977
- 1977-02-16 JP JP1642377A patent/JPS596098B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376395U (ja) * | 1986-10-31 | 1988-05-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53101215A (en) | 1978-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1289249C (en) | Parallel transmission system | |
| US4025720A (en) | Digital bit rate converter | |
| US4122300A (en) | Data transmission system and application thereof to the transmission of analog signals and of data in a network with delta modulation | |
| US4267595A (en) | AMI Decoder apparatus | |
| ES8800551A1 (es) | Un aparato para transmitir y recibir datos digitales sobre un canal de banda limitada | |
| JPS6028455B2 (ja) | デジタル情報処理装置 | |
| GB1481849A (en) | Digital code transmission systems | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| GB1489177A (en) | Digital data signalling systems and apparatus therefor | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| US4759040A (en) | Digital synchronizing circuit | |
| US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
| JPS596098B2 (ja) | Ｐｃｍ信号の多重化方式 | |
| US5014270A (en) | Device for synchronizing a pseudo-binary signal with a regenerated clock signal having phase jumps | |
| US4088831A (en) | Synchronization for PCM transmission systems | |
| US5222102A (en) | Digital phased locked loop apparatus for bipolar transmission systems | |
| JPS6222293B2 (ja) | ||
| GB1470547A (en) | System for transition-coding binary information | |
| JPH01157142A (ja) | Ｃｍｉ符号伝送装置におけるタイミング抽出装置 | |
| JPH0352699B2 (ja) | ||
| JPH0232827B2 (ja) | ||
| CA1245306A (en) | Real time network receiver system fast settling amplifier | |
| JP3270572B2 (ja) | フレーム信号伝送システム | |
| KR890000590B1 (ko) | 디지탈 무선통신 장치에 있어서의 송신장치 |