JPS5960674A - ロ−ド・シエア型サブシステムにおけるフオ−ル・バツク運用方式 - Google Patents

ロ−ド・シエア型サブシステムにおけるフオ−ル・バツク運用方式

Info

Publication number
JPS5960674A
JPS5960674A JP57172101A JP17210182A JPS5960674A JP S5960674 A JPS5960674 A JP S5960674A JP 57172101 A JP57172101 A JP 57172101A JP 17210182 A JP17210182 A JP 17210182A JP S5960674 A JPS5960674 A JP S5960674A
Authority
JP
Japan
Prior art keywords
fall
host computer
host
subsystem
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57172101A
Other languages
English (en)
Japanese (ja)
Other versions
JPS6333186B2 (enrdf_load_stackoverflow
Inventor
Hiroo Arai
荒井 洋生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57172101A priority Critical patent/JPS5960674A/ja
Publication of JPS5960674A publication Critical patent/JPS5960674A/ja
Publication of JPS6333186B2 publication Critical patent/JPS6333186B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
JP57172101A 1982-09-30 1982-09-30 ロ−ド・シエア型サブシステムにおけるフオ−ル・バツク運用方式 Granted JPS5960674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57172101A JPS5960674A (ja) 1982-09-30 1982-09-30 ロ−ド・シエア型サブシステムにおけるフオ−ル・バツク運用方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57172101A JPS5960674A (ja) 1982-09-30 1982-09-30 ロ−ド・シエア型サブシステムにおけるフオ−ル・バツク運用方式

Publications (2)

Publication Number Publication Date
JPS5960674A true JPS5960674A (ja) 1984-04-06
JPS6333186B2 JPS6333186B2 (enrdf_load_stackoverflow) 1988-07-04

Family

ID=15935556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57172101A Granted JPS5960674A (ja) 1982-09-30 1982-09-30 ロ−ド・シエア型サブシステムにおけるフオ−ル・バツク運用方式

Country Status (1)

Country Link
JP (1) JPS5960674A (enrdf_load_stackoverflow)

Also Published As

Publication number Publication date
JPS6333186B2 (enrdf_load_stackoverflow) 1988-07-04

Similar Documents

Publication Publication Date Title
US4628508A (en) Computer of processor control systems
US6742066B2 (en) System and method for controlling remote console functionality assist logic
JPH03131939A (ja) 高信頼性コンピュータ診断システム
JP2000293497A (ja) クラスタ・ノード救援信号発生システム
JP2004185199A (ja) メモリシステム及びその制御方法
CN114442787B (zh) 服务器进入功耗封顶后实现整机功耗回调的方法、系统
CN101482829A (zh) 集群系统、处理装置及集群系统冗余方法
CN101000568A (zh) 一种避免总线故障的方法、通信设备及总线监控装置
DE3586925T2 (de) Netzsteuerungssystem fuer mehrere prozessormodule.
US6385682B1 (en) System and method for controlling remote console functionality assist logic
JPS5960674A (ja) ロ−ド・シエア型サブシステムにおけるフオ−ル・バツク運用方式
CN116204502B (zh) 一种高可用性的nas存储服务方法及系统
CN110620684A (zh) 一种存储双控防脑裂方法、系统、终端及存储介质
JP2000148525A (ja) サービスプロセッサ二重化システムの現用系負荷軽減方法
JP3363579B2 (ja) 監視装置及び監視システム
CN112486868B (zh) 基于cpld存储双控同步系统、方法、设备及存储介质
JP2003044310A (ja) クラスタリング・システムおよびクラスタリング・システムにおける障害発生時のデータ復旧方法
JP3373323B2 (ja) 通信制御装置情報の自動収集方法
JPS58137001A (ja) プロセス入出力制御方法
JPS60134352A (ja) 二重化バス制御装置
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
JPS63128839A (ja) 二重化制御方式
JPH029368B2 (enrdf_load_stackoverflow)
JPS58203561A (ja) 外部記憶制御装置
JPS6152752A (ja) 異常表示回路