CN101000568A - 一种避免总线故障的方法、通信设备及总线监控装置 - Google Patents

Abstract

本发明公开了一种避免总线故障的方法，该方法为：对PCI总线进行监控，当所述PCI总线上发生重试操作时，对所述重试操作的次数进行计数；所述重试操作次数的计数值超过重试次数门限值时，向CPU发送中断信号；所述CPU接收到所述中断信号后，对所述重试操作进行故障处理。利用本发明，能够及时发现总线上是否正在进行过度的总线重试操作，并针对所述过度重试操作进行故障处理，避免了目标设备故障引起主导设备不断进行重试操作而导致的系统总线挂死的现象，另外，本发明的实施例还可定位出故障设备并使之恢复正常，避免了故障在系统中扩散，提高了系统的可靠性。

Description

一种避免总线故障的方法、通信设备及总线监控装置

技术领域

本发明涉及数据传输技术领域，具体地说涉及一种避免总线故障的方法、通信设备及总线监控装置。

背景技术

随着PCI(Peripheral Component Interconnect，外部设备互连)总线在个人计算机领域的推广，它逐渐被应用到其他领域，例如服务器、笔记本电脑、嵌入式系统等，1994年PICMG(PCI Industrial Computer Manufacturers Group，PCI工业计算机制造商协会)发布了Compact PCI(Compact Peripheral ComponentInterconnect，紧凑的外部设备互连)规范，将PCI总线扩展至对可靠性要求很高的电信、工业控制等领域。目前大量的芯片都支持PCI总线规范，PCI总线上连接的设备称为PCI设备，PCI总线上进行一次事务处理时，发起操作请求的PCI设备为主导设备，被访问的PCI设备为目标设备，主导设备控制事务处理过程，目标设备回应主导设备的请求。

如图1所示是一种典心的8槽位Compact PCI系统，Compact PCI系统为前后插板结构，前插板用于提供通用的处理能力，后插板通常用于提供对外接口，前插板分为系统板和接口板两种，系统板主要完成系统管理和控制功能，接口板主要完成业务处理功能。Compact PCI系统为总线型拓扑结构，系统板与接口板之间、接口板与接口板之间、系统板与系统板内的其它PCI设备之间都可以利用总线进行相互访问，但是当某块目标设备发生故障时，该发生故障的目标设备会使得对其进行访问的主导设备不断地进行重试操作，这样，由于主导设备的不断重试操作，故障很容易扩散到其他设备上，造成整个系统的故障以及总线的挂死现象。

以同一条Compact PCI总线连接的两块单板之间相互通信的过程为例，如图2所示，为单板1对单板2发起访问的过程示意图，单板1的CPU向单板2的共享内存发起访问，所述访问的访问信息通过单板1内的PCI总线由单板1的主桥芯片传输到单板1的P2P(PCI to PCI bridge，PCI-PCI桥接芯片)桥，再由该P2P桥传输到Compact PCI总线上，所述访问信息再经由Compact PCI总线传递至单板2的P2P桥，单板2的P2P桥响应所述访问，并将所述访问信息通过本板内的PCI总线传输至单板2的主桥芯片。图3为单板2对单板1发生响应的过程示意图，单板2的主桥芯片作为目标设备响应所述访问，将所述访问信息的数据接收下来进行写操作保存在内存中或者从内存中进行读操作读取数据传输给单板2的P2P桥，单板2的P2P桥再将响应信息传输到Compact PCI总线上，所述响应信息经由Compact PCI总线传递回单板1。但是，如果单板2发生了故障，例如主桥芯片工作异常，则无法正常响应P2P桥发起的访问，此时，单板2的P2P桥将对单板1的P2P桥产生重试响应，而单板1的P2P桥又会对单板1的主桥芯片产生重试响应。对于某些主桥芯片来说，如果它发起的某次访问得到的是重试响应，那么它将一直尝试访问上次没有成功的目标设备，直到成功为止。

另外，当系统板对其内部连接的其它PCI设备进行访问时，如果该PCI设备发生故障，目标设备也会产生重试响应，从而在系统板内形成不断的重试操作。

在目标设备的故障不能被及时排出的情况下，当其它主导设备也对该目标设备发生访问时，该主导设备也会得到重试响应，那么该发起访问的其它主导设备也会开始进行不断的重试操作，从而，该发生故障的目标设备的故障将扩散到其它需要与其发生访问操作的主导设备，这样将导致其它需要主导设备的主桥芯片完成的功能例如板间通信将无法实现，另外，单板的这种非正常运行可能导致单板不能发出清零信号给看门狗电路，造成单板的异常复位；如果单板上没有看门狗复位电路恢复系统的正常运行，那么单板将一直挂死。

发明内容

本发明的主要目的在于解决Compact PCI系统中目标设备故障引起主导设备不断进行重试操作的问题，提供一种避免总线故障的方法、系统及总线监控装置。

为了实现上述目的，本发明的实施例提供如下的技术方案：

一种避免总线故障的方法，所述方法包括：

对PCI总线进行监控，当所述PCI总线上发生重试操作时，对所述重试操作的次数进行计数；所述重试操作次数的计数值超过重试次数门限值时，向CPU发送中断信号；所述CPU接收到所述中断信号后，对所述重试操作进行故障处理。

一种避免总线故障的通信设备，所述通信设备包括单板，所述单板上设置有：

CPU、总线监控装置，与PCI总线；

所述总线监控装置用于监控所述PCI总线，当监控到所述PCI总线上有重试操作发生且所述重试操作的次数超过重试次数门限值时，向所述CPU发送中断信号；

所述CPU用于在接收到所述中断信号后，对所述目标设备进行故障处理。

一种避免总线故障的总线监控装置，所述装置包括：总线监控模块与中断产生模块；

所述总线监控模块用于监控PCI总线，当监控到所述PCI总线上有重试操作发生时，对所述重试操作的次数进行计数，当所述重试操作的次数超过重试次数门限值时，触发中断产生模块；

所述中断产生模块用于在被触发后，产生中断信号并向CPU发送所述中断信号。

由于采用了上述方案，本发明的实施例的有益效果如下：

1、本发明的实施例能够及时发现总线监控装置所在的单板的主导设备是否正在进行过度的总线重试操作，并针对所述过度重试操作发送中断信号，主导设备即自动中止总线重试操作，避免了目标设备故障引起主导设备不断进行重试操作而导致的系统总线挂死现象。

2、本发明的实施例还存储所述重试操作的目标设备的地址信息，在故障处理中还根据所存储的目标设备的地址信息定位出发生故障的目标设备，并对之进行必要的维护操作，因此，本发明的实施例还可避免故障继续扩散至其它与它发生信息交互的设备，避免了故障在系统中扩散，提高了系统的可靠性。

附图说明

图1为现有的8槽位Compact PCI系统结构示意图；

图2为接口板1对接口板2发起访问的过程示意图；

图3为接口板2对接口板1发出响应的过程示意图；

图4为本发明实施例提供的避免总线故障的系统实施例的组成示意图；

图5为图4中总线监控模块具体实施例的组成示意图；

图6为本发明实施例对PCI总线进行监控的方法的实施例的流程示意图；

图7为本发明实施例对Compact PCI总线进行监控的方法的实施例的流程示意图。

具体实施方式

当某次PCI操作进行时，主导设备与目标设备之间的访问信息需要通过PCI总线进行传递，此时在系统板内的PCI总线与板间的Compact PCI总线上传输的信息包含了目标设备发生故障时对主导设备产生的重试响应信息以及主导设备根据重试响应产生的重试操作信息，另外根据PCI规范定义，主导设备进行访问时需要同时发送目标设备的地址信息，因此，利用PCI总线上包含的信息特点，为了实现本发明解决目标设备故障引起的单板挂死问题的发明目的，本发明的实施例采用的技术方案是：在PCI系统中增加功能模块，所述功能模块实现PCI总线上的信息进行实时监控，当监控到总线上的总线重试操作时，记录重试操作的目标设备的地址信息，同时记录该地址对应的设备的重试次数，当所述重试计数次数超过预先设定的门限值时，所述功能模块向CPU上报该故障，以便上层软件对故障设备进行维护操作以解决故障。

下面参照附图对本发明的实施例进行详细的说明。

参见图4，为实现本发明避免总线故障的通信设备的具体实施例的组成示意图，本通信设备实施例为典型的Compact PCI前后插板结构，图4中仅示出了通信设备的前插板。如图4所示，该通信设备实施例的前插板包括系统板1与多块接口板，系统板1与接口板3、...n之间，任意两块接口板之间均通过Compact PCI总线2保持通讯。系统板1上设置有CPU11、主桥芯片12、P2P桥14，主桥芯片12与P2P桥14之间设置有PCI总线13，P2P桥14与Compact PCI总线2保持连接，系统板1将待执行的各种指令信息经由PCI总线13传输至P2P桥14，P2P桥14再将所述指令信息通过Compact PCI总线2传输至所述指令信息所指向的目标单板，或者，所述的指令信息经由PCI总线13直接传输至所述指令信息所指向的本板内其它PCI设备(图4中未示出)。与系统板相同，各接口板上同样设置有CPU、主桥芯片、P2P桥(图4中未示出)，主桥芯片与P2P桥之间同样通过设置于本板内的PCI总线来通讯，而本接口板与其它单板之间的信息交互指令同样经由Compact PCI总线2来传输。

为了实现本发明的实施例避免总线故障的目的，系统板1上还设置有总线监控模块15、中断产生模块16与总线开关模块17，总线监控模块15与PCI总线13、Compact PCI总线2均保持通讯，所述总线监控模块15负责监控系统的本板的PCI总线13与Compact PCI总线2上的总线操作，当监控到上述总线上有重试操作发生时，存储总线上传输的信息中包含的所述重试操作所指向的目标设备的地址信息，并对所述重试操作的次数进行计数，当所述重试操作的次数超过预设的重试次数门限值时，触发所述中断产生模块16，和/或向所述总线开关模块17发送断开指令，当当前的重试操作结束后，再向所述总线开关模块17发送开通指令，同时将所述目标设备对应的重试操作次数的计数值清零。

中断产生模块16连接于总线监控模块15，同时通过主桥芯片12与CPU11保持通讯，所述中断产生模块16负责在接收到所述总线监控模块15发送的触发信号时，产生中断信号并通过主桥芯片12向CPU11发送所述中断信号；所述CPU11接收到所述中断信号后，停止执行正在进行的操作，转而执行中断信号请求的中断操作，所述中断操作可以为：向所述总线监控模块15获取当前重试操作的目标设备的地址，根据所述目标设备的地址对目标设备进行故障处理，所述故障处理可以为：通知上层软件对故障进行后续的维护操作来解决故障，还可对外产生包含故障设备(即所述目标设备)地址信息的告警信号，通知外部维护人员进行设备的维修或更换，当上层软件或外部维护解决了目标设备的故障时，目标设备恢复正常。

总线开关模块17与总线监控模块15相连接，同时，其一端连接于主桥芯片12，另一端连接于PCI总线13，所述总线开关模块17负责在接收到所述总线监控模块15发送的断开指令时，断开主桥芯片12与PCI总线13之间的连接，在接收到所述总线监控模块15发送的开通指令时，开通主桥芯片12与PCL总线13之间的连接；根据PCI规范定义，如果主导设备在预定义的时间内采样到DEVSEL#信号和stop#信号同时无效，即会执行主导设备失败交易(MasterAbort)而结束当前指令执行，转而执行下一条指令，因此，当总线开关模块17断开主桥芯片12与PCL总线13之间的通讯时，即产生主导设备交易失败信号，主桥芯片芯片将自动放弃总线重试操作，转而执行后续的其它指令，这样，也解决了主导设备不断重试操作引起的总线挂死问题。

本实施例采用总线开关模块断开主桥芯片与PCI总线之间的连接来实现主导设备采样到DEVSEL#信号和stop#信号的同时无效，可以理解的是，本领域技术人员也可采用其它等同方式来实现。

需要说明的是，上述系统实施例中，总线监控模块15、中断产生模块16与总线开关模块17为设置于系统板上的三个子模块，在实际运用中，也可将上述三个子模块集成在一个模块中，同时也可将各子模块或集成模块设置在CompactPCI系统中的其它单板上，同样可实现本发明的目的。

下面对总线监控模块15进行详细的介绍，参见图5，为总线监控模块15具体实施例的组成示意图，图5中所述的总线监控模块15的实施例包括：PCI监控单元151、Compact PCI监控单元152、PCI地址存储单元153、Compact PCI地址存储单元154、PCI重试计数单元155与Compact PCI重试计数单元156。

所述PCI监控单元151监控PCI总线13上的重试操作，当监控到PCI重试操作时，将总线上传输的信息中包含的所述重试操作的目标设备的地址信息存储到PCI地址存储单元153中，同时在PCI重试计数单元155中对重试操作的次数进行计数，并判断所述PCI重试计数单元155的计数值是否超过预设的重试次数门限值，对于超过所述重试次数门限值的PCI重试操作，向总线开关模块17发送断开指令，同时触发中断产生模块16；所述PCI地址存储单元153负责获取所述PCI总线上传输的重试操作的信息，并存储所述信息中包含的重试操作所指向的目标设备的地址；所述PCI重试计数单元155为多个，每个所述PCI重试计数单元对应于系统中的每一块单板和系统板1上的每一块PCI设备，负责对其相应的单板和PCI设备作为目标设备被访问时由于自身故障引起的PCI重试操作的次数进行计数，当所述PCI监控单元151监控到PCI总线13上有重试操作发生时，所述PCI重试操作目标设备对应的PCI重试计数单元即进行自增值，每次增加一个计数单位。

所述Compact PCI监控单元152监控Compact PCI总线2上的重试操作，当监控到Compact PCI重试操作时，将总线上传输的信息中包含的所述重试操作的目标设备的地址信息存储到Compact PCI地址存储单元154中，同时在CompactPCI重试计数单元156中对重试操作的次数进行计数，并判断所述Compact PCI重试计数单元156的计数值是否超过预设的重试次数门限值，对于超过所述重试次数门限值的Compact PCI重试操作，触发中断产生模块16；所述Compact PCI地址存储单元154负责获取所述CompactPCI总线上传输的重试操作的信息，并存储所述信息中包含的重试操作所指向的目标设备的地址；所述Compact PCI重试计数单元156为多个，每个所述Compact PCI重试计数单元对应于系统中的每一块单板，负责对其相应的单板作为目标设备被访问时由于自身故障引起的Compact PCI重试操作的次数进行计数，当所述Compact PCI监控单元152监控到Compact PCI总线2上有重试操作发生时，所述Compact PCI重试操作目标设备对应的Compact PCI重试计数单元即进行自增值，每次增加一个计数单位。

下面对本发明提供的避免系统总线故障的方法具体实施例进行详细的介绍，本发明的方法为：监控PCI总线上是否有重试操作；当监控到总线重试操作时，记录总线重试操作的目标设备的地址，并对重试次数进行计数；判断重试次数的计数次数是否超过重试门限值；当重试次数的计数次数超过重试门限值时，向CPU发送中断信号，CPU根据中断信号进行故障处理。

参见图6，为利用上述本发明提供的系统实施例对PCI总线进行监控的方法的具体实施例的流程图，本方法实施例具体包括以下步骤：

步骤S61：监控PCI总线上是否发生PCI重试操作；

步骤S62：当所述PCI重试操作发生时，存储所述PCI重试操作的目标设备的地址；

步骤S63：对所述PCI重试操作进行计数，每发生一次所述PCI重试操作，所述PCI重试操作次数计数值增加一个计数单位；

步骤S64：判断PCI重试操作次数的计数值是否超过预设的重试次数门限值；

步骤S65：当所述PCI重试操作次数的计数值超过预设的重试次数门限值时，断开主桥芯片与PCI总线之间的连接，使得主设备执行主设备失败交易(MasterAbort)而结束当前指令执行，转而执行下一条指令；

步骤S66：通过主桥芯片向CPU发送中断信号，通知CPU进行故障处理；

步骤S67：开通主桥芯片与PCI总线之间的连接；

步骤S68：当CPU接收到中断信号后，上层软件将启动中断程序，中止对故障设备的重试操作，对故障进行后续的维护操作来解决故障，或者对外产生包含故障设备(即所述目标设备)地址信息的告警信号，通知外部维护人员进行设备的维修或更换；

步骤S69：当故障处理完毕后，将所述PCI重试操作次数的计数值进行清零。

参见图7，为利用上述本发明提供的系统实施例对Compact PCI总线进行监控的方法的具体实施例的流程图，本方法实施例具体包括以下步骤：

步骤S71：监控Compact PCI总线上是否发生Compact PCI重试操作；

步骤S72：当所述Compact PCI重试操作发生时，存储所述Compact PCI重试操作的目标设备的地址；

步骤S73：对所述Compact PCI重试操作进行计数，每发生一次所述CompactPCI重试操作，所述Compact PCI重试操作次数计数值增加一个计数单位；

步骤S74：判断Compact PCI重试操作次数的计数值是否超过预设的重试次数门限值；

步骤S75：当所述Compact PCI重试操作次数的计数值超过预设的重试次数门限值时，通过主桥芯片向CPU发送中断信号，通知CPU进行故障处理；

步骤S76：当CPU接收到中断信号后，上层软件将启动中断程序，中止对故障设备的重试操作，对故障进行后续的维护操作来解决故障，或者对外产生包含故障设备(即所述目标设备)地址信息的告警信号，通知外部维护人员进行设备的维修或更换；

步骤S77：当故障处理完毕后，将所述Compact PCI重试操作次数的计数值进行清零。

本发明的实施例针对系统中的PCI总线进行监控并对所述重试操作次数进行计数，能够及时发现与被监控的PCI总线相连接的主导设备是否正在进行过度的总线重试操作，并针对所述过度重试操作向CPU发出中断信号，启动中断程序，主导设备即自动中止总线重试操作，避免了目标设备故障引起主导设备不断进行重试操作而导致的系统总线挂死现象，同时，本发明的实施例采用增加的功能模块来对重试操作进行监控，该功能模块对于PCI系统具有通用性。

另外，本发明的实施例在监控PCI总线的同时还增设对Compact PCI总线的监控，不仅可解决Compact PCI系统中与被监控的PCI总线相连接的主导设备不断进行重试操作所引起的系统总线故障的问题，还可解决系统中其它未被监控的单板上的主导设备在Compact PCI总线上不断的重试操作所引起的系统总线故障的问题，可以保障整个系统不被挂死。

最后，本发明的实施例在监控PCI总线与Compact PCI发生重试操作的同时还存储所述重试操作的目标设备的地址信息，CPU接收到中断信号后将所存储的目标设备的地址信息上报给系统上层管理软件，上层管理软件根据所述地址信息寻址到发生故障的目标设备进行必要的维护操作以使之恢复正常，因此，本发明的实施例还可避免故障继续扩散至其它与它发生信息交互的设备，避免了故障在系统中扩散，从而大大提高了整个系统的可靠性。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (15)

1、一种避免总线故障的方法，其特征在于，所述方法包括：

对PCI总线进行监控，当所述PCI总线上发生重试操作时，对所述重试操作的次数进行计数；当所述重试操作次数的计数值超过重试次数门限值时，向CPU发送中断信号；所述CPU接收到所述中断信号后，对所述重试操作进行故障处理。

2、根据权利要求1所述的方法，其特征在于，所述重试操作的次数的计数值超过重试次数门限值时，还断开所述PCI总线与主桥芯片之间的连接，所述断开PCI总线与主桥芯片之间的连接之后，进一步开通所述PCI总线与主桥芯片之间的连接。

3、根据权利要求1所述的方法，其特征在于，对所述PCI总线进行监控时，还对Compact PCI总线进行监控，当所述Compact PCI总线上发生重试操作时，对所述重试操作的次数进行计数；当所述重试操作次数的计数值超过重试次数门限值时，向CPU发送中断信号；所述CPU接收到所述中断信号后，对所述重试操作进行故障处理。

4、根据权利要求3所述的方法，其特征在于，当所述PCI总线与Compact PCI总线任意一者上发生重试操作时，还获取所述PCI总线或Compact PCI总线上传输的所述重试操作的信息，并存储所述信息中包含的所述重试操作所指向的目标设备的地址。

5、根据权利要求4所述的方法，其特征在于，所述CPU对所述重试操作进行故障处理具体为：

所述CPU获取所述重试操作所指向的目标设备的地址，根据所述目标设备的地址寻址到所述目标设备，对所述目标设备进行故障处理。

6、根据权利要求1或5所述的方法，其特征在于，所述CPU对所述重试操作进行故障处理完毕后，还将所述重试操作的次数的计数值清零。

7、一种避免总线故障的通信设备，其特征在于，所述通信设备包括至少两块单板，所述至少两块单板通过Compact PCI总线通讯，所述至少两块单板中的至少一块单板上设置有：

CPU、总线监控装置与PCI总线；

所述总线监控装置用于监控所述PCI总线，当监控到所述PCI总线上有重试操作发生且所述重试操作的次数超过重试次数门限值时，向所述CPU发送中断信号；

所述CPU用于在接收到所述中断信号后，对所述重试操作进行故障处理。

8、根据权利要求7所述的通信设备，其特征在于，所述总线监控装置还用于监控Compact PCI总线，当监控到所述Compact PCI总线上有重试操作发生且所述重试操作的次数超过重试次数门限值时，向所述CPU发送中断信号。

9、根据权利要求8所述的通信设备，其特征在于，所述总线监控装置包括：总线监控模块与中断产生模块；

所述总线监控模块用于监控所述PCI总线或所述Compact PCI总线，当监控到所述PCI总线与Compact PCI总线任意一者上有重试操作发生时，对所述重试操作的次数进行计数，当所述重试操作的次数超过重试次数门限值时，触发中断产生模块；

所述中断产生模块用于在被触发后，产生中断信号并向所述CPU发送所述中断信号。

10、根据权利要求9所述的通信设备，其特征在于，所述单板进一步包括主桥芯片，相应的，

所述总线监控装置进一步包括：总线开关模块，所述总线开关模块与所述总线监控模块保持通讯，并一端连接于所述主桥芯片，另一端连接于所述PCI总线，用于接收所述总线监控模块在监控到所述PCI总线上有超过重试次数门限值的PCI重试操作时发送的断开或开通信号，断开或开通所述主桥芯片与所述PCI总线之间的连接。

11、根据权利要求10所述的通信设备，其特征在于，所述总线监控模块包括：PCI监控单元、PCI重试计数单元与Compact PCI监控单元、Compact PCI重试计数单元；

所述PCI监控单元用于监控所述PCI总线上是否发生重试操作，判断所述重试操作的次数是否超过重试次数门限值，当所述PCI重试操作超过重试次数门限值时，向所述总线开关模块发送断开信号，同时向所述CPU发送中断信号；

所述PCI重试计数单元用于在所述PCI监控单元监控到重试操作时，对所述重试操作的次数进行计数；

所述Compact PCI监控单元用于监控所述Compact PCI总线上是否发生重试操作，判断所述重试操作的次数是否超过重试次数门限值，当所述重试操作超过重试次数门限值时，向所述CPU发送中断信号。

所述Compact PCI重试计数单元用于在所述Compact PCI监控单元监控到重试操作时，对所述重试操作的次数进行计数。

12、根据权利要求11所述的通信设备，其特征在于，所述总线监控模块进一步包括：PCI地址存储单元与Compact PCI地址存储单元；

所述PCI地址存储单元用于在所述PCI监控单元监控到重试操作时，获取所述PCI总线上传输的所述重试操作的信息，并存储所述信息中包含的所述重试操作所指向的目标设备的地址；

所述Compact PCI地址存储单元用于在所述Compact PCI监控单元监控到重试操作时，获取所述Compact PCI总线上传输的所述重试操作的信息，并存储所述信息中包含的所述重试操作所指向的目标设备的地址。

13、一种避免总线故障的总线监控装置，其特征在于，所述装置包括：总线监控模块与中断产生模块；

所述总线监控模块用于监控PCI总线，当监控到所述PCI总线上有重试操作发生时，对所述重试操作的次数进行计数，当所述重试操作的次数超过重试次数门限值时，触发中断产生模块；

所述中断产生模块用于在被触发后，产生中断信号并向CPU发送所述中断信号。

14、根据权利要求13所述的总线监控装置，其特征在于，所述装置进一步包括：总线开关模块；

所述总线开关模块与所述总线监控模块保持通讯，并一端连接于主桥芯片，另一端连接于所述PCI总线，用于接收所述总线监控模块在监控到所述PCI总线上有超过重试次数门限值的PCI重试操作时发送的断开或开通信号，断开或开通所述主桥芯片与所述PCI总线之间的连接。

15、根据权利要求13或14所述的总线监控装置，其特征在于，所述装置还用于监控Compact PCI总线，当监控到所述Compact PCI总线上有重试操作发生且所述重试操作的次数超过重试次数门限值时，向所述CPU发送中断信号。

Images