JPS5960633A - 回線装置の診断方式 - Google Patents
回線装置の診断方式Info
- Publication number
- JPS5960633A JPS5960633A JP57172121A JP17212182A JPS5960633A JP S5960633 A JPS5960633 A JP S5960633A JP 57172121 A JP57172121 A JP 57172121A JP 17212182 A JP17212182 A JP 17212182A JP S5960633 A JPS5960633 A JP S5960633A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- interrupt
- diagnostic
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、回線装置を診断するための診断プログラムと
通常プログラム（本来の業務に使用するプログラム）と
含金（独立に作成できるようにするため、診断プログラ
ムを実行している間は回線装置が演算装置に対し°ζ割
込要求を上げないように構成した回線装置の診断方式に
関するものである。
通常プログラム（本来の業務に使用するプログラム）と
含金（独立に作成できるようにするため、診断プログラ
ムを実行している間は回線装置が演算装置に対し°ζ割
込要求を上げないように構成した回線装置の診断方式に
関するものである。
第１図ないし第３図は従来技術を説明するものであって
、第１図は回線装置と演算装置とメモリとより成る処理
システムを示す図、第２図はラインセントの構成を示す
図、第３図は従来の通常プログラムの構成を示す図であ
る。
、第１図は回線装置と演算装置とメモリとより成る処理
システムを示す図、第２図はラインセントの構成を示す
図、第３図は従来の通常プログラムの構成を示す図であ
る。
第１図において、１は回線装置、２は演算装置、３はメ
モリ、４−１ないし４− ｎはラインセット、５はライ
ンセット制御回路（以下、ＬＳ制御回路という）、６は
送受信回路、７は診断回路、８は状態保持回路、９は通
知回路、１０は割込要求回路、１１は命令制御回路、１
２は割込レベル制御回路をそれぞれ示している。
モリ、４−１ないし４− ｎはラインセット、５はライ
ンセット制御回路（以下、ＬＳ制御回路という）、６は
送受信回路、７は診断回路、８は状態保持回路、９は通
知回路、１０は割込要求回路、１１は命令制御回路、１
２は割込レベル制御回路をそれぞれ示している。
回線装置１は、ラインセット４−１ないし４−ル及びＬ
Ｓ制御回路５を有している。各ラインセノ） ４−１な
いし４−ルは、送受信回路６及び診断回路７を有してい
る。送受信回路６は回線に接続され、文字の送受信金行
うものであり、診断回路７は回線折返しを行うものであ
る。Ｌ Ｓ制御回路５は、状態保持回路８、通知回路９
及び割込要求回路１０を有している。状態保持回路８は
、送信文字や受信文字、状態情報などを保持するもので
ある。通知回路９は、状態保持回路８と演算装置２との
間の通信を行うと共に、制御情報をラインセット４−１
ないし４−ｎへ通知するための処理を行う。割込要求回
路１０ｉｄ、状態保持回路８の中の状態情報全参照し、
割込要因が発生した場合には割込要求を演算装置２へ送
る。演算装置２は、命令制御回路１１および割込レベル
制御回路１２を有している。演算装置２は、一般に通信
制御処理装置ＣＣＰとよばれているものである。命令制
御回路１１は、命令の解読や実行などを行うものである
。割込レベル制御回路１２は、割込要求のレベルに従っ
て割込要求の選択や割込要求の受付けなどを行うもので
ある。メモリ３には、通常プログラムと診断プログラム
とが格納されている。通常プログラムは本来の業務を実
行するためのものであり、診断プログラムは回線装置１
の診断を行うためのものである。
Ｓ制御回路５を有している。各ラインセノ） ４−１な
いし４−ルは、送受信回路６及び診断回路７を有してい
る。送受信回路６は回線に接続され、文字の送受信金行
うものであり、診断回路７は回線折返しを行うものであ
る。Ｌ Ｓ制御回路５は、状態保持回路８、通知回路９
及び割込要求回路１０を有している。状態保持回路８は
、送信文字や受信文字、状態情報などを保持するもので
ある。通知回路９は、状態保持回路８と演算装置２との
間の通信を行うと共に、制御情報をラインセット４−１
ないし４−ｎへ通知するための処理を行う。割込要求回
路１０ｉｄ、状態保持回路８の中の状態情報全参照し、
割込要因が発生した場合には割込要求を演算装置２へ送
る。演算装置２は、命令制御回路１１および割込レベル
制御回路１２を有している。演算装置２は、一般に通信
制御処理装置ＣＣＰとよばれているものである。命令制
御回路１１は、命令の解読や実行などを行うものである
。割込レベル制御回路１２は、割込要求のレベルに従っ
て割込要求の選択や割込要求の受付けなどを行うもので
ある。メモリ３には、通常プログラムと診断プログラム
とが格納されている。通常プログラムは本来の業務を実
行するためのものであり、診断プログラムは回線装置１
の診断を行うためのものである。
第２図はラインセントの構成、特に送受信回路６および
診断回路７の部分の構成盆示す図である。
診断回路７の部分の構成盆示す図である。
第２図において、１３けドライバ、１４はレシーバ、１
５ないし１８はフリソゲ・７０ツブ、１９ないし２２は
ＡＮＤ回路、２３はＮＯＴ回路をそれぞれ示している。
５ないし１８はフリソゲ・７０ツブ、１９ないし２２は
ＡＮＤ回路、２３はＮＯＴ回路をそれぞれ示している。
フリップ・フロップ１５には送信データがセットされ、
スリップ・フロップ１７には受信データがセットされる
。フリップ・フロップ１６がリセットされ且つフリップ
・フロップ１８がリセットされている場合には通常の通
信が行われる。フリップ・７０ツブ１６がセットされ且
つフリップ・フロップ１８がセントされている場合には
、回線折返しが行われる。Ｓｅｔ送信ＤＩＡＧは送信診
断用フリップ・フロップをセントするための信号であり
、Ｒｅ５ｅｔ送信ＤＩＡＧは送信診断用フリップ・フロ
ップをリセットするための信号である。また、３ｅｔ受
信ＤＩＡＧは受信診断用フリップ・フロップをセットす
るための信号でろり、Ｒｅ５ｅｔ受信ＤＩＡＧは受信診
断用フリップ・フロップ全リセットするための信号でお
る。
スリップ・フロップ１７には受信データがセットされる
。フリップ・フロップ１６がリセットされ且つフリップ
・フロップ１８がリセットされている場合には通常の通
信が行われる。フリップ・７０ツブ１６がセットされ且
つフリップ・フロップ１８がセントされている場合には
、回線折返しが行われる。Ｓｅｔ送信ＤＩＡＧは送信診
断用フリップ・フロップをセントするための信号であり
、Ｒｅ５ｅｔ送信ＤＩＡＧは送信診断用フリップ・フロ
ップをリセットするための信号である。また、３ｅｔ受
信ＤＩＡＧは受信診断用フリップ・フロップをセットす
るための信号でろり、Ｒｅ５ｅｔ受信ＤＩＡＧは受信診
断用フリップ・フロップ全リセットするための信号でお
る。
菓３図は従来の通常プログラムの概要を示す図である。
例えば、状態保持回路８の中に１文字分の受信データが
組立てられると、割込要求が演算装置２に送られろ。割
込要求が送られて来ると、割込処理プログラムは該当回
線のチーグルを検紫し、該当回線が診断回路であるか否
かを調べる。
組立てられると、割込要求が演算装置２に送られろ。割
込要求が送られて来ると、割込処理プログラムは該当回
線のチーグルを検紫し、該当回線が診断回路であるか否
かを調べる。
ＹｅＳの場合には診断プログラムを実行し、 Ｎｏの場
合には送受信処理を行う。
合には送受信処理を行う。
従来技術においては、第３図に示すように通常プログラ
ムと診断プログラムとが相互に関連しており、診断プロ
グラムの作成が通常プログラムの処理に影響全与えると
いう欠点かめる。また、通常プログラムの中に診断プロ
グラムにジャンプすべきか否かを調べるための判足論理
を組込む必要があり、この分だけ処理能力が低下すると
いう欠点がある。更に、従来技術においては、通常プロ
グラムと診断プログラムとが相互に関連しているため、
診断プログラムのデバッグが′＄を雑であること及び診
断プログラムの開発工数が増加すること等の欠点があっ
た。
ムと診断プログラムとが相互に関連しており、診断プロ
グラムの作成が通常プログラムの処理に影響全与えると
いう欠点かめる。また、通常プログラムの中に診断プロ
グラムにジャンプすべきか否かを調べるための判足論理
を組込む必要があり、この分だけ処理能力が低下すると
いう欠点がある。更に、従来技術においては、通常プロ
グラムと診断プログラムとが相互に関連しているため、
診断プログラムのデバッグが′＄を雑であること及び診
断プログラムの開発工数が増加すること等の欠点があっ
た。
本発明は、上記の欠点全除去するものであって、通常プ
ログラムと診断プログラムとを独立して作成できるよう
になった回線装置の診断方式全提供することを目的とし
ている。
ログラムと診断プログラムとを独立して作成できるよう
になった回線装置の診断方式全提供することを目的とし
ている。
そしてそのため、本発明の回線装置の診断方式は、非ア
イドル状態に走行する通常プログラムとアイドル状態に
走行する診断プログラムとを格納するメモリ、命令制御
回路と割込レベル制御回路とを有しアイドル状態のとき
には上記診断プログラムを実行する演算装置、並びにデ
ータの送信や受信を行う送受信回路と上記診断プログラ
ムの指示により回線折返しを行う診断回路とを有する複
紗個のラインセット及びラインセント制御回路を有する
回線装Ｌ７ ｋ其備し、上記命令制御回路は、命令の解
読および実行全制御するように構成され、上記割込レベ
ル制御回路は、上記回線装置からの割込要求を制御し且
つアイドル状態を監視制御するように構成され、上記ラ
インセント制御回路は、上記ラインセントと上記演算装
置ｄとの間のデータの受渡し、回線対応の状態情報の記
憶、ラインセントの制御などを行う手段、割込要因が発
生したとき割込要求を上記割込レベル制御回路へ送る割
込要求回路および回線折返し中は上記割込要求回路から
上記割込レベル制御回路への割込要求の送出を抑止する
抑止回路を有すること全特徴とするものである。
イドル状態に走行する通常プログラムとアイドル状態に
走行する診断プログラムとを格納するメモリ、命令制御
回路と割込レベル制御回路とを有しアイドル状態のとき
には上記診断プログラムを実行する演算装置、並びにデ
ータの送信や受信を行う送受信回路と上記診断プログラ
ムの指示により回線折返しを行う診断回路とを有する複
紗個のラインセット及びラインセント制御回路を有する
回線装Ｌ７ ｋ其備し、上記命令制御回路は、命令の解
読および実行全制御するように構成され、上記割込レベ
ル制御回路は、上記回線装置からの割込要求を制御し且
つアイドル状態を監視制御するように構成され、上記ラ
インセント制御回路は、上記ラインセントと上記演算装
置ｄとの間のデータの受渡し、回線対応の状態情報の記
憶、ラインセントの制御などを行う手段、割込要因が発
生したとき割込要求を上記割込レベル制御回路へ送る割
込要求回路および回線折返し中は上記割込要求回路から
上記割込レベル制御回路への割込要求の送出を抑止する
抑止回路を有すること全特徴とするものである。
以下、本発明を図面を参照しつつ説明する。第４図ない
し第８図は本発明を説明するものであって、第４図は本
発明の１実施例のブロック図、第５図はＬＳ制御回路の
１実施例のブロック図、第６図はインタフェース制御語
の構成を示す図、第７図は診断プログラムの１実施例を
示す図、第８図は本発明による通常プログラムと診１（
シ↑プログラムの実行状態を示す図である。
し第８図は本発明を説明するものであって、第４図は本
発明の１実施例のブロック図、第５図はＬＳ制御回路の
１実施例のブロック図、第６図はインタフェース制御語
の構成を示す図、第７図は診断プログラムの１実施例を
示す図、第８図は本発明による通常プログラムと診１（
シ↑プログラムの実行状態を示す図である。
第４図において、３１は回線装置、３２は演算装置、３
３はメモリ、３４−１ないし３４−ｎはラインセット、
３５はＬＳ制御回路、３６は送受信回路、３７は診断回
路、３８は状態保持回路、３９は通知回路、４０は割込
要求回路、４１は命令制御回路、４２は割込レベル制御
回路、４３は抑止回路をそれぞれ示している。第４図の
回線装置３１は、抑止回路４３を新たに追加した点で第
１図の回線装置１と相違している。抑止回路４３は、診
断モード中は割込要求回路４０から割込要求が送出され
ることを抑止するものである。その他の点では回線装置
３１は第１図の回線装置１と同じである。演算装ｗ３２
の割込レベル制御回路４２は、割込要求のレベルに従っ
て割込要求の選択や割込要求の受付けを行うと共に、ア
イドル状態になると診断プログラム全実行する機能を有
している。メモリ３３の中の通常プログラムと診断プロ
グラムは、それぞれ独立している。
３はメモリ、３４−１ないし３４−ｎはラインセット、
３５はＬＳ制御回路、３６は送受信回路、３７は診断回
路、３８は状態保持回路、３９は通知回路、４０は割込
要求回路、４１は命令制御回路、４２は割込レベル制御
回路、４３は抑止回路をそれぞれ示している。第４図の
回線装置３１は、抑止回路４３を新たに追加した点で第
１図の回線装置１と相違している。抑止回路４３は、診
断モード中は割込要求回路４０から割込要求が送出され
ることを抑止するものである。その他の点では回線装置
３１は第１図の回線装置１と同じである。演算装ｗ３２
の割込レベル制御回路４２は、割込要求のレベルに従っ
て割込要求の選択や割込要求の受付けを行うと共に、ア
イドル状態になると診断プログラム全実行する機能を有
している。メモリ３３の中の通常プログラムと診断プロ
グラムは、それぞれ独立している。
第５図ばＬＳ制御回路の１実施例のブロック図である。
第５図において、４４は書込制御回路、４５は書込レジ
スタ、４６はＬＳアドレス・レジスタ、４７はインタフ
ェース制御語メモリ、４８は読出レジスタ、４９はデコ
ード回路、５０はＡＮＤ回路、５１は割込要求フリップ
・フロップ、５２にＹＬＳアドレス保持レジしタ全それ
ぞれ示している。書込制御回路４４には、演翼装置３２
又はラインセノ）３４−１ないし３４−ｎからの書込要
求が入力される。書込レジスタ４５には書込データがセ
ットされる。インタフェース制御メモリ４７には、複数
のインタフェース制御語が格納される。Ｔ、 Ｓアドレ
ス・レジスタ４６は、インタフェース制御語メモリ４７
に対するアドレスを供給するものである。インタフェー
ス制御語メモリ４７から読出されたデータは読出しレジ
スタ４８にセットされる。デコード回路４９は、読出さ
れたインタフェース制御語の所定のデータ全デコードす
るものである。デコード回路４９の出力はＡＮＤ回路５
０の上側肯定入力に供給される。
スタ、４６はＬＳアドレス・レジスタ、４７はインタフ
ェース制御語メモリ、４８は読出レジスタ、４９はデコ
ード回路、５０はＡＮＤ回路、５１は割込要求フリップ
・フロップ、５２にＹＬＳアドレス保持レジしタ全それ
ぞれ示している。書込制御回路４４には、演翼装置３２
又はラインセノ）３４−１ないし３４−ｎからの書込要
求が入力される。書込レジスタ４５には書込データがセ
ットされる。インタフェース制御メモリ４７には、複数
のインタフェース制御語が格納される。Ｔ、 Ｓアドレ
ス・レジスタ４６は、インタフェース制御語メモリ４７
に対するアドレスを供給するものである。インタフェー
ス制御語メモリ４７から読出されたデータは読出しレジ
スタ４８にセットされる。デコード回路４９は、読出さ
れたインタフェース制御語の所定のデータ全デコードす
るものである。デコード回路４９の出力はＡＮＤ回路５
０の上側肯定入力に供給される。
ＡＮＤ回路５０の下側否定入力は、診断モードのとき論
理「１」となる。ＡＮＤ回路５０の出力は割込要求フリ
ップ・フロップ５１に入力され、割込要求フリップ・フ
ロップ５１の出力は演算装置３２の割込レベル制御回路
４２に送られる。なお、Ａ、 Ｌ Ｕは演算装置を示し
、ＴＲＣは割込レベル制御回路を示している。ＬＳアド
レス・レジスタ４６の内容はＬＳアドレス保持レジスタ
５２に移され、ＬＳアドレス保持レジスタ５２の内容は
演算装置３２に送られる。なお、第４図のＬＳ制御回路
３５の構成は論理的なものであって、ＬＳ制御回路３５
は例えば第５図に示すようなハードウェアで実現される
。
理「１」となる。ＡＮＤ回路５０の出力は割込要求フリ
ップ・フロップ５１に入力され、割込要求フリップ・フ
ロップ５１の出力は演算装置３２の割込レベル制御回路
４２に送られる。なお、Ａ、 Ｌ Ｕは演算装置を示し
、ＴＲＣは割込レベル制御回路を示している。ＬＳアド
レス・レジスタ４６の内容はＬＳアドレス保持レジスタ
５２に移され、ＬＳアドレス保持レジスタ５２の内容は
演算装置３２に送られる。なお、第４図のＬＳ制御回路
３５の構成は論理的なものであって、ＬＳ制御回路３５
は例えば第５図に示すようなハードウェアで実現される
。
第６図はインタフェース制御語の構成を示すものである
。インタフェース制御Ｍは、モート部やビット・カウン
ト部、送信／受信データ部を有している。モード部の値
は、例えば下記のような意味金もつ。
。インタフェース制御Ｍは、モート部やビット・カウン
ト部、送信／受信データ部を有している。モード部の値
は、例えば下記のような意味金もつ。
００００ 無通信
０００１ 送信開始（Ｒｅｑｕｅｓｔ ｔｏ ５ｅｎ
ｄオン）１００１ 回線折返しによる送信開始（Ｒｅ
ｑｕｅｓｔ ｔｏ ５ｅｎｄオン）１１０１ 回線折
返しによる受信開始送信／受信データ部には、送信すべ
き文字又は受信した文字がセットされる。送信の場合、
送信／受信データ部のデータが１ビツト送信される度に
ビット・カウント部ｉｄ＋１される。受信の場合には、
送信／受信データ部に１ピント書込まれる度にピント・
カウント部は＋１される。第５図のＡＮＤ回路５０の下
側否定入力は、モード部の最上位ビット（左端ビット）
に対応している。また、デコード回路４９は、ビット・
カウント部の値が数値Ｎ８１＋のときに論理「１」全出
力する。
ｄオン）１００１ 回線折返しによる送信開始（Ｒｅ
ｑｕｅｓｔ ｔｏ ５ｅｎｄオン）１１０１ 回線折
返しによる受信開始送信／受信データ部には、送信すべ
き文字又は受信した文字がセットされる。送信の場合、
送信／受信データ部のデータが１ビツト送信される度に
ビット・カウント部ｉｄ＋１される。受信の場合には、
送信／受信データ部に１ピント書込まれる度にピント・
カウント部は＋１される。第５図のＡＮＤ回路５０の下
側否定入力は、モード部の最上位ビット（左端ビット）
に対応している。また、デコード回路４９は、ビット・
カウント部の値が数値Ｎ８１＋のときに論理「１」全出
力する。
第７図は本発明におけろ診断プログラムの１例を示すも
のである。第７図において、■はスタート、■はエンド
を示している。第７図の診断プログラムは下記のような
処理を行う。
のである。第７図において、■はスタート、■はエンド
を示している。第７図の診断プログラムは下記のような
処理を行う。
■ 送信診断回線および受信診断回線全定め、ＤＩＡＧ
ＭＯＤＥｋ３ｅｔする。即ち、ｓｅｔ送信ＤＩＡＧお
よびＳｅｔ受信ＤＩＡＧ’にオンとする。
ＭＯＤＥｋ３ｅｔする。即ち、ｓｅｔ送信ＤＩＡＧお
よびＳｅｔ受信ＤＩＡＧ’にオンとする。
■ 送信診断回線に送信文字全セットする。
■ 送信要求又は受信要求があるが否がを調べる。
これは対応するインタフェース制御語のビット・カウン
ト部を読取ることによって行われる。
ト部を読取ることによって行われる。
■ 受信要求がある場合には、受信文字を読取り、チェ
ックを行う。
ックを行う。
■ 送信要求および受信要求ヲリセソトする。即ち、対
応するインタフェース制御語のビット・カウント部全初
期化する。
応するインタフェース制御語のビット・カウント部全初
期化する。
■ 診断終了か否かを調べる。ＹｅＳの場合には■の処
理を行い、ＮＯの場合には■の処理に戻る。
理を行い、ＮＯの場合には■の処理に戻る。
■ ＤＩＡＧ ＭＯＤＥ’ｔリセットする。即ち、Ｒｅ
５ｅｔ送信のＤＩＡＧおよびＲｅ５ｅｔ受信ＤＩＡＧｋ
オンにする。
５ｅｔ送信のＤＩＡＧおよびＲｅ５ｅｔ受信ＤＩＡＧｋ
オンにする。
第８図は本発明による通常プログラムと診断プログラム
の実行状態を示す図である。α回線からの割込みがある
と通常プログラムが実行され、通常プログラムの実行が
終了すると、アイドル状態になり１診断プログラムが実
行される。診断プログラムでは、例えばｍ回線を送信診
断回線、ル回線全受信診断回線として診断を行う。診断
プログラムの実行中に６回線からの割込みがあると、診
ｌＱｒプログラムの実行が中断され、通常プログラムが
実行される。通常プログラムの実行が終了すると、ｍ回
線全送信診断回線、ル回線を受信診断口に・、４とする
診断全再開し、しかる後にｍ ＋１回線全送信診断回綜
、ル＋１回線を受信診断回線とする診断全開始する。Ｃ
回線からの割込みがあると、診断プログラム全中断し、
通常プログラムを実行する。
の実行状態を示す図である。α回線からの割込みがある
と通常プログラムが実行され、通常プログラムの実行が
終了すると、アイドル状態になり１診断プログラムが実
行される。診断プログラムでは、例えばｍ回線を送信診
断回線、ル回線全受信診断回線として診断を行う。診断
プログラムの実行中に６回線からの割込みがあると、診
ｌＱｒプログラムの実行が中断され、通常プログラムが
実行される。通常プログラムの実行が終了すると、ｍ回
線全送信診断回線、ル回線を受信診断口に・、４とする
診断全再開し、しかる後にｍ ＋１回線全送信診断回綜
、ル＋１回線を受信診断回線とする診断全開始する。Ｃ
回線からの割込みがあると、診断プログラム全中断し、
通常プログラムを実行する。
以上の６３２明から明らかなように、本発明によれば、
（イ） 診断プログラムと通常プログラムとをそれぞれ
独立して作成できること、 （ロ） 処理能力を向上できること、 （ハ） 診断プログラムの開発工数が減少すること、に
） 診断プログラムのデバッグが容易になること、など
顕著な作用効果を奏することが出来る。
独立して作成できること、 （ロ） 処理能力を向上できること、 （ハ） 診断プログラムの開発工数が減少すること、に
） 診断プログラムのデバッグが容易になること、など
顕著な作用効果を奏することが出来る。
第１図ないし第３図は従来技術全説明するものであって
、第１図は回線装置と演算装置とメモリとより成る処理
システムを示す図、第２図はラインセットの構成を示す
図、第３図は従来の通常プログラムの構成を示す図、第
４図ないし第８図は本発明を説明するものでおって、第
４図は本発明の１実施例のブロック図、第５図はＬＳ制
御回路の１実施例のブロック図、第６図はインタフェー
ス制御語の構成を示す図、第７図は診断プログラムの１
実施例金示す図、第８図は本発明による通常プログラム
と診断プログラムの実行状態？示す図である。 １・・・回線装置、２・・・演算装置、３・・・メモリ
、４−１ないし４− ｎ・・・ラインセット、５・・・
ラインセット制ｆ１！１回路、６・・・送受信回路、７
・・・診断回路、８・・・状態保持回路、９・・・通知
回路、１０・・・割込要求回路、１】・・・命令制御回
路、１２・・・割込レベル制御回路、】３・・・ドライ
バ、１４・・・レシーバ、１５ないし１８・・・フリッ
プ・フロップ、１９ないし２２・・・ＡＮＩ）回路、２
３・・・ＮＯＴ回路、３１・・・回線装置１）、３２・
・・演算装置、３３・・・メモリ、３４−１ないし：３
４−ｎ・・・ラインセット、３５・・・Ｌ Ｓ制側］回
路、３６・・・送受信回路、３７・・・診断回路、３８
・・・状態保持回路、；う９・・・通知回路、４０・・
・割込要求回路１，１１・・・命令制嶺１回路、４２・
・・割込レベル制御回路、ｉ４３・・・抑止回路、４４
・・・占込制ｊａｉ１回路１．１１５・・・書込レジス
タ、４６・・・Ｌ Ｓアドレス・レジスタ、４７・・・
インタフェース制御語メモリ、４８・・・読出レジスタ
、４９・・・デコード回路、５ｏ・・・ＡＮＤ回路、５
１・・・割込要求フリップ・フロップ、５２・・・ＬＳ
アドレス保持レジスタ。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 １５１￥Ｕ １′０図 臂７０ ケ８（２） （通常丁ロゲラハ） （ｉｔｓア０７′
ラム）牡了イ トルーｌ丸１１ アイ
トルオ九怒、墜
、第１図は回線装置と演算装置とメモリとより成る処理
システムを示す図、第２図はラインセットの構成を示す
図、第３図は従来の通常プログラムの構成を示す図、第
４図ないし第８図は本発明を説明するものでおって、第
４図は本発明の１実施例のブロック図、第５図はＬＳ制
御回路の１実施例のブロック図、第６図はインタフェー
ス制御語の構成を示す図、第７図は診断プログラムの１
実施例金示す図、第８図は本発明による通常プログラム
と診断プログラムの実行状態？示す図である。 １・・・回線装置、２・・・演算装置、３・・・メモリ
、４−１ないし４− ｎ・・・ラインセット、５・・・
ラインセット制ｆ１！１回路、６・・・送受信回路、７
・・・診断回路、８・・・状態保持回路、９・・・通知
回路、１０・・・割込要求回路、１】・・・命令制御回
路、１２・・・割込レベル制御回路、】３・・・ドライ
バ、１４・・・レシーバ、１５ないし１８・・・フリッ
プ・フロップ、１９ないし２２・・・ＡＮＩ）回路、２
３・・・ＮＯＴ回路、３１・・・回線装置１）、３２・
・・演算装置、３３・・・メモリ、３４−１ないし：３
４−ｎ・・・ラインセット、３５・・・Ｌ Ｓ制側］回
路、３６・・・送受信回路、３７・・・診断回路、３８
・・・状態保持回路、；う９・・・通知回路、４０・・
・割込要求回路１，１１・・・命令制嶺１回路、４２・
・・割込レベル制御回路、ｉ４３・・・抑止回路、４４
・・・占込制ｊａｉ１回路１．１１５・・・書込レジス
タ、４６・・・Ｌ Ｓアドレス・レジスタ、４７・・・
インタフェース制御語メモリ、４８・・・読出レジスタ
、４９・・・デコード回路、５ｏ・・・ＡＮＤ回路、５
１・・・割込要求フリップ・フロップ、５２・・・ＬＳ
アドレス保持レジスタ。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 １５１￥Ｕ １′０図 臂７０ ケ８（２） （通常丁ロゲラハ） （ｉｔｓア０７′
ラム）牡了イ トルーｌ丸１１ アイ
トルオ九怒、墜
Claims (1)
- 非アイドル状態に走行する通常プログラムとアイドル状
態に走行する診断プログラムと全格納するメモリ、命令
制御回路と割込レベル制御回路とを有しアイドル状態の
ときには上記診断プログラムを実行する演算装置、並び
にデータの送信や受信を行う送受信回路と上記診断プロ
グラムの指示により回線折返しを行う診断回路とを有す
る複数個のラインセット及びラインセット制御回路を有
する回線装置全具備し、上記命令制御回路は、命令の解
読および実行を制御するように構成され、上記割込レベ
ル制御回路は、上記回線装置からの割込要求を制御し且
つアイドル状態を監視制御するように構成され、上記ラ
インセット制御回路は、上記ライン・セントと上記演算
装置との間のデータの受渡し、回線対応の状態情報の記
憶、ラインセントの制御などを行う手段、割込要因が発
生したとき割込要求を上記割込レベル制御回路へ送る割
込要求回路および回線折返し中は上記割込要求回路から
上記割込レベル制御回路への割込要求の送出全抑止する
抑止回路を有することを特徴とする回線装置の診断方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172121A JPS5960633A (ja) | 1982-09-30 | 1982-09-30 | 回線装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172121A JPS5960633A (ja) | 1982-09-30 | 1982-09-30 | 回線装置の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960633A true JPS5960633A (ja) | 1984-04-06 |
Family
ID=15935937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172121A Pending JPS5960633A (ja) | 1982-09-30 | 1982-09-30 | 回線装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226437A (ja) * | 1989-02-28 | 1990-09-10 | Fujitsu Ltd | 計算機の検査装置 |
-
1982
- 1982-09-30 JP JP57172121A patent/JPS5960633A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226437A (ja) * | 1989-02-28 | 1990-09-10 | Fujitsu Ltd | 計算機の検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| US5038275A (en) | Status transfer structure within a data processing system with status read indication | |
| JP3787385B2 (ja) | データ処理システムにおいて割込待ち時間を選択的に制御するための方法および装置 | |
| JPH024932B2 (ja) | ||
| US6581120B1 (en) | Interrupt controller | |
| US5664198A (en) | High speed access to PC card memory using interrupts | |
| JPH0738183B2 (ja) | 中央処理装置間通信処理方式 | |
| JPS5960633A (ja) | 回線装置の診断方式 | |
| US11704215B2 (en) | Central processing unit | |
| KR100331027B1 (ko) | 단일신호인터럽트방식의프로세서를위한인터럽트응답제어기및그제어방법 | |
| KR970002400B1 (ko) | 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester) | |
| KR100331028B1 (ko) | 단일신호인터럽트방식의프로세서를위한인터럽트요구제어기및그제어방법 | |
| JP2504754B2 (ja) | 中央処理装置 | |
| KR960015586B1 (ko) | 다중프로세서 인터럽트 요청기에서의 전송 실패 인터럽트의 구동방법 | |
| JPH0644193A (ja) | Ｉ／ｏレジスタアクセス方式 | |
| SU993237A1 (ru) | Устройство дл сопр жени оперативной пам ти с внешними устройствами | |
| JPS584365B2 (ja) | リセツト制御システム | |
| EP0363087A2 (en) | Status transfer within a data processing system | |
| JPH0981465A (ja) | 主記憶制御装置 | |
| JP2006506720A (ja) | マイクロプロセッサ監視回路と分析ツール間でのデジタルメッセージの伝送 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH02144653A (ja) | データ処理装置 | |
| JPS6245575B2 (ja) | ||
| JPS59173829A (ja) | 入出力制御方式 |