JPS596028Y2 - Vertical output circuit device - Google Patents

Vertical output circuit device

Info

Publication number
JPS596028Y2
JPS596028Y2 JP17681978U JP17681978U JPS596028Y2 JP S596028 Y2 JPS596028 Y2 JP S596028Y2 JP 17681978 U JP17681978 U JP 17681978U JP 17681978 U JP17681978 U JP 17681978U JP S596028 Y2 JPS596028 Y2 JP S596028Y2
Authority
JP
Japan
Prior art keywords
output transistor
emitter
capacitor
collector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17681978U
Other languages
Japanese (ja)
Other versions
JPS5591263U (en
Inventor
増雄 徳丸
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP17681978U priority Critical patent/JPS596028Y2/en
Publication of JPS5591263U publication Critical patent/JPS5591263U/ja
Application granted granted Critical
Publication of JPS596028Y2 publication Critical patent/JPS596028Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 本考案はシングルエンドプッシュプル回路(以下SEP
P回路と称する)で構或されたテレビジョン受像機の垂
直出力回路装置に関するもので、スイッチング動作の切
れ目に発生する信号が画面に妨害を与えるのを簡単な手
段で防止しようとするものである。
[Detailed explanation of the invention] This invention is a single-ended push-pull circuit (hereinafter referred to as SEP).
This relates to a vertical output circuit device of a television receiver constructed with a P circuit (referred to as a P circuit), and is intended to prevent the signal generated at the break of switching operation from interfering with the screen by simple means. .

第1図に従来のSEPP構戊をなす垂直出力回路を示す
FIG. 1 shows a vertical output circuit having a conventional SEPP structure.

図において1,2はおのおの出力トランジスタ、3は前
記出力トランジスタ1のエミツタと出力トランジスタ2
のコレクタとの接続点にコンデンサ4を介して接続され
た偏向コイル、5,6.7は出力トランジスタ1のバイ
アス抵抗、8,9はおのおのエミツタ抵抗、コレクタ抵
抗、10はブートストラップコンデンサ、11.12は
おのおの帰線パルス電圧をアップするためのダイオード
,コンデンサ、13.14はおのおの出力トランジスタ
2のベースバイアス抵抗,エミツタ抵抗、15.16は
出力トランジスタ2のコレクタに現われる信号を出力ト
ランジスタ1のベースに供給するためのコンデンサ,抵
抗である。
In the figure, 1 and 2 are respective output transistors, and 3 is the emitter of the output transistor 1 and the output transistor 2.
5, 6.7 are bias resistors of the output transistor 1, 8, 9 are each an emitter resistor and a collector resistor, 10 is a bootstrap capacitor, 11. 12 is a diode and a capacitor for increasing the retrace pulse voltage, 13.14 is a base bias resistor and an emitter resistor for each output transistor 2, and 15.16 is a base of output transistor 1 for transmitting the signal appearing at the collector of output transistor 2. These are capacitors and resistors for supplying

そして、上記出力トランジスタ2のベースと、エミツタ
抵抗8とコレクタ抵抗9の接続点を垂直ドライブ回路に
接続している。
The base of the output transistor 2 and the connection point between the emitter resistor 8 and the collector resistor 9 are connected to a vertical drive circuit.

上記構威において、その動作を簡単に説明すると、いよ
第1図に示す垂直ドライブ信号が出力トランジスタ2の
ベースに加えられると、ベース電流が流れ、さらにコレ
クタ電流が流れるが、この出力トランジスタ2はAB級
増幅動作を行うため、コレクタ電流は走査の後半分で大
きく増加して偏向コイル電流の半サイクル分を流す。
To briefly explain the operation of the above structure, when the vertical drive signal shown in FIG. 1 is applied to the base of the output transistor 2, a base current flows and a collector current flows. In order to perform class AB amplification operation, the collector current increases significantly in the second half of the scan to flow half a cycle of the deflection coil current.

一方、出力トランジスタ1はB級増幅動作を行い、前記
出力トランジスタ2のコレクタに現われたのこぎり波が
コンテ゛ンサ15、抵抗16を介して、そのベースに加
わり出力トランジスタ1は導通する。
On the other hand, the output transistor 1 performs a class B amplification operation, and the sawtooth wave appearing at the collector of the output transistor 2 is applied to its base via the capacitor 15 and the resistor 16, making the output transistor 1 conductive.

この結果、電源からダイオード11,出力トランジスタ
1、抵抗8、コンデンサ4を介して偏向コイル3へ電流
が流れ、偏向コイル電流の前半部となる。
As a result, current flows from the power source to the deflection coil 3 via the diode 11, output transistor 1, resistor 8, and capacitor 4, forming the first half of the deflection coil current.

この電流によりコンデンサ4が充電されるため、出力ト
ランジスタ1のエミツタ電圧が高くなり出力トランジス
タ1はカットオフとなる。
Since the capacitor 4 is charged by this current, the emitter voltage of the output transistor 1 becomes high and the output transistor 1 is cut off.

一方、出力トランジスタ1は垂直ドライブ信号のT2の
期間に導通し、コンテ゛ンサ4の充電電荷が抵抗9、出
力トランジスタ2、抵抗14、偏向コイ−ル3と流れ、
偏向コイル電流の後半部となる。
On the other hand, the output transistor 1 is conductive during the period T2 of the vertical drive signal, and the charge in the capacitor 4 flows through the resistor 9, the output transistor 2, the resistor 14, and the deflection coil 3.
This is the latter half of the deflection coil current.

しかるに、上記のような従来の構或においては、出力ト
ランジスタ1はスイッチング動作をしているためにこれ
がカットオフする瞬間に出力トランジスタ1のエミツタ
に負方向の幅の狭いしかも振幅の大きいパルスを生じる
However, in the conventional structure as described above, since the output transistor 1 performs a switching operation, at the moment it is cut off, a narrow pulse in the negative direction and a large amplitude is generated at the emitter of the output transistor 1. .

これは、スイッチング動作によるカットオフ時の過剰電
子放出のための過渡動作によって生じるものと考えられ
る。
This is considered to be caused by a transient operation due to excessive electron emission during cutoff due to switching operation.

しかるに、このパルスは出力トランジスタ2が導通して
いる垂直走査期間のほは沖央部より少し遅い時期にあら
われ、このパルスないしその高調波が回路間の相互誘導
等によって映像回路に混入するために、第3図に示すよ
うに画面に横縞Aがあらわれて映像が見苦しくなるとい
う欠点があった。
However, this pulse appears a little later than in the central part of the vertical scanning period when the output transistor 2 is conducting, and because this pulse or its harmonics mix into the video circuit due to mutual induction between circuits, etc. However, as shown in FIG. 3, horizontal stripes A appear on the screen, making the image unsightly.

本考案はこの妨害信号を除去しようとするもので、第2
図に示すように一方の出力トランジスタ1のエミツタと
アース間に妨害信号除去用のコンデンサ17を接続した
ものである。
The present invention attempts to eliminate this interference signal, and the second
As shown in the figure, a capacitor 17 for removing interference signals is connected between the emitter of one output transistor 1 and the ground.

この結果、出力トランジスタ1のカットオフ時にエミツ
タに生じるパルス性の妨害信号をこのコンデンサ17の
ハイパス作用によってアースに逃すことができ、映像回
路に妨害信号が混入することを防止することができるの
で、画面上に横縞があらわれないようにすることができ
て見やすい画面を得ることができる。
As a result, the pulse-like interference signal generated at the emitter when the output transistor 1 is cut off can be released to the ground by the high-pass action of the capacitor 17, and it is possible to prevent the interference signal from entering the video circuit. Since horizontal stripes can be prevented from appearing on the screen, an easy-to-read screen can be obtained.

以上説明したように本考案によれば、SEPP回路を構
成する出力トランジスタのうち、一方のトランジスタの
エミツタとアース間にコンテ゛ンサを接続することによ
り、前記出力トランジスタのスイッチング動作時発生す
る妨害信号を除去することができ、画面が見やすいもの
となる。
As explained above, according to the present invention, by connecting a capacitor between the emitter of one of the output transistors constituting the SEPP circuit and the ground, interference signals generated during the switching operation of the output transistor can be removed. This makes the screen easier to view.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の垂直出力回路装置の回路図、第2図は本
考案の一実施例における垂直出力回路装置の回路図、第
3図は従来の装置が画面に与える影響を示す図である。 1,2・・・・・・出力トランジスタ、3・・・・・・
偏向コイル、4・・・・・・コンデンサ、17・・・・
・・妨害信号除去用コンデンサ。
Fig. 1 is a circuit diagram of a conventional vertical output circuit device, Fig. 2 is a circuit diagram of a vertical output circuit device according to an embodiment of the present invention, and Fig. 3 is a diagram showing the influence of the conventional device on the screen. . 1, 2... Output transistor, 3...
Deflection coil, 4... Capacitor, 17...
...Capacitor for removing interference signals.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1の出力トランジスタのエミツタと第2の出力トラン
ジスタのコレクタを接続し、第1の出力トランジスタの
コレクタ,第2の出力トランジスタのエミツタをおのお
の電源,アースに接続し、かつ前記第1,第2の出力ト
ランジスタのコレクタとエミツタとの接続点にコンテ゛
ンサを介して偏向コイルを接続し、前記第1,第2の出
力トランジスタのコレクタ,エミツタ接続点と第2の出
力トランジスタのベース間に垂直ドライブ信号を印加す
るとともに、第1の出力トランジスタのエミツタとアー
スとの間に妨害信号除去用コンデンサを接続してなる垂
直出力回路装置。
The emitter of the first output transistor and the collector of the second output transistor are connected, the collector of the first output transistor and the emitter of the second output transistor are connected to a power supply and ground, respectively, and the first and second output transistors are connected to each other. A deflection coil is connected to the connection point between the collector and emitter of the output transistor through a capacitor, and a vertical drive signal is applied between the collector and emitter connection point of the first and second output transistors and the base of the second output transistor. is applied, and a capacitor for removing interference signals is connected between the emitter of the first output transistor and ground.
JP17681978U 1978-12-20 1978-12-20 Vertical output circuit device Expired JPS596028Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17681978U JPS596028Y2 (en) 1978-12-20 1978-12-20 Vertical output circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17681978U JPS596028Y2 (en) 1978-12-20 1978-12-20 Vertical output circuit device

Publications (2)

Publication Number Publication Date
JPS5591263U JPS5591263U (en) 1980-06-24
JPS596028Y2 true JPS596028Y2 (en) 1984-02-24

Family

ID=29185718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17681978U Expired JPS596028Y2 (en) 1978-12-20 1978-12-20 Vertical output circuit device

Country Status (1)

Country Link
JP (1) JPS596028Y2 (en)

Also Published As

Publication number Publication date
JPS5591263U (en) 1980-06-24

Similar Documents

Publication Publication Date Title
JPS596028Y2 (en) Vertical output circuit device
US3727096A (en) Deflection driver control circuit for a television receiver
JP3439055B2 (en) Vertical output circuit
US3763315A (en) Blanking circuits for television receivers
US6211908B1 (en) Television apparatus with supplementary kinescope blanking and spot burn protection circuitry
JPS5838684Y2 (en) Vertical blanking circuit
JPS5912848Y2 (en) Dynamic focus device
JPS6216796Y2 (en)
JPS5936015Y2 (en) Speed modulation amplifier
JPH0247668Y2 (en)
JPS5837175Y2 (en) Braun tube drive circuit
JPS587733Y2 (en) vertical deflection circuit
JPS5838685Y2 (en) Vertical blanking pulse shaping circuit
JPH0349500Y2 (en)
JPH048701Y2 (en)
JPH0741256Y2 (en) Horizontal shading correction circuit
JPS5834844Y2 (en) phase comparison circuit
JP2501568Y2 (en) Receiver
JPS593651Y2 (en) vertical deflection device
JPS602707Y2 (en) Blanking signal generation circuit
KR800000115B1 (en) Defection circuit
JPS596030Y2 (en) vertical deflection circuit
JPS5918903B2 (en) blanking circuit
JPS5822354Y2 (en) Television receiver adjustment device
JPS584351Y2 (en) Suiheihenkoshiyutsuriyokutransistornorayshinkairo