JPS584351Y2 - Suiheihenkoshiyutsuriyokutransistornorayshinkairo - Google Patents

Suiheihenkoshiyutsuriyokutransistornorayshinkairo

Info

Publication number
JPS584351Y2
JPS584351Y2 JP1975097553U JP9755375U JPS584351Y2 JP S584351 Y2 JPS584351 Y2 JP S584351Y2 JP 1975097553 U JP1975097553 U JP 1975097553U JP 9755375 U JP9755375 U JP 9755375U JP S584351 Y2 JPS584351 Y2 JP S584351Y2
Authority
JP
Japan
Prior art keywords
transistor
output transistor
base
excitation
horizontal deflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1975097553U
Other languages
Japanese (ja)
Other versions
JPS5212414U (en
Inventor
克弘 竹田
Original Assignee
日本ビクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ビクター株式会社 filed Critical 日本ビクター株式会社
Priority to JP1975097553U priority Critical patent/JPS584351Y2/en
Publication of JPS5212414U publication Critical patent/JPS5212414U/ja
Application granted granted Critical
Publication of JPS584351Y2 publication Critical patent/JPS584351Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 水平走査周期でスイッチング動作を行なう水平偏向出力
トランジスタとダンパダイオードとを用いて水平偏向コ
イル中に水平偏向用のこぎり波電流を流すように構成さ
れたトランジスタ水平偏向回路における水平偏向出力ト
ランジスタは、スイッチング動作時に飽和域及び遮断域
で動作する。
[Detailed description of the invention] A horizontal deflection circuit in a transistor horizontal deflection circuit configured to flow a sawtooth current for horizontal deflection into a horizontal deflection coil using a horizontal deflection output transistor and a damper diode that perform a switching operation in a horizontal scanning period. The deflection output transistor operates in a saturation region and a cutoff region during switching operations.

ところで、水平偏向出力トランジスタを飽和域及び遮断
域で動作させるためには、それぞれの動作状態において
必要とされる入力ベース電流として、それが飽和域の場
合には、入力ベース電流ib+が、 上記の(1)式で示されるようなものが必要であり、ま
た、それが遮断域の場合には、入力ベース電流ib□が
、 上記の(2)式で示されるようなものが必要である。
By the way, in order to operate the horizontal deflection output transistor in the saturation region and the cut-off region, the input base current required in each operating state is, if it is in the saturation region, the input base current ib+ as described above. An input base current ib□ is required as shown in equation (1), and if it is in the cutoff region, the input base current ib□ needs to be as shown in equation (2) above.

(ただし、上記の(1) 、 (2)式において、hf
eは水平偏向出力トランジスタhのパラメータ、Icp
は水平偏向出力トランジスタのピークコレクタ電流であ
る。
(However, in the above equations (1) and (2), hf
e is the parameter of the horizontal deflection output transistor h, Icp
is the peak collector current of the horizontal deflection output transistor.

)そして、通常のテレビジョン受像機においては大型の
受像管が使用されており、そのため、画像の映出に当っ
ては相当に大きな水平偏向電力が必要とされるものであ
り、水平偏向出力トランジスタのピークコレクタ電流も
大きく、シたがって、水平偏向出力トランジスタを駆動
するために必要とされろ水平偏向出力トランジスタへの
入力ベース電流も相当大きな値のものとなる。
) Normal television receivers use large picture tubes, which require a considerable amount of horizontal deflection power to project the image, and horizontal deflection output transistors are required. The peak collector current of the horizontal deflection output transistor is also large, and therefore the input base current to the horizontal deflection output transistor, which is required to drive the horizontal deflection output transistor, is also of a considerably large value.

そこで、従来は励振段のトランジスタの出力を励振変圧
器を介して水平偏向出力トランジスタのベースへ与える
ように構成されているのが普通であった。
Therefore, conventionally, the output of the transistor in the excitation stage is normally provided to the base of the horizontal deflection output transistor via an excitation transformer.

ところが一般に、回路の構成部品として変圧器を使用し
た場合には回路構成上において大きな空間部分が変圧器
の存在のために必要とされるし、また、変圧器はその変
換能率が理想的なものではないために、変圧器の使用に
よって電力損失が生じる他、変圧器は他の部分に比べて
価格が高いのでコスト面からみても支障となる。
However, in general, when a transformer is used as a component of a circuit, a large space is required for the presence of the transformer in the circuit configuration, and the transformer has an ideal conversion efficiency. Because of this, the use of transformers causes power loss, and since transformers are expensive compared to other parts, they are also a problem from a cost perspective.

一方、小型の受像管を用いたテレビジョン受像機におい
ては、画像の映出に当って必要とされる水平偏向電力が
少なくてもよいので、水平偏向出力トランジスタのピー
クコレクタ電流値が少なくて済み、また、その場合には
hreの値の大きなトランジスタを使用することも可能
となって、必要な水平偏向電流を水平偏向コイルに流す
ように動作する水平偏向出力トランジスタに対して与え
るべき入力ベース電流値も小さくて良いので、このよう
な場合には上記したような色々な欠点のある励振変圧器
の使用を避ける方向で回路構成を行なうことも可能と考
えられる。
On the other hand, in a television receiver using a small picture tube, the horizontal deflection power required to project an image is small, so the peak collector current value of the horizontal deflection output transistor is small. In that case, it is also possible to use a transistor with a large value of hre, and the input base current to be given to the horizontal deflection output transistor that operates to flow the necessary horizontal deflection current to the horizontal deflection coil. Since the value may be small, it is considered possible in such a case to configure the circuit in such a way as to avoid the use of an excitation transformer which has various drawbacks as described above.

本考案は、出力トランジスタのベースと接地との間に、
出力トランジスタのベース・エミッタ間で゛形成されて
いる等価ダイオードの接続極性とは逆の接続極性となる
ようにダイオードを接続し、また、出力トランジスタの
ベースと励振段のトランジスタのコレクタの間に、静電
容量値Cが、(ただし、Rは励振段のトランジスタのコ
レクタ負荷抵抗、R+は出力トランジスタの入力抵抗、
■。
In the present invention, between the base of the output transistor and ground,
A diode is connected so that the connection polarity is opposite to that of the equivalent diode formed between the base and emitter of the output transistor, and between the base of the output transistor and the collector of the excitation stage transistor, The capacitance value C is (where R is the collector load resistance of the excitation stage transistor, R+ is the input resistance of the output transistor,
■.

2は出力トランジスタのピークコレクタ電流、hfeは
出力トランジスタのhパラメータ、■coはコレクタ負
荷抵抗Rが接続されている電源の電圧、Tは励振段のト
ランジスタの遮断動作期間)前記の(a)式で示される
値以上の静電容量値を有する結合コンデンサを接続する
ことにより、前記した結合コンデンサと出力トランジス
タの入力抵抗ならびに励振段のトランジスタのコレクタ
負荷抵抗などで構成された時定数回路の充電時定数が、
励振段のトランジスタの遮断動作期間に比べて充分に長
いものとし、励振段のトランジスタの遮断動作期間にわ
たって前記の充電時定数回路を通して出力トランジスタ
に所要な順方向ベース電流が供給されるようにしてなる
水平偏向出力トランジスタの励振回路を提供して、既述
した問題点を解消したものであり、以下、添付図面を参
照してその内容を具体的に説明する。
2 is the peak collector current of the output transistor, hfe is the h parameter of the output transistor, ■ co is the voltage of the power supply to which the collector load resistor R is connected, and T is the cut-off operation period of the transistor in the excitation stage) Equation (a) above By connecting a coupling capacitor with a capacitance value greater than or equal to the value indicated by The constant is
The charging time constant circuit is sufficiently long compared to the cut-off operation period of the transistor in the excitation stage, and the required forward base current is supplied to the output transistor through the charging time constant circuit during the cut-off operation period of the transistor in the excitation stage. The present invention provides an excitation circuit for horizontal deflection output transistors to solve the above-mentioned problems, and the details thereof will be described in detail below with reference to the accompanying drawings.

第1図は本考案の水平偏向出力トランジスタの励振回路
の実施例回路図であって、図においてQlは励振段のト
ランジスタ(以下、トランジスタQ1という)、Q2は
水平偏向出力トランジスタ(以下、トランジスタQ2と
いう)である。
FIG. 1 is a circuit diagram of an embodiment of the excitation circuit for the horizontal deflection output transistor of the present invention, in which Ql is the excitation stage transistor (hereinafter referred to as transistor Q1), and Q2 is the horizontal deflection output transistor (hereinafter referred to as transistor Q2). ).

トランジスタQ2のベースと接地との間には、ダイオー
ドDが、トランジスタQ2におけるベース・エミッタ間
に形成されている等価ダイオードの接続極性とは逆の接
続極性となるように接続されており、また、負荷抵抗R
を介して電源■。
A diode D is connected between the base of the transistor Q2 and the ground so that the connection polarity is opposite to that of the equivalent diode formed between the base and emitter of the transistor Q2, and Load resistance R
■ Power supply through.

0に接続されたトランジスタQ。のコレクタとトランジ
スタQ2のベースとの間には、結合コンデンサCが接続
されている。
Transistor Q connected to 0. A coupling capacitor C is connected between the collector of the transistor Q2 and the base of the transistor Q2.

トランジスタQ1に対して励振パルスが与えられると、
トランジスタQ1はその励振パルスによって導通状態と
なされたり、あるいは遮断状態となされたりする。
When an excitation pulse is applied to transistor Q1,
Transistor Q1 is made conductive or cut off by the excitation pulse.

第2図(a)図はトランジスタQ1のベース電位の変化
態様を例示したものである。
FIG. 2(a) shows an example of how the base potential of the transistor Q1 changes.

今、トランジスタQ1が時刻t。Now, transistor Q1 is at time t.

において導通状態から遮断状態になされると、電源V。When the conduction state is changed to the cutoff state at , the power supply V.

C→負荷抵抗R→結合コンデンサC→トランジスタQ2
のベース・エミッタ間に形成された等価ダイオード→接
地の回路を通して、結合コンデ゛ンサCの充電々流11
が流れる。
C → Load resistance R → Coupling capacitor C → Transistor Q2
The charging current 11 of the coupling capacitor C is passed through the equivalent diode->ground circuit formed between the base and emitter of
flows.

上記した結合コンデンサCの充電々流11は負荷抵抗R
の抵抗値をR1結合コンデンサCの静電容量値をC、ト
ランジスタQ2の入力抵抗をR1とすると、 上記の(3)式のように示される。
The charging current 11 of the coupling capacitor C mentioned above is the load resistance R
When the resistance value of is R1, the capacitance value of coupling capacitor C is C, and the input resistance of transistor Q2 is R1, the above equation (3) is obtained.

トランジスタQ1は、第2図(a)図に示す時刻toか
ら時刻t1の期間に遮断状態にあり、時刻t1において
導通状態に変わり、さらに時刻t2において再び遮断状
態に変化するというように励振パルスに応じてその動作
状態を変化しているが、今、負荷抵抗Rと結合コンデン
サCとトランジスタQ2の入力抵抗R1などで構成され
ている充電時定数回路の時定数(R十R,)Cの値をト
ランジスタQ1の遮断動作期間T(第2図(a)図中ノ
t。
The transistor Q1 is in a cut-off state from time to to time t1 shown in FIG. The operating state changes accordingly, but the value of the time constant (R + R, )C of the charging time constant circuit, which is composed of the load resistor R, the coupling capacitor C, the input resistor R1 of the transistor Q2, etc. is the cutoff operation period T of the transistor Q1 (noted t in FIG. 2(a)).

−+t1期間、t2→t3期間など)に比べて充分に長
いものとし、トランジスタQ1が遮断状態から導通状態
に変化する時点(例えば、時刻t1.t3など)におい
ても、結合コンデンサCの充電々流11の値が、前記し
た(1)式で示すトランジスタQ2のベース電流ib□
の値以上となるようにすると、トランジスタQ2のベー
スにはトランジスタQ1の遮断動作期間中にわたって所
要な順方向ベース電流が供給され、トランジスタQ2は
導通状態となされる。
−+t1 period, t2 → t3 period, etc.), and even at the time when transistor Q1 changes from a cut-off state to a conductive state (for example, time t1, t3, etc.), the charging current of coupling capacitor C The value of 11 is the base current ib□ of the transistor Q2 shown in equation (1) above.
If the value is greater than or equal to the value of , the required forward base current is supplied to the base of the transistor Q2 during the cutoff operation period of the transistor Q1, and the transistor Q2 is made conductive.

第2図(b)図はトランジスタQ2のベース電位の変化
態様を例示したものである。
FIG. 2(b) shows an example of how the base potential of the transistor Q2 changes.

トランジスタQ1の遮断動作期間T中にわたって、その
充電々流11によりトランジスタQ2のベースに対して
(1)式で示すようなベース電流i5、を供給できるよ
うにするための結合コンデンサCとしては、次の(4)
式で示されるような静電容量値以上の静電容量値が必要
である。
A coupling capacitor C for supplying a base current i5 as shown in equation (1) to the base of the transistor Q2 by its charging current 11 during the cutoff operation period T of the transistor Q1 is as follows. (4)
A capacitance value greater than the capacitance value shown by the formula is required.

次に、トランジスタQ1が遮断状態から導通状態に変化
した場合を考えると、トランジスタQ1の導通によりト
ランジスタQ1のコレクタの電位は略々接地位置となさ
れるから、結合コンテ゛ンサC中に蓄積されていた電荷
は、結合コンテ゛ンサC→トランジスタQ1のコレクタ
→同エミッタ→接地→ダイオードD→結合コンテ゛ンサ
Cの回路で放電する。
Next, considering the case where the transistor Q1 changes from the cutoff state to the conduction state, the potential of the collector of the transistor Q1 is brought to approximately the ground position due to the conduction of the transistor Q1. is discharged in the circuit of coupling capacitor C→collector of transistor Q1→emitter of transistor Q1→ground→diode D→coupling capacitor C.

図中の12は上記した回路に流れる放電々流で゛ある。12 in the figure is a discharge current flowing through the circuit described above.

そして、ダイオードDのアノード・カソード間の内部抵
抗に上記した放電々流12が流れたことにより生じた電
圧降下によって、トランジスタQ2のベースは接地電位
に対して充分に負の電位にバイアスされ、トランジスタ
Q2はトランジスタQ1の導通期間中は確実に遮断状態
となされる。
Then, due to the voltage drop caused by the above-mentioned discharge current 12 flowing through the internal resistance between the anode and cathode of the diode D, the base of the transistor Q2 is biased to a sufficiently negative potential with respect to the ground potential, and the transistor Q2 is ensured to be cut off during the conduction period of transistor Q1.

以上の説明から明らかなように、本考案の水平偏向出力
トランジスタの励振回路は、1個のダイオードと結合コ
ンデンサ及び抵抗を用いるだけという極めて簡単な構成
により、水平偏向出力トランジスタに対して良好に励振
パルスを供給することができるのであり、本考案回路に
よれば従来回路において必要とされていた励振変圧器を
不要としたものであるから、本考案回路の採用により既
述した従来の問題点は良好に解消される。
As is clear from the above explanation, the excitation circuit for the horizontal deflection output transistor of the present invention has an extremely simple configuration that uses only one diode, a coupling capacitor, and a resistor, and can drive the horizontal deflection output transistor well. The circuit of the present invention eliminates the need for an excitation transformer, which was required in the conventional circuit, so the problems of the conventional circuit described above can be solved by adopting the circuit of the present invention. It is resolved well.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の水平偏向出力トランジスタの励振回路
の実施例回路図、第2図(a)、(b)図は説明用波形
図である。 Ql・・・・・・励振段のトランジスタ、Q2・・・・
・・水平偏向出力トランジスタ、D・・・・・・ダイオ
ード、R・・・・・・コレクタ負荷抵抗、C・・・・・
・結合コンテ゛ンサ。
FIG. 1 is a circuit diagram of an embodiment of an excitation circuit for a horizontal deflection output transistor according to the present invention, and FIGS. 2(a) and 2(b) are explanatory waveform diagrams. Ql...Excitation stage transistor, Q2...
...Horizontal deflection output transistor, D...Diode, R...Collector load resistance, C...
- Combined capacitor.

Claims (1)

【実用新案登録請求の範囲】 出力トランジスタのベースと接地との間に、出力トラン
ジスタのベース・エミッタ間で形成されている等価ダイ
オードの接続極性とは逆の接続極性となるようにダイオ
ードを接続し、また、出力トランジスタのベースと励振
段のトランジスタのコレクタとの間に、静電容量値Cが
、 (ただし、Rは励振段のトランジスタのコレクタ負荷抵
抗、R+は出力トランジスタの入力抵抗、Icpは出力
トランジスタのピークコレクタ電流、hfeは出力トラ
ンジスタのhパラメータ、■ccはコレクタ負荷抵抗R
が接続されている電源の電圧、Tは励振段のトランジス
タの遮断動作期間)前記の(a)式で示される値以上の
静電容量値を有する結合コンデンサを接続することによ
り、前記した結合コンデンサと出力トランジスタの入力
抵抗ならびに励振段のトランジスタのコレクタ負荷抵抗
などで構成された時定数回路の充電時定数が、励振段の
トランジスタの遮断動作期間に比べて充分に長いものと
し、励振段のトランジスタの遮断動作期間にわたって前
記の充電時定数回路を通して出力トランジスタに所要な
順方向ベース電流が供給されるようにしてなる水平偏向
出力トランジスタの励振回路。
[Claim for Utility Model Registration] A diode is connected between the base of the output transistor and ground so that the connection polarity is opposite to that of the equivalent diode formed between the base and emitter of the output transistor. , and the capacitance value C between the base of the output transistor and the collector of the transistor in the excitation stage is (where R is the collector load resistance of the transistor in the excitation stage, R+ is the input resistance of the output transistor, and Icp is The peak collector current of the output transistor, hfe is the h parameter of the output transistor, ■cc is the collector load resistance R
(T is the cutoff operation period of the transistor in the excitation stage) By connecting a coupling capacitor having a capacitance value greater than or equal to the value shown in equation (a) above, the coupling capacitor described above can be The charging time constant of the time constant circuit consisting of the input resistance of the output transistor, the collector load resistance of the excitation stage transistor, etc. is sufficiently long compared to the cutoff operation period of the excitation stage transistor, and the excitation stage transistor An excitation circuit for a horizontal deflection output transistor, wherein a required forward base current is supplied to the output transistor through the charging time constant circuit over a cut-off operation period.
JP1975097553U 1975-07-14 1975-07-14 Suiheihenkoshiyutsuriyokutransistornorayshinkairo Expired JPS584351Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1975097553U JPS584351Y2 (en) 1975-07-14 1975-07-14 Suiheihenkoshiyutsuriyokutransistornorayshinkairo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1975097553U JPS584351Y2 (en) 1975-07-14 1975-07-14 Suiheihenkoshiyutsuriyokutransistornorayshinkairo

Publications (2)

Publication Number Publication Date
JPS5212414U JPS5212414U (en) 1977-01-28
JPS584351Y2 true JPS584351Y2 (en) 1983-01-25

Family

ID=28579209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1975097553U Expired JPS584351Y2 (en) 1975-07-14 1975-07-14 Suiheihenkoshiyutsuriyokutransistornorayshinkairo

Country Status (1)

Country Link
JP (1) JPS584351Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS425900Y1 (en) * 1965-05-25 1967-03-23

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS425900Y1 (en) * 1965-05-25 1967-03-23

Also Published As

Publication number Publication date
JPS5212414U (en) 1977-01-28

Similar Documents

Publication Publication Date Title
JPS6239591B2 (en)
JPS584351Y2 (en) Suiheihenkoshiyutsuriyokutransistornorayshinkairo
JPS61134182A (en) Focusing voltage generator
US5412332A (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
JP2903245B2 (en) Deflection circuit
US3801857A (en) Television deflector circuit with transformerless coupling between the driver and output stage
JPS596553B2 (en) DC voltage supply device for television receivers
JP3458961B2 (en) Deflection circuit
JPS587733Y2 (en) vertical deflection circuit
JPS5843431Y2 (en) Switching regulator circuit
JPS591007B2 (en) Power Switching Transistor Warmer
EP0590716B1 (en) Drive circuit for a flyback converter with switching transistors in bridge arrangement
JPS6324698Y2 (en)
JPS5941665Y2 (en) horizontal drive circuit
JPH0628854Y2 (en) Circuit that sends a sawtooth current to the load
KR850000772Y1 (en) Vertical defletion circuit
JPS593651Y2 (en) vertical deflection device
JP2977442B2 (en) Switching power supply
JPS61238117A (en) Pulse generating circuit
JPS5838683Y2 (en) Vertical blanking pulse generation circuit for television receivers
JPS5825631Y2 (en) Power supply switching circuit in a television receiver capable of receiving television broadcast waves according to different television systems
KR800000115B1 (en) Defection circuit
JPS5838684Y2 (en) Vertical blanking circuit
JP2020102945A (en) Mask circuit
JPS6246366Y2 (en)