JPH0247668Y2 - - Google Patents

Info

Publication number
JPH0247668Y2
JPH0247668Y2 JP8013384U JP8013384U JPH0247668Y2 JP H0247668 Y2 JPH0247668 Y2 JP H0247668Y2 JP 8013384 U JP8013384 U JP 8013384U JP 8013384 U JP8013384 U JP 8013384U JP H0247668 Y2 JPH0247668 Y2 JP H0247668Y2
Authority
JP
Japan
Prior art keywords
blanking
circuit
pulse
integrated circuit
primary color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8013384U
Other languages
Japanese (ja)
Other versions
JPS60192564U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8013384U priority Critical patent/JPS60192564U/en
Publication of JPS60192564U publication Critical patent/JPS60192564U/en
Application granted granted Critical
Publication of JPH0247668Y2 publication Critical patent/JPH0247668Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 技術分野 本考案は、カラーテレビジヨン受像機における
ブランキング高調波を防止するブランキング高調
波防止回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a blanking harmonic prevention circuit for preventing blanking harmonics in a color television receiver.

背景技術 従来からカラーテレビジヨン受像機において、
ブランキング(BLK)は映像を作成する走査線
の帰線期間にかけられるものである。つまりブラ
ンキングは、映像中間周波増幅回路およびビデオ
遅延線により遅延された映像信号および色信号に
かけられる。しかしブランキング高調波の発生タ
イミングは、遅延時間分が高周波入力信号に入り
込むため映像期間に必ず乗ることになり、その高
調波分が画像に現われる。これを防止するため
に、CRT(陰極線管)駆動回路もしくは原色出力
回路の周波数特性を落とすことにより目的が達成
されるが、原色信号の周波数特性を劣化させるこ
とになり、十分な画像を得ることができない。
BACKGROUND ART Conventionally, in color television receivers,
Blanking (BLK) is applied to the retrace period of the scanning line that creates the image. That is, blanking is applied to the video signal and color signal delayed by the video intermediate frequency amplification circuit and the video delay line. However, the generation timing of the blanking harmonics always falls within the video period because the delay time is included in the high-frequency input signal, and the harmonics appear in the image. In order to prevent this, the objective is achieved by lowering the frequency characteristics of the CRT (cathode ray tube) drive circuit or primary color output circuit, but this degrades the frequency characteristics of the primary color signal and makes it impossible to obtain a sufficient image. I can't.

第1図は、従来からの原色出力回路付近の電気
回路図である。原色駆動用集積回路1において、
入力端子P1には赤の色差信号R−Y、入力端子
P2には緑の色差信号G−Y、入力端子P3には
青の色差信号G−Y、入力端子P4には輝度信号
Y、入力端子P5にはブランキンゲパルスがそれ
ぞれ与えられる。また原色駆動用集積回路1は、
出力端子Q1から赤の色信号R、出力端子Q2か
ら緑の色信号G、出力端子Q3から青の色信号B
をそれぞれ送出する。トランジスタTR1,TR
2,TR3は、原色駆動用集積回路1からの色信
号R,G,Bをそれぞれ増幅して、陰極線管2の
各カソードに与えられる。
FIG. 1 is an electrical circuit diagram around a conventional primary color output circuit. In the primary color driving integrated circuit 1,
The input terminal P1 receives the red color difference signal R-Y, the input terminal P2 receives the green color difference signal G-Y, the input terminal P3 receives the blue color difference signal G-Y, and the input terminal P4 receives the luminance signal Y. A blanking pulse is applied to P5. Further, the primary color driving integrated circuit 1 is
Red color signal R from output terminal Q1, green color signal G from output terminal Q2, and blue color signal B from output terminal Q3.
Send each. Transistor TR1, TR
2 and TR3 amplify the color signals R, G, and B from the primary color driving integrated circuit 1, respectively, and apply the amplified signals to each cathode of the cathode ray tube 2.

第2図1において、破線で示す波形A1は映像
検波出力であり、実線で示す波形A2は原色駆動
用集積回路1の入力端子P4に与えられる輝度信
号である。入力端子P5には、抵抗R4を介しし
て第2図2に示すようなブランキングパルスが与
えられる。このブランキングパルスは、集積回路
から送出されるので立ち上がり、立ち下がり特性
が非常に短かく、第2図2に示すように高周波B
1を含む。この高周波B1は、後段のトランジス
タTR1,TR2,TR3により増幅され、ロツド
アンテナなどのアンテナ入力(チユーナ入力)に
入り込み、高調波防害の縦線として画像に現われ
る。したがつて、十分な画像を得ることができな
くなる。
In FIG. 2, a waveform A1 indicated by a broken line is a video detection output, and a waveform A2 indicated by a solid line is a luminance signal applied to the input terminal P4 of the primary color driving integrated circuit 1. A blanking pulse as shown in FIG. 2 is applied to the input terminal P5 via a resistor R4. Since this blanking pulse is sent out from an integrated circuit, its rise and fall characteristics are very short, and as shown in Figure 2, it has a high frequency B
Contains 1. This high frequency B1 is amplified by the subsequent transistors TR1, TR2, and TR3, enters the antenna input (tuner input) of a rod antenna, etc., and appears on the image as a vertical line of harmonic damage prevention. Therefore, it becomes impossible to obtain a sufficient image.

目 的 本考案の目的は、上述の技術的課題を解決し、
原色信号の周波数特性を劣化させずにブランキン
グ高調波を防止するブランキング高調波防止回路
を提供することである。
Purpose The purpose of this invention is to solve the above technical problems,
An object of the present invention is to provide a blanking harmonic prevention circuit that prevents blanking harmonics without deteriorating the frequency characteristics of primary color signals.

実施例 第3図は、本考案の一実施例の電気回路図であ
る。第3図において、第1図に示す構成要素に対
応するものには同一の参照符を付す。原色駆動用
集積回路1において、入力端子P1には赤の色差
信号R−Y、入力端子P2には緑の色差信号G−
Y、入力端子P3には青の色差信号G−Y、入力
端子P4には輝度信号Y、入力端子P5にはブラ
ンキングパルスがそれぞれ与えられ、出力端子Q
1からは赤の色信号R、出力端子Q2からは緑の
色信号G、出力端子Q3からは青の色信号Bがそ
れぞれ送出される。出力端子Q1は抵抗R1およ
びR11を介してトランジスタTR1のベースに
接続される。出力端子Q2は抵抗R2およびR1
2を介してトランジスタTR2のベースに接続さ
れる。出力端子Q3は抵抗R3およびR13を介
してトランジスタTR3のベースに接続される。
抵抗R1と抵抗R11との接続点は、ダイオード
D2および抵抗R15を介してトランジスタTR
4のコレクタに接続される。抵抗R2と抵抗R1
2との接続点は、ダイオードD3および抵抗R1
5を介してトランジスタTR4のコレクタに接続
される。抵抗R3と抵抗R13との接続点は、ダ
イオードD4および抵抗R15を介してトランジ
スタTR4のコレクタに接続される。トランジス
タTR4のエミツタは接地され、そのベースは抵
抗R14を介して接地される。抵抗R10とコン
デンサC2との接続点は、トランジスタTR4の
ベースに接続される。ダイオードD2〜D4は、
色信号R,G,Bの混合防止用のスイツチングダ
イオードである。
Embodiment FIG. 3 is an electrical circuit diagram of an embodiment of the present invention. In FIG. 3, components corresponding to those shown in FIG. 1 are given the same reference numerals. In the primary color driving integrated circuit 1, an input terminal P1 receives a red color difference signal R-Y, and an input terminal P2 receives a green color difference signal G-.
Y, input terminal P3 is given a blue color difference signal G-Y, input terminal P4 is given a luminance signal Y, input terminal P5 is given a blanking pulse, and output terminal Q
1 outputs a red color signal R, output terminal Q2 outputs a green color signal G, and output terminal Q3 outputs a blue color signal B. Output terminal Q1 is connected to the base of transistor TR1 via resistors R1 and R11. Output terminal Q2 is connected to resistors R2 and R1
2 to the base of the transistor TR2. Output terminal Q3 is connected to the base of transistor TR3 via resistors R3 and R13.
The connection point between resistor R1 and resistor R11 is connected to transistor TR via diode D2 and resistor R15.
Connected to 4 collectors. Resistor R2 and Resistor R1
The connection point with 2 is the diode D3 and the resistor R1
5 to the collector of the transistor TR4. The connection point between resistor R3 and resistor R13 is connected to the collector of transistor TR4 via diode D4 and resistor R15. The emitter of transistor TR4 is grounded, and its base is grounded via resistor R14. A connection point between resistor R10 and capacitor C2 is connected to the base of transistor TR4. The diodes D2 to D4 are
This is a switching diode for preventing mixing of color signals R, G, and B.

コンデンサC1の一端にはブランキングパルス
が与えられ、またその一端は抵抗R10を介して
トランジスタTR4のベースに接続される。コン
デンサC1の他端は、抵抗R4を介して原色駆動
用集積回路1の入力端子P5に接続される。その
入力端子P5には、ダイオードD1が逆方向に接
続され、また抵抗R5が接続される。トランジス
タTR1〜TR3の各コレクタは、陰極線管2の
各カソードに接続される。トランジスタTR4の
コレクタは、抵抗R15およびR9を介して原色
駆動用集積回路1の端子Q4に接続される。その
端子Q4には、電源Vccが与えられる。
A blanking pulse is applied to one end of the capacitor C1, and one end of the capacitor C1 is connected to the base of the transistor TR4 via a resistor R10. The other end of the capacitor C1 is connected to the input terminal P5 of the primary color driving integrated circuit 1 via a resistor R4. A diode D1 is connected in the opposite direction to the input terminal P5, and a resistor R5 is also connected to the input terminal P5. Each collector of the transistors TR1 to TR3 is connected to each cathode of the cathode ray tube 2. The collector of transistor TR4 is connected to terminal Q4 of primary color driving integrated circuit 1 via resistors R15 and R9. The power supply Vcc is applied to the terminal Q4.

本考案は、原色駆動用集積回路1に与えるブラ
ンキングパルスのパルス幅を短くし、高調波発生
の部分が後段のブランキング回路3でオフされる
タイミングにパルス幅を設定し、ブランキングパ
ルスを原色駆動用集積回路1の出力端子Q1,Q
2,Q3の各出力でブランキングパルスを積分
し、立ち上がり、立ち下がりをゆるやかにしてブ
ランキングを行ない、原色駆動用集積回路1内部
のブランキングを陰極線管駆動用トランジスタ
TR1〜TR3で増幅されないようにトランジス
タTR1〜TR3をカツトオフして、ブランキン
グ高調波を防止するものである。
The present invention shortens the pulse width of the blanking pulse given to the primary color driving integrated circuit 1, sets the pulse width at the timing when the harmonic generation part is turned off by the subsequent blanking circuit 3, and then outputs the blanking pulse. Output terminals Q1, Q of integrated circuit 1 for driving primary colors
Blanking pulses are integrated at each output of Q2 and Q3, and blanking is performed by making the rise and fall gradual, and the blanking inside the primary color driving integrated circuit 1 is applied to the cathode ray tube driving transistor
Transistors TR1 to TR3 are cut off to prevent blanking harmonics from being amplified by TR1 to TR3.

以下、第4図に示す波形図を参照して説明す
る。第4図1において、破線で示す波形A3は映
像波出力であり、実線で示す波形A4は原色駆動
用集積回路1の入力端子P4に与えられる輝度信
号である。原色駆動用集積回路1の入力端子P5
には、コンデンサC1および抵抗R4を介して第
4図2に示すようなブランキングパルスが与えら
れる。このブランキングパルスは微分されて第4
図3に示すような信号になり、その信号は原色駆
動用集積回路1の入力端子P5に与えられる。原
色駆動用集積回路1内部では、第4図3に示すラ
インl1のレベルでブランキングパルスがオンし
ていると判定し、第4図4に示すようなパルスを
たとえば出力端子Q3から送出する。この第4図
4を示すパルスの立ち上がり時間は、非常に短
い。
This will be explained below with reference to the waveform diagram shown in FIG. In FIG. 4, a waveform A3 indicated by a broken line is a video wave output, and a waveform A4 indicated by a solid line is a luminance signal applied to the input terminal P4 of the primary color driving integrated circuit 1. Input terminal P5 of primary color driving integrated circuit 1
A blanking pulse as shown in FIG. 2 is applied to the circuit through a capacitor C1 and a resistor R4. This blanking pulse is differentiated into the fourth
A signal as shown in FIG. 3 is obtained, and the signal is applied to the input terminal P5 of the primary color driving integrated circuit 1. Inside the primary color driving integrated circuit 1, it is determined that the blanking pulse is on at the level of line l1 shown in FIG. 4, and a pulse as shown in FIG. 4 is sent out, for example, from the output terminal Q3. The rise time of the pulse shown in FIG. 4 is very short.

一方、第4図2に示すブランキングパルスは、
抵抗R10とコンデンサC2との積分回路により
立ち上がり、立ち下がりをゆるやかにした第4図
5に示すようなパルスになり、トランジスタTR
4のベースに与えられる。これによりトランジス
タTR4は第4図5に示すパルスによつて動作
し、そのコレクタからは第4図6に示すパルスが
送出される。この第4図6に示すパルスの立ち上
がりは、ゆるやかであるのでブランキングパルス
の高調波を防止することができる。また原色駆動
用集積回路1の入力端子P4に与えられる輝度信
号P4の第4図1に示す高調波B2は、集積回路
1の出力端子Q3から送出される第4図4に示す
パルスにより防止される。したがつてトランジス
タTR3のベースには、第4図7に示すような青
の色信号Bとブランキングパルスとが与えられ、
陰極線管2にはノイズの含まない画像が映出され
る。第4図7において参照符A5で示す部分は、
集積回路1で作成されたブランキングパルスの部
分である。
On the other hand, the blanking pulse shown in FIG.
The integration circuit of resistor R10 and capacitor C2 generates a pulse that rises and falls slowly as shown in Figure 4 and 5, and the transistor TR
Given on the basis of 4. As a result, the transistor TR4 is operated by the pulses shown in FIG. 4 and 5, and the pulses shown in FIG. 4 and 6 are sent out from its collector. Since the rise of the pulse shown in FIG. 4 and FIG. 6 is gradual, harmonics of the blanking pulse can be prevented. Further, the harmonic B2 shown in FIG. 4 of the luminance signal P4 applied to the input terminal P4 of the integrated circuit for driving primary colors 1 is prevented by the pulse shown in FIG. Ru. Therefore, the base of the transistor TR3 is given a blue color signal B and a blanking pulse as shown in FIG.
A noise-free image is displayed on the cathode ray tube 2. In FIG. 4, the part indicated by reference mark A5 is as follows:
This is a portion of the blanking pulse created by the integrated circuit 1.

なお、赤の色信号Rと緑の色信号Gとに関する
回路についても、同様な動作を行なう。
Note that similar operations are performed for the circuits related to the red color signal R and the green color signal G.

効 果 以上のように本考案によれば、ブランキングパ
ルスの立ち上がりと立ち下がりとをゆるやかにし
て、陰極線管を駆動させる駆動回路にそのブラン
キングパルスを与えることにより、ブランキング
パルスの高調波を防止することができる。また集
積回路に与えるブランキングパルスのパルス幅を
短くすることにより、集積回路で発生する高調波
を防止することができる。したがつて画像には、
高調波によるノイズが発生しなくなる。
Effects As described above, according to the present invention, harmonics of the blanking pulse can be suppressed by slowing the rise and fall of the blanking pulse and applying the blanking pulse to the drive circuit that drives the cathode ray tube. It can be prevented. Further, by shortening the pulse width of the blanking pulse applied to the integrated circuit, harmonics generated in the integrated circuit can be prevented. Therefore, in the image,
Noise caused by harmonics is no longer generated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来からの原色出力回路付近の電気回
路図、第2図は第1図に示す回路のブランキング
パルスを説明するための波形図、第3図は本考案
の一実施例の電気回路図、第4図は第3図に示す
回路の動作を説明するための波形図である。 1……原色駆動用集積回路、2……陰極線管、
3……ブランキング回路、C1,C2,C3……
コンデンサ、D1〜D4……ダイオード、R1〜
R15……抵抗、TR1〜TR4……トランジス
タ。
Fig. 1 is an electric circuit diagram of a conventional primary color output circuit, Fig. 2 is a waveform diagram for explaining the blanking pulse of the circuit shown in Fig. 1, and Fig. 3 is an electric circuit diagram of an embodiment of the present invention. The circuit diagram, FIG. 4, is a waveform diagram for explaining the operation of the circuit shown in FIG. 3. 1... Integrated circuit for driving primary colors, 2... Cathode ray tube,
3...Blanking circuit, C1, C2, C3...
Capacitor, D1~D4...Diode, R1~
R15...Resistor, TR1~TR4...Transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 色差信号と輝度信号とブランキングパルスとを
受信して、3原色信号を作成する集積回路と、そ
の集積回路に与えるブランキングパルスのパルス
幅を短くするパルス幅短縮回路と、ブランキング
パルスの立ち上がりと立ち下がりとをゆるやかに
するパルス緩和回路と、そのパルス緩和回路の出
力により駆動するブランキング駆動回路とを含
み、前記集積回路の出力である3原色信号とブラ
ンキング駆動回路の出力とを陰極線管を駆動させ
る駆動回路に与えることを特徴とするブランキン
グ高調波防止回路。
An integrated circuit that receives a color difference signal, a luminance signal, and a blanking pulse to create three primary color signals, a pulse width shortening circuit that shortens the pulse width of the blanking pulse applied to the integrated circuit, and a rise of the blanking pulse. and a blanking drive circuit driven by the output of the pulse relaxation circuit, which converts the three primary color signals output from the integrated circuit and the output of the blanking drive circuit into a cathode ray A blanking harmonic prevention circuit that is applied to a drive circuit that drives a tube.
JP8013384U 1984-05-29 1984-05-29 Blanking harmonic prevention circuit Granted JPS60192564U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8013384U JPS60192564U (en) 1984-05-29 1984-05-29 Blanking harmonic prevention circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8013384U JPS60192564U (en) 1984-05-29 1984-05-29 Blanking harmonic prevention circuit

Publications (2)

Publication Number Publication Date
JPS60192564U JPS60192564U (en) 1985-12-20
JPH0247668Y2 true JPH0247668Y2 (en) 1990-12-14

Family

ID=30625695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8013384U Granted JPS60192564U (en) 1984-05-29 1984-05-29 Blanking harmonic prevention circuit

Country Status (1)

Country Link
JP (1) JPS60192564U (en)

Also Published As

Publication number Publication date
JPS60192564U (en) 1985-12-20

Similar Documents

Publication Publication Date Title
JPH021436B2 (en)
JPH0247668Y2 (en)
JP3439055B2 (en) Vertical output circuit
US6211908B1 (en) Television apparatus with supplementary kinescope blanking and spot burn protection circuitry
US5894203A (en) Horizontal retrace time adjustment pulse generating circuit for a display device
JPH0617371Y2 (en) Display tv equipment
JPH0331995Y2 (en)
US3144580A (en) Vertical deflection system
JPS596028Y2 (en) Vertical output circuit device
CA1292559C (en) Vertical deflection circuit with service mode operation
JPH0741256Y2 (en) Horizontal shading correction circuit
JP3048998U (en) television
KR910003678Y1 (en) Blanking signal eliminating circuit for monitor
JPH0352058Y2 (en)
JPS587733Y2 (en) vertical deflection circuit
JP3246674B2 (en) Blanking circuit
JPH04105774U (en) Peak ACL circuit
JPS584296Y2 (en) tv jiyeonji yuzouki
JPH0326709Y2 (en)
JPH0514619Y2 (en)
JPS6133753Y2 (en)
KR910003660Y1 (en) Crt protecting device for tv
JPS5838685Y2 (en) Vertical blanking pulse shaping circuit
JPH0352060Y2 (en)
JPH05191662A (en) Vertical deflection circuit