KR910003660Y1 - Crt protecting device for tv - Google Patents

Crt protecting device for tv Download PDF

Info

Publication number
KR910003660Y1
KR910003660Y1 KR2019860008854U KR860008854U KR910003660Y1 KR 910003660 Y1 KR910003660 Y1 KR 910003660Y1 KR 2019860008854 U KR2019860008854 U KR 2019860008854U KR 860008854 U KR860008854 U KR 860008854U KR 910003660 Y1 KR910003660 Y1 KR 910003660Y1
Authority
KR
South Korea
Prior art keywords
vertical
circuit
transistor
resistor
diode
Prior art date
Application number
KR2019860008854U
Other languages
Korean (ko)
Other versions
KR880001488U (en
Inventor
김재현
Original Assignee
주식회사금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 구자학 filed Critical 주식회사금성사
Priority to KR2019860008854U priority Critical patent/KR910003660Y1/en
Publication of KR880001488U publication Critical patent/KR880001488U/en
Application granted granted Critical
Publication of KR910003660Y1 publication Critical patent/KR910003660Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/20—Prevention of damage to cathode-ray tubes in the event of failure of scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24—Blanking circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

텔레비젼의 CRT 보호회로TV's CRT Protection Circuit

제 1 도는 본 고안에 따른 CRT보호 회로도.1 is a CRT protection circuit diagram according to the present invention.

제 2 도는 본 고안에 따른 CRT 보호 회로를 부가한 수직 편향 회로의 블록 다이아그램.2 is a block diagram of a vertical deflection circuit with a CRT protection circuit according to the present invention.

제 3 도는 제 2 도의 상세 회로도.3 is a detailed circuit diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2 : 블랭킹회로 3 : 영상 출력회로2: blanking circuit 3: video output circuit

4 : 수직 드라이브회로 5 : 수직출력신호입력부4 vertical drive circuit 5 vertical output signal input

6 : 제 1 증폭부 7 : 트랜지스터구동부6: first amplifier 7 7: transistor driver

8 : 제 2 증폭부 9 : 출력제어부8: second amplifier 9: output control unit

R1-R11: 저항 C1-C3: 콘덴서R 1 -R 11 : Resistor C 1 -C 3 : Capacitor

Q1-Q4: 다이오우드 ZD1: 제너다이오우드Q 1 -Q 4 : Diode ZD 1 : Zener Diode

Q1-Q3: 트랜지스터 B+: 전원Q 1 -Q 3 : Transistor B + : Power

본 고안은 텔레비젼의 CRT를 보호하는 회로에 관한 것으로 특히 고휘도 고가의 브라운관을 사용하는 제품에서 수직 편향회로의 동작이 정지할 경우 CRT의 캐소우드를 통해 과다한 비임(Beam) 전류가 흘러 CRT의 형광막을 소손시키는 현상을 방지하는데 적당하도록 한 텔레비젼의 CRT 보호 회로에 관한 것이다.The present invention relates to a circuit to protect a CRT of a television. Especially in a product using a high-brightness expensive CRT, when the vertical deflection circuit is stopped, an excessive beam current flows through the cathode of the CRT to form a fluorescent film of the CRT. A CRT protection circuit of a television adapted to prevent the burnout phenomenon.

종래의 고휘도 고가의 브라운관을 사용하는 텔레비젼은 CRT 보호 회로를 사용하지 않음으로 인해 텔레비젼의 수직 회로 서비스시에 브라운관을 횡일선 상태로 장시간 동작시키면 CRT의 형광막이 횡일선에 의해 소손되는 결함이 발생하였다.Conventional TVs using high-brightness CRTs do not use CRT protection circuits. Therefore, when the CRTs are operated horizontally for a long time during the vertical circuit service of the TV, the fluorescent film of the CRT burns out due to the horizontal line. .

본 고안은 상기한 결함을 개선시킬 목적으로 수직 편향신호가 존재하면 정상 상태로 동작을 하고 수직 편향신호가 존재하지 않으면 강제 블랭킹(Blanking) 신호를 인가하므로 비임 전류를 차단하여 CRT를 보호하려는 것이다.The present invention is intended to protect the CRT by blocking the beam current because it operates in a normal state when the vertical deflection signal is present and applies a forced blanking signal when the vertical deflection signal does not exist for the purpose of improving the above defect.

따라서 본 고안에 따른 CRT 보호 회로의 기술 구성은 제 1 도, 제 2 도에 도시한 바와 같다.Therefore, the technical configuration of the CRT protection circuit according to the present invention is as shown in Figs.

수직 발진회로(10), 수직구동회로(11), 수직출력회로(13), 수직편향요오크(14) 수직 블랭킹 신호부(12)로 구성된 수직 편향 신호 발생부(1)와, 수평 블랭킹 신호부(15)와, 영상신호 입력단(16), 영상신호 출력단(17), 매트릭스부(18)로 구성된 연상 출력회로부(2)를 각각 연결한 구성인 수직 편향회로에 있어서, 저항(R1, R2, R10, R11). 콘덴서(C3), 다이오우드(D4), 제너다이오우드(ZD1)로 구성된 수직 출력신호 입력부(5)와 트랜지스터(Q1), 저항(R3, R4)로 구성된 제1증폭부(6)와, 다이오우드(D1), 저항(R5), 콘덴서(C1)로 구성된 트랜지스터(Q2), 구동부(7)와 트랜지스터(Q2), 저항(R6, R7)으로 구성된 제 2 증폭부(8)와 콘덴서(C2), 저항(R5, R9), 트랜지스터(Q3), 다이오우드(D1, D3)로 구성된 출력 제어부(9)를 수직출력회로(13)와 블랭킹회로(2) 사이에 연결한 구성으로 좀 더 상세히 설명하면 다음과 같다.Vertical blanking signal generating section 1 composed of vertical oscillating circuit 10, vertical driving circuit 11, vertical output circuit 13, vertical deflection yoke 14 vertical blanking signal section 12, and horizontal blanking signal In the vertical deflection circuit configured to connect the unit 15, the associative output circuit unit 2 consisting of the video signal input terminal 16, the video signal output terminal 17, and the matrix unit 18, respectively, the resistors R 1 ,. R 2 , R 10 , R 11 ). Vertical output signal input 5 composed of capacitor C 3 , diode D 4 , zener diode ZD 1 , and first amplifier 6 composed of transistor Q 1 and resistors R 3 , R 4 . ), A transistor (Q 2 ) consisting of a diode (D 1 ), a resistor (R 5 ), a capacitor (C 1 ), a driver (7), a transistor (Q 2 ), and a resistor (R 6 , R 7 ). 2, the output control unit 9 composed of the amplifier 8, the capacitor C 2 , the resistors R 5 and R 9 , the transistors Q 3 , and the diodes D 1 and D 3 is connected to the vertical output circuit 13. And a blanking circuit (2) connected in more detail as follows.

수직 출력회로(13)를 콘덴서(C3)에 연결하고, 콘덴서(C3)는 저항(R11)을 통해 접지 접속되고 또한 저항(R10)과 다이오우드(D4)와 저항(R1)을 통해 접지저항(R2)과 트랜지스터(Q1)의 베이스와의 접속점에 연결하고, 또한 저항(R10)과 다이오우드(D4)와 제너다이오우드(ZD1)를 통해 접지 접속되며 트랜지스터(Q1)의 에미터는 저항(R4)을 통해 접지 접속되고 그의 콜렉터는 저항(R3)을 통해 전원(B+)이 인가되고, 또한 다이오우드(D1)를 통해 트랜지스터(Q2)의 베이스에 연결하고 트랜지스터(Q2)의 베이스는 콘덴서(C1)를 통해 접지 접속되고 또한 저항(R5)을 통해 전원(B+)이 인가되고 그의 에미터는 저항(R7)을 통해 접지 접속되고 또한 저항(R6)을 통해 전원(B+)이 인가되고, 그의 콜렉터는 콘덴서(C2)를 통해 접지 접속되고 또한 저항(R8)을 통해 트랜지스터(Q3)의 베이스에 연결하며 트랜지스터(Q3)의 베이스는 저항(R9)을 통해 전원(B+)이 인가되고 그의 콜렉터는 전원(B+)이 인가되고 그의 에미터는 다이오우드(D2)와 수직 드라이브 회로(4)를 통해 블랭킹 회로(2)에 연결하고 또한 다이오우드(D3)를 통해 영상 출력회로(3)에 연결한 구성이다.The vertical output circuit 13 is connected to a capacitor C 3 , the capacitor C 3 is grounded via a resistor R 11 , and also a resistor R 10 , a diode D 4 and a resistor R 1 . Is connected to the connection point of the ground resistor (R 2 ) and the base of the transistor (Q 1 ), and is connected to ground through the resistor (R 10 ), the diode (D 4 ) and the zener diode (ZD 1 ), and the transistor (Q). The emitter of 1 ) is grounded via resistor R 4 and its collector is supplied with power B + through resistor R 3 , and also through the diode D 1 to the base of transistor Q 2 . And the base of transistor Q 2 is grounded via capacitor C 1 and power B + via resistor R 5 and its emitter is grounded through resistor R 7 and via a resistor (R 6), the power (B +) it is applied, whose collector is connected to ground via a capacitor (C 2) also via the resistor (R 8) Transistor (Q 3) connected to the base and the base of the transistor (Q 3) is the power (B +) via a resistor (R 9) is applied to its collector, the power (B +) is applied to emitter its emitter diode of ( It is connected to the blanking circuit 2 via the D 2 ) and the vertical drive circuit 4 and also connected to the image output circuit 3 through the diode D 3 .

상기한 바와 같은 본 고안은 수직 편향 회로가 완전히 동작을 정지한 상태에서만 트랜지스터(Q1, Q2, Q3)가 동작하여 블랭킹 회로(2)와 영상출력회로(3)의 동작을 컷오프(Cut off)시켜 주도록 되어 있다.According to the present invention as described above, the transistors Q 1 , Q 2 , and Q 3 operate only when the vertical deflection circuit is completely stopped, thereby cutting off the blanking circuit 2 and the image output circuit 3. off).

즉 수직 출력회로(13)가 정상적인 동작을 할 경우에 제 1 도에 도시한 바와 같이 수직 출력신호는 콘덴서(C3)와 저항(R10)을 통해 인출되며 제너다이오우드(ZD1)에 의해 일정한 레벨로 클립핑(Lipping)되어 트랜지스터(Q1)의 베이스에 인가된다.That is, when the vertical output circuit 13 operates normally, as shown in FIG. 1, the vertical output signal is drawn out through the capacitor C 3 and the resistor R 10 and fixed by the zener diode ZD 1 . Clipped to level and applied to the base of transistor Q 1 .

또한 트랜지스터(Q1)는 수직 편향 펄스에 의해 온/오프동작을 하게 되어 스위칭 다이오우드(D1)를 통해 콘덴서(C1)에 의해 직류로 평활되어 트랜지스터(Q2)의 베이스에 인가되므로 트랜지스터(Q2)의 베이스 전위를 "로우"상태로 감소시킨다.In addition, the transistor Q 1 is turned on / off by a vertical deflection pulse and is smoothed to DC by the capacitor C 1 through the switching diode D 1 and applied to the base of the transistor Q 2 . Reduce the base potential of Q 2 ) to the "low" state.

이때 콘덴서(C1)와 저항(R5)의 시정수는 충분히 길도록 설정하여 스위칭 동작은 확실하게 이루어지도록 한다.At this time, the time constants of the capacitor C 1 and the resistor R 5 are set to be long enough to ensure the switching operation.

트랜지스터(Q2)의 베이스 전위가 "로우"상태가 됨에 따라 트랜지스터(Q2)의 콜렉터 전위는 상승하게 되어 트랜지스터(Q3)는 컷 오프되며 블랭킹회로(2)와 영상 출력회로(3)에는 "로우"전위가 인가되므로 수직 편향회로에는 아무런 영향을 미치지 않는다.The collector potential of as the base potential of the transistor (Q 2) is "low" state, the transistor (Q 2) is elevated transistor (Q 3) is cut off, and a blanking circuit (2) to the video output circuit 3 is provided with Since the "low" potential is applied, it has no effect on the vertical deflection circuit.

또한 수직 출력회로(13)의 동작이 정지될 경우 트랜지스터(Q1)의 베이스에는 입력 신호가 없으므로 트랜지스터(Q1)의 동작은 정지 상태가 된다.In addition, operation of the vertical output circuit 13, the transistor (Q 1) base, since there is no input signal transistor (Q 1) when the operation is stopped is in the STOP state.

트랜지스터(Q1)가 오프됨에 따라 트랜지스터(Q2)의 베이스 전위는 "하이"상태가 되어 트랜지스터(Q2)는 온되며 트랜지스터(Q2)의 콜렉터 전위는"로우"상태가 된다.As transistor Q 1 is turned off, the base potential of transistor Q 2 is "high" and transistor Q 2 is on and the collector potential of transistor Q 2 is "low".

트랜지스터(Q2)가 온되므로 트랜지스터(Q3)도 온되어 다이오우드(D2, D3)를 통해 블랭킹 회로(2)와 영상 출력 회로(3)에는 "하이"전위가 인가되어 CRT 회로를 컷 오프시켜 주므로써 CRT의 횡일선에 의한 형광막의 소손을 방지할 수 있게 된다.Transistor Q 2 is on, so transistor Q 3 is also on, and a “high” potential is applied to blanking circuit 2 and image output circuit 3 through diodes D 2 and D 3 to cut the CRT circuit. By turning off, it is possible to prevent the burnout of the fluorescent film due to the transverse line of the CRT.

따라서 블랭킹회로(2)는 수직 출력회로(13)가 정상적으로 동작할 경우 제 3 도에 도시한 바와 같이 수직 블랭킹 신호부(12)와 수평블랭킹 신호부(15)의 신호에 의해 정상적인 블랭킹 동작을 하게 되고 수직 출력회로(13)의 동작이 정지한 경우 다이오우드(D2)에 의해 항상 "하이"전위가 유지되므로 영상 신호 성분을 컷 오프시켜주며, 다이오우드(D3)를 통해 트랜지스터(Q6)의 베이스에 "하이"전위가 인가되어 트랜지스터(Q6)의 동작 바이어스를 컷 오프시키게 되는 효과가 있다.Therefore, the blanking circuit 2 performs a normal blanking operation by the signals of the vertical blanking signal part 12 and the horizontal blanking signal part 15 as shown in FIG. 3 when the vertical output circuit 13 operates normally. And the “high” potential is always maintained by the diode D 2 when the operation of the vertical output circuit 13 is stopped, thereby cutting off the image signal component, and the diode Q 6 through the diode D 3 . An "high" potential is applied to the base to cut off the operating bias of transistor Q 6 .

즉 본 고안에 따른 CRT 보호회로는 수직 출력 회로(13)가 정상적인 동작을 할 경우 블랭킹 회로(2)는 수직 블랭킹 신호부(12)의 수직 블랭킹 신호와 수평 블랭킹 신호부(15)의 수평 블랭킹 신호에 의해 정상적인 블랭킹 동작을 하고, 영상 출력회로(3)는 영상 신호에 의해 정상동작을 하게 되며, 수직 출력회로(13)의 동작이 정지된 경우에는 트랜지스터(Q1, Q2, Q3) 의 동작에 의해 다이오우드(D2, D1)을 통해 블랭킹 회로(2)와 영상 출력신호(3)에 "하이"전위가 인가되어 블랭킹 회로(2)를 컷 오프시켜 영상 신호 성분을 차단시키고, 영상 출력 회로(3)를 컷 오프시켜 CRT의 매트릭스부(18)의 바이어스를 차단하게 되어 고휘도, 고가의 CRT를 사용하는 제품에서 수직 편향 회로의 고장 발생시에 CRT의 소손 현상을 방지하게 되어 제품의 신뢰성과 서비성을 향상시키는 장점이 있다.That is, in the CRT protection circuit according to the present invention, when the vertical output circuit 13 operates normally, the blanking circuit 2 may include the vertical blanking signal of the vertical blanking signal part 12 and the horizontal blanking signal of the horizontal blanking signal part 15. Normal blanking operation, and the image output circuit 3 is operated normally by the video signal. When the operation of the vertical output circuit 13 is stopped, the transistors Q 1 , Q 2 and Q 3 In operation, a “high” potential is applied to the blanking circuit 2 and the image output signal 3 through the diodes D 2 and D 1 to cut off the blanking circuit 2 to cut off the image signal component, The output circuit 3 is cut off to cut off the bias of the matrix portion 18 of the CRT. In the case of a product using a high luminance and expensive CRT, the burnout of the CRT is prevented in the event of a failure of the vertical deflection circuit. To improve serviceability There point.

미설명 부호 R12-R28은 저항이며, C4-C6는 콘덴서 Q4, Q5, Q6는 트랜지스터 D5-D8은 다이오우드이며, 10은 수직 발진회로, 11은 수직 구동회로 12은 수직 블랭킹 신호부 13은 수직 출력회로 14는 수직 편향요오크 15는 수평 블랭킹 신호부 16은 영상 신호 입력단 17은 영상신호 출력단 18은 매트릭스부이다.R 12- R 28 is a resistor, C 4- C 6 is a capacitor Q 4 , Q 5 , Q 6 is a transistor D 5- D 8 is a diode, 10 is a vertical oscillation circuit, 11 is a vertical drive circuit 12 The vertical blanking signal part 13 is a vertical output circuit 14 is a vertical deflection yoke 15 is a horizontal blanking signal part 16 is an image signal input end 17 is an image signal output end 18 is a matrix part.

Claims (1)

수직 발진회로(10), 수직구동회로(11), 수직출력회로(13), 수직편향요오크(14) 수직 블랭킹 신호부(12)로 구성된 수직 편향 신호 발생부(1)와, 수평 블랭킹 신호부(15)와, 영상신호 입력단(16), 영상신호 출력단(17), 매트릭수부(18)로 구성된 영상 출력회로부(2)를 각각 연결한 구성인 수직 편향회로에 있어서, 저항(R1, R2, R10, R11), 콘덴서(C3), 다이오우드(D4), 제너다이오우드(ZD1)로 구성된 수직 출력신호 입력부(5)와 트랜지스터(Q1), 저항(R3, R4)로 구성된 제 1 증폭부(6)와, 다이오우드(D1), 저항(R5), 콘덴서(C1)로 구성된 트랜지스터(Q2) 구동부(1)와 트랜지스터(Q2), 저항(R6, R7)으로 구성된 제 2 증폭부(8)와 콘덴서(C2), 저항(RS, R9), 트랜지스터(Q3), 다이오우드(D2, D3)수직드라이브회로(4)로 구성된 출력 제어부(9)를 수직출력회로(13)와 블랭킹 회로(2) 사이에 연결한 것을 특징으로 하는 텔레비젼의 CRT 보호회로.Vertical blanking signal generating section 1 composed of vertical oscillating circuit 10, vertical driving circuit 11, vertical output circuit 13, vertical deflection yoke 14 vertical blanking signal section 12, and horizontal blanking signal in the unit 15, a video signal input terminal 16, a video signal output terminal 17, a matrix reservoir 18, the video output circuit configuration of the vertical deflection circuit for connecting each of (2) consisting of, resistance (R 1, R 2 , R 10 , R 11 ), vertical output signal input 5 consisting of capacitor C 3 , diode D 4 , zener diode ZD 1 , transistor Q 1 , and resistor R 3 , R 4 ) a first amplifier 6 composed of a diode, a diode D 1 , a resistor R 5 , a transistor Q 2 composed of a capacitor C 1 , a driver 1, a transistor Q 2 , and a resistor A second amplifier 8 consisting of R 6 and R 7 , a capacitor C 2 , a resistor R S and R 9 , a transistor Q 3 , and a diode D 2 and D 3 vertical drive circuit 4. The output control section 9 composed of (2) that is connected to the CRT of the television protection circuit, it characterized in between.
KR2019860008854U 1986-06-24 1986-06-24 Crt protecting device for tv KR910003660Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860008854U KR910003660Y1 (en) 1986-06-24 1986-06-24 Crt protecting device for tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860008854U KR910003660Y1 (en) 1986-06-24 1986-06-24 Crt protecting device for tv

Publications (2)

Publication Number Publication Date
KR880001488U KR880001488U (en) 1988-03-15
KR910003660Y1 true KR910003660Y1 (en) 1991-05-31

Family

ID=19252915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860008854U KR910003660Y1 (en) 1986-06-24 1986-06-24 Crt protecting device for tv

Country Status (1)

Country Link
KR (1) KR910003660Y1 (en)

Also Published As

Publication number Publication date
KR880001488U (en) 1988-03-15

Similar Documents

Publication Publication Date Title
CA2061166C (en) Television apparatus having kinescope spot burn protection circuit with extended grid cut-off time constant
US4056758A (en) Light spot suppression circuit for a cathode ray tube
US4577234A (en) Driver amplifier for an image display device
KR100233945B1 (en) Video display apparatus with kinescope spot burn protection circuit
KR910003660Y1 (en) Crt protecting device for tv
US5245434A (en) Autopix circuit with inserted vertical blanking
HU207627B (en) Color televisor
US3848945A (en) Brightness limiting circuit
US4704631A (en) Display driver amplifier with anti-saturation circuit
US4414574A (en) Video amplifier with blank stretching
US4760450A (en) Limiter circuit for preventing blooming in a video display terminal
KR960004980Y1 (en) Aspect line deletion circuit of monitor
KR890005768Y1 (en) Power circuit of remote control tv
KR920000925Y1 (en) Blanking level compensating circuit
KR910003678Y1 (en) Blanking signal eliminating circuit for monitor
KR910003651Y1 (en) Protecting circuit for monitor
KR910003423Y1 (en) Power source circuit
KR910005336Y1 (en) System active state automatic display circuit for tv
KR920008525Y1 (en) Circuit for displaying radio frequency signal
KR920000924Y1 (en) Blanking level compensating circuit
JPS62274870A (en) Television receiver
KR900004808Y1 (en) C.r.t. protecting circuit
JPH0247668Y2 (en)
KR930000447Y1 (en) Feedback x-ray protecting circuit for monitor
JPH10164614A (en) Picture tube control circuit for television receiver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19991224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee