JPS5956765A - 固体撮像素子の外部電圧印加電極 - Google Patents

固体撮像素子の外部電圧印加電極

Info

Publication number
JPS5956765A
JPS5956765A JP57166557A JP16655782A JPS5956765A JP S5956765 A JPS5956765 A JP S5956765A JP 57166557 A JP57166557 A JP 57166557A JP 16655782 A JP16655782 A JP 16655782A JP S5956765 A JPS5956765 A JP S5956765A
Authority
JP
Japan
Prior art keywords
electrode
solid
solder
lead
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57166557A
Other languages
English (en)
Inventor
Okio Yoshida
吉田　興夫
Nozomi Harada
望 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57166557A priority Critical patent/JPS5956765A/ja
Publication of JPS5956765A publication Critical patent/JPS5956765A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は固体撮像素子の外部電圧印加′成極に関する
。特に、光尋′［に体とＦ４荷転送素子あるいは）’Ｑ
　１５屯体と固体のスイッチング走査素子とを組み合わ
せた固体撮像素子の外部−圧印加１は極に関する。
〔従来技術とその問題点〕
固体撮１３！素子は従来の撮像管とくらべて小型。
軽献、高信頼性のカメラが出来る利点があり、残像が殆
んどない良質の画像を得る°１１が出来る。しかしなが
ら、１ｍ１体撮鍬素子は主としてＳ１ウエパ」二に形成
され、使用回目ピな感圧波長領域が可視を中心に限定さ
れる欠点、さらには、光’ＩＪＬ変換を行なうｐ−ｎホ
ト・ダイオードの有効感光部と信号転ノ丞部の無’ｊＪ
Ｊ　／感光部があり感度の低下やモアレ１４どの偽侶号
が出やすい／ｆとの撮Ｉｆｉ管には無い欠点が存イＬす
る。これらの欠点を除く固体撮像素子とじで従来の固体
撮像素子を走査ｉＬ、、１８として使用し、ぞの上部に
設けた光４）嶌体層にて尤嶌変侠を行なう素子が従系さ
れている。
２８１図は光？！１α体と′電荷転送素子を組み合わせ
た固体撮像素子の−１１！＋ｉ　＃□−の断１１１ｊ図
である。Ｐ　７１βＳ】）、ｙ　＞、２，７　（１）に
ｎ＋−の埋め込ｈチャイ、ルＣＩＩ　Ｉ）からｆ、ｉ　
７＋　ＪＧｆｉｑ　ＣＣＤ　（２＋と同じく計の社Ｇｊ
クイオード（３）が形成される。垂直ＣＣＤ　（２１の
上には、転送用ゲート電極となるボ１Ｊｓｉ′−極（４
）がある。蓄積ダイオード（３）の部分では熱敞化ｊ摸
を含む第一酸化膜（５）にエツチングを行ない蓄積ダイ
オードのｎ＋部分が露出するように形成した後、例えば
Ａｌなどの＠第一電極（６）を所定の形状に形成する。
この後に、第二酸化膜（力を形成し、さらにこの膜にエ
ツチングを行ない、第一′「Ｅ極の一部を露出させ、こ
九にＡＪなどの第二１１へ極（８）を所定の形状に形成
する。この上部にａ−８ｉなどの光導電体層（９）をス
パッタリングやグロー放「Ｅで形成し、さらに透明導電
膜α０）を形成し、て走査１ｉＩＳと光′亀変換部を有
する固体撮像素子を得る。
１イお、電極の材料が第一層は、１＜１Ｊｓｉ、第二層
はモリブデンの例で同様の構成が特ｒｉ１昭５７−３２
１８３に６己載されている。
第２図は第１図の固体撮像素子のチップ全体像を示し、
外部への電極取り出しの様子を示す。光４１電体ｊｆｉ
　（’Ｊ）は鎖線で示すように素子の有効画面領域全面
を覆っている。さらにその上に上部ｔｉｔ極として透明
等・１４　Ｋ’ａ　（１０）が形成されている。これら
の外部（でボンディング・パッドθυが多数配ｌｉｔさ
れている。図では右端の１１　＝　ａ、ｂ、ｃの３ケの
み番号をつけである。ホンディング・パッド（］１−Ｃ
）以外は′ｄ気的接し・ｔの様子の図示を省略しである
。第３図ｔｉ透明専電ｊ莫αりと接続さオＬる第２図の
ポンディング・パッド（１１−ｃ）ｉｃおける断ＩＩｊ
図である。
ン」）ンデイング・パッド（ｕ−ｃ）ン）１らＶよ透明
ｊｇ、”ｌｊ股００）とｊ妾ｆｊ虫するリード′亀）舅
（ＩＱがイ中びている。ホンディング・パッド（ｏ−ｃ
　）　ｉｑｔフィールド配化膜ＯＪと叶Ｉｆ　ｉＬる厚
目の絶縁膜上でボンディング・ワイヤ（１４１と結合さ
ｉＬでいる。
この構成により）外部ｌり）らの印加’ｉｌｌ、圧が、
ホンディング・ワイヤ（［・ｌ）、ポンディング・バッ
ト（］１−　Ｃ）、リード１ル極（１湯を通り透明グｈ
７区ｊ漠（ｔｏ）に到、［１し、光励起された牛ヤリャ
の分ａｍシて必・咬な電界を光＃−電体（９）に形成す
ることになる。
第２図と第３図の従来構成において「電気的接続に関し
て、幾つかの欠点が生じる場合がある。第１の欠点は透
明纒電ｊ摸（１０）とリード電極（１２）との接触不良
が起きやすいがである。；１１３図にンよ光重［１体層
（９）の端面が適当な角度をなしており、滑らかに前記
゛両者が接続されるように見える。しかし、現実には、
光枠電体Ｘｉｊ　（９）をチップあるいはウェハ全面に
形成したＷに不要部分をエツチング等により除去すると
、その端面が舟直になり、極端な場合には、第３図とは
逆の方向に斜めに切込んだ形状となる。とのような状態
では、上部の透明導電膜００）が光導電体層（９）の端
面で切断され４通かとれず電気的な接触不良と１よる。
また、光導′心体層（９）の端面を沿らかにするため、
エツチング等によらず、蒸着マスクを介して光堺電体層
の形成部分を規定する事は可能であるが、マスクの位置
ずれや、蒸着物の規定位負よりさらに外部へのもぐり込
み等により、リード’ｔ　％　ｕ’Ｊの大部分が覆われ
て透明導電膜（１０）と十分な、電気、的接触が得られ
ない欠点となる。
さらに、透明導電膜（１０）を蒸着マスク等にて形状規
定する場合には、同じく位置ずれの問題や別のホンディ
ング・パッドへの短絡等の問題が生じる。
〔兜明、の目的〕
この発明は固体走査ｉ’＋ｊｌと光′−変ｊ処部からｔ
ｊるし１体撮像不子に関して固体走査部上の光電変換部
への新しい電極第３成を提供する４↓を目的とする。さ
らに新しい電極構成によりＬｉ禅気的畿絖の確実な固体
撮像素子を提供する事を１］的とする。
〔究明の概要〕
この発明は、従来−の光導電体層の端面を利用して電気
的な接触を行−゛うかわｉ）に、リード１山極上の光導
電体層と透明感電膜にコンタクト八を設けて、リード電
極を露出させると共に、このコンタクト八にはんだ゛を
充てんし、適切導電ＩＭとリード電極とをこのはんだ電
極を通して゛１６．気的に接続さハた構成となる周体撮
像素子の外部電圧印加市松であるー。
〔発明・の効果〕
この発明により、透明導電膜との電気的接続が確実とな
るほかに蒸着マスクを必要としないので工程が簡易とな
り、歩留まりが向上する利点があ′る。
〔発明の実施例〕
本発明の実施例を図面を用いて説明する。
第４図は本発明の一実施例を示す。第３図と同じくボン
ディング・パッド（１１−Ｃ）とリード電極０のが構成
されており、光導電体層（９）と透明導電膜ＱＯ）の一
部にて、かつ画像を構成する有効画面領域外にコンタク
ト穴があけられこの部分にはんだが充てんされて、はん
だ電極（１５１を形成する。このはんだ電極は下部にお
いてはリード電極と直接接触し、上部においては、盛上
った部分にて透明導電膜００）と接触する。
第５図は第４図の固体撮像素子の製造方法の一実施例を
示す説明図である。同図に示す如く、ウェハ全体のうち
、第４図に関連した一部であるダイシング部を含めて製
造工程を示す。同図（イ）は、ボンディング・パッド（
１１−Ｃ）とリード電極（１邊を形成した状態を示す。
次に同図（ロ）に示す如（ａ−８ｉなどの光導電膜（９
）を全面に形成し、さらにその上にＩＴＯ（Ｉｎｄｉｕ
ｍ−Ｔｉｎ−Ｏｘｉｄｅ）などの透明導電膜ＱＯＩを同
じく全面に形成する。この後、ホト・レジスト膜用を全
面に塗対し、所定のホト・マスクによりＤ１ｇ光現像現
像。この過程でコンタクト穴部やチップ周辺部のレジス
トを除く。さらに、同図（ハ）に示すように、前述のレ
ジスト膜をブロックとして用いて、Ｒｃａｃｔｉｕｅ　
Ｉｏｎ　Ｅｔｃｋｉｎｇ　（以下ＲＩ　Ｅ　）法により
、透明導電膜（１０）と光ｎｉ体（９）をエツチングし
、コンタクト穴を形成し、チップ周辺のホンディング・
パッド部を中心に露出させる。この後、同図に）に示す
ように、レジスト膜を剥離し、コンタクト穴にはんだを
注入、元てんし、固化する。
ダイミンクによりチップを分離し、パッケージにマウン
トした後にホンディングを行ない第４図の固体撮像素子
とする。
上記したように透明導電膜への′−気気後接触はんだ電
極を介して行なわれる。はんだの他にも銀ペーストなど
の導電ペーストを用いる事ができる。
自動ディスペンサ機構と連動させて一定量のはんだや導
電ペーストをコンタクト穴へ注入する事が可能であり、
確実に下部のリード電極と上部の透明導電膜を電気的に
接続する事が可能である。
銀ペーストやはんだなどを第５図に）の光導電膜のり１
に部０ηに塗付して導通をとる事も可能であるが銀ペー
ストやはんだが流れてしまい目的を達しない場合がある
。本発明によれば、コンタクト用の穴が形成されており
、その中に十分に電極材料を充てんすれば流出する事な
く接続が可能となる。
また図に示した如く、充てん部の頂点に表面張力があれ
ば、ウェハが少々傾いても傾きの方向の一部では常に透
明導電膜と接触可能である。
′上気的接触が確実である他に、第５図（０）に示した
ように光導電体層や透明導電膜はウェハ全面に一様に形
成すれば良くパターニングはホト・レジストの１図に減
少し、レジスト・ブロック、さらには透明ｓｉｘのブロ
ックなどのセルファライニングが利用できるので、工程
がきわめて簡単となり、素子の歩留マりが向上する。
〔発明の他の実施例〕
第６図は本発明の他の実施例を示す。前述の実施例と異
なる点は、はんだやペーストを充てんする部分の様子で
ある。すなわちフィールド酸化膜の位置糠で光４電ｊ換
（９）や透明４電膜α０を伸ばしてあく。さらにはんだ
やペーストを充てんするコンタクト穴の位ａのフィール
ド酸化膜（ｌａｔにあらかじめ、段差をつけておく。こ
の状態でリード電極を形成し、前述の第５図の製造工程
（で従って光導電膜（９）と込明導４膜ｕＯ）を形成し
、Ｉｔ、ＩＥ法によりコンタクト穴を形成した上ではん
だやペーストの電極材４：Ｊｒを元てんする。これら材
料は透明導成膜上知広がって１工気的なコンタクトを確
実とするが、この際に、１〜２μｍの段差が重電材料の
宿めとなって、広がりを押め有効画面領域等へ流れ出し
て、表面を汚す心配が無くなる。段差のついた部分をコ
ンタクト穴より大きく取っておけば！材料を元てんする
場合の位置精度の調整に自由度が多くなり、作業効率が
上る。丈だ、ウェハの傾きが可成りあっても頷きのどち
ら力）でコンタクトする確率がさらに上る。
実施例においては固体撮１象索子の走査部としてインタ
ーライン転送形ＣＣＤの例を示したが、これに限らず、
蓄積ダイオードを合するＭＯＳ形やＣＶＤ形にも適用で
きる事は勿論である。
また絶縁膜としてＳｉＯ□などの酸化ｊ膜を主として例
示したが、５ｉＩＩ”４膜やそれらの複合層でも艮い。
なお、光電変換部の材料としてａ−８ｉＯ例を述べたが
これに限らず撮像管用の光電変換材料として用いもれて
いるＳｂ、８．、　ＳＩ！−Ａｓ　−Ｔｅ　、　ＣｄＳ
ｅやＣｄＺｎＴｅが１史える事は明らかであり、ＩｎＳ
ｂやｆ’ｂｓｎＴｚ　。
ＣｄＨｇＴＪなどの赤外用光電材料も便える。ざらに光
害′也膜のみならず光起電膜にも便える事は明らかであ
る。
また、−極杓料は実施例で述べた他にＡｕ、Ａｇ、。
Ｐｔ、ＡＪ−８ｉ、Ｉｎ、Ｓｎなど各種の材料が使える
池に蒸看、スパッタやＣＶＤ法ではポリＳ１膜も使える
事は明らかである。
韮た、透明導゛−膜にはｆ　’ｌ’　０のみならばＳｎ
Ｏ。
等が使入る。さらに先人射光に対して透明であれば艮い
ので、これらに限らず、例えば薄いＰｔ嵐極なとでも良
い。まだ、透明導電膜に限らず周辺部の補強の意味や、
オプチナカル・ブラック部を形成する意味で形成したＡ
Ｊ！’ｇ極やその他の雀属電極でも良い。これら金属電
極は透明導電膜の上部にあっても良く、コンタクト人よ
り離れた位置で両者が接触し、コンタクト穴部には金属
’［４極が光導４体の上部にあ−っでも艮い。この意味
では光’ｌＪＬ変換層の上部電極と名付けた方が明確に
なり、この上部電極とリード部とをはんだでＩ＆続する
事が本発明の狙いである４　７よお、上部４極は光導゛
醒体層の全面ｔ′＃Ｊｉ、うものばかりでなく縞状や井
桁状に構成されたものでも艮い事は勿論である。
以上述べたように、固体走査部と光′Ｉ毬変換部を有１
−る同体撮像素子の外部電圧印加電極において、光電変
換部の上部電極と光電変換部の下にあるリード電極がは
んだ電極により接続された構成により電気的接触不良や
導通不良の７．（い同体撮像素子の外部電圧印加電極を
得る事ができる。
なお、はんだやペーストを乾煉固化させるには通常の方
法でも良いが、レーザー光照射によっても艮い。コンタ
クト穴位置が規定されているので照射位置の確定が谷易
だからである。
【図面の簡単な説明】
第１図は固体走査部とその上部に光電変換部を１ｆする
同体撮像素子の断面図ＷＫ２図は従来の同体撮像素子の
一チップの′ａ極配渥を示す図、第３図は従来の固体」
最像訊子の電極構成断面図、第４図Ｖよ本発明の固体’
）ｊ＋　ｉ象素子の電極構成の断面図、第５図は本発明
の′−電極構成製造方法の一実施例を示す図、及び第６
図は本発明の同体撮像素子０１九俄＋ｒｔｔ成の１０シ
の爽ノ通例ケボすｉＪｒ面図。 ｌ・・・Ｐ形Ｓ　１基板　　２・・・垂直ＣＣＤ３・・
・蓄４女ダイオード　４・・・ポリＳｉ屈極５・・弓配
−酸化膜　　　６・・・第一電極７・・・第二敗化膜　
　　８・・・第二電極９・・・冗導′屯体層　　　１０
・・・透明導電膜１１−ａ、月−ｂ、ｔｉｃ・・・ホン
ディング・バッド１２・・・リード′ｒＬ極　　　１３
・・・フィールド酸化膜Ｊ４・・・ポンディング・ツイ
ヤ　１５・・・はんだ電極１６・・・ホト・レジスト　
　１７・・・端部代理人升理士　則近憲佑（ほか１名） 第　　１　　図 第　　２　　図 第　　３　　図 第４図 第　　５　　図 第　　６　　図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に形成された固体走査部と該半導体基板上に
    形成された光電変換部を有する固体撮像素子の該光電変
    換部への外部電圧印加電極において有効画面領域外に設
    けられたリード電極上の光電変換層と上部電極の一部に
    形成されたコンタクトン（に充てんされたはんだ電極も
    しくは導鷺ペースト電極を、４して、該上部電極と該リ
    ード９．モ惚が′１１Ｌ気的に接続され、該リード電極
    が半導体基板上の絶縁膜上にてポンディグ・ワイヤにて
    結線されているルを特徴とする固体撮像素子の外部、ル
    圧印加電極。
JP57166557A 1982-09-27 1982-09-27 固体撮像素子の外部電圧印加電極 Pending JPS5956765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57166557A JPS5956765A (ja) 1982-09-27 1982-09-27 固体撮像素子の外部電圧印加電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57166557A JPS5956765A (ja) 1982-09-27 1982-09-27 固体撮像素子の外部電圧印加電極

Publications (1)

Publication Number Publication Date
JPS5956765A true JPS5956765A (ja) 1984-04-02

Family

ID=15833464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57166557A Pending JPS5956765A (ja) 1982-09-27 1982-09-27 固体撮像素子の外部電圧印加電極

Country Status (1)

Country Link
JP (1) JPS5956765A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880990A1 (fr) * 2005-01-14 2006-07-21 St Microelectronics Sa Dispositif semi-conducteur optique a diodes photo-sensibles et procede de fabrication d'un tel dispositif.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880990A1 (fr) * 2005-01-14 2006-07-21 St Microelectronics Sa Dispositif semi-conducteur optique a diodes photo-sensibles et procede de fabrication d'un tel dispositif.
US7709916B2 (en) 2005-01-14 2010-05-04 Stmicroelectronics S.A. Optical semiconductor device having photosensitive diodes and process for fabricating such a device

Similar Documents

Publication Publication Date Title
US7709969B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
JPS6045057A (ja) 固体撮像装置の製造方法
JPS6156583A (ja) 固体撮像装置
US7767487B2 (en) Formation of contacts on semiconductor substrates
JPS5956765A (ja) 固体撮像素子の外部電圧印加電極
JP2723520B2 (ja) 固体撮像素子
JPS59119980A (ja) 固体撮像装置の製造方法
JP2897368B2 (ja) 半導体装置のバンプ構造体の形成方法
JP2877382B2 (ja) 固体撮像装置
TWI814537B (zh) 光感測器
JP2763131B2 (ja) 固体撮像装置
JP3028546B2 (ja) 固体撮像素子及びその製造方法
JPS6051376A (ja) 固体撮像装置
KR20010087036A (ko) 엑스레이 디텍터
JP2870048B2 (ja) 固体撮像装置
JP2853778B2 (ja) 固体撮像装置
JPS59196667A (ja) 固体撮像装置
KR100873810B1 (ko) 퓨즈박스를 갖는 이미지센서 제조방법
JPS59119760A (ja) 固体撮像素子
JP2504995Y2 (ja) 光半導体チップキャリア
JPS6041874B2 (ja) 固体撮像素子の製造方法
JPS6153879A (ja) 固体撮像装置およびその製造方法
JPH0232833B2 (ja)
JPS59151575A (ja) 固体撮像素子
JPS5870685A (ja) 固体撮像装置