JPS5955524A - 初期プログラムロ−ド方式 - Google Patents
初期プログラムロ−ド方式Info
- Publication number
- JPS5955524A JPS5955524A JP57165862A JP16586282A JPS5955524A JP S5955524 A JPS5955524 A JP S5955524A JP 57165862 A JP57165862 A JP 57165862A JP 16586282 A JP16586282 A JP 16586282A JP S5955524 A JPS5955524 A JP S5955524A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- file
- program
- loaded
- information table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 11
- 238000011068 loading method Methods 0.000 abstract description 10
- 238000012423 maintenance Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 3
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明は複数のプロセッサから構成されるマルチプロセ
ッサシステムにおける初期プログラムロード方式に関す
る。
ッサシステムにおける初期プログラムロード方式に関す
る。
一般に複数のプロセッサから構成されるシステムにおい
ては、ファイル媒体に格納されている各プロセッサのプ
ログラム毎にファイルラベルを設け、このファイルラベ
ルをあらかじめ決めであるロード順に従ってサーチし、
各プロセッサヘロードしている。このために、ファイル
ラベルが多くなると共に、プログラムファイルの追加、
削除に対してファイルラベルの追加、削除が必要になる
ことから、追加、削除に伴う修正の作業量（ファイルラ
ベルのアロケート等）が太きいという欠点がある。
ては、ファイル媒体に格納されている各プロセッサのプ
ログラム毎にファイルラベルを設け、このファイルラベ
ルをあらかじめ決めであるロード順に従ってサーチし、
各プロセッサヘロードしている。このために、ファイル
ラベルが多くなると共に、プログラムファイルの追加、
削除に対してファイルラベルの追加、削除が必要になる
ことから、追加、削除に伴う修正の作業量（ファイルラ
ベルのアロケート等）が太きいという欠点がある。
本発明の目的はファイルラベルを少なくし、プログラム
ファイルの維持管理を容易にする初期プログラムロード
方式を提供することにある。
ファイルの維持管理を容易にする初期プログラムロード
方式を提供することにある。
本発明の特徴とするところは、各プロセッサにロー ド
するプログラムが格納されているファイル上の位置とロ
ート順を示すロード情報テーブルと、該テーブルを一つ
のファイルとして該テーブルの位置を示す第１のファイ
ルラベルと、次にプロセッサにロートするプログラムフ
ァイルの位置を示す第２のファイルラベルとを記憶する
手段を設け、第１のファイルラベルによって示されるロ
ード情報テーブルで第２のファイルラベルを逐次更新し
、第２のファイルラベルを示すプログラムをブロセツザ
ヘロードすることにある。
するプログラムが格納されているファイル上の位置とロ
ート順を示すロード情報テーブルと、該テーブルを一つ
のファイルとして該テーブルの位置を示す第１のファイ
ルラベルと、次にプロセッサにロートするプログラムフ
ァイルの位置を示す第２のファイルラベルとを記憶する
手段を設け、第１のファイルラベルによって示されるロ
ード情報テーブルで第２のファイルラベルを逐次更新し
、第２のファイルラベルを示すプログラムをブロセツザ
ヘロードすることにある。
第１図は本発明の一実施例を示すブロック図であ４）。
図において、共通バスＪに中央処理装置（（’ Ｉ’
＋１ ） ２、人出力処Ｊ１１１装置（１０１’）３，
４．５およびコモンメモ’Ｊ （ＣＭ ） ６が結合さ
れている。
＋１ ） ２、人出力処Ｊ１１１装置（１０１’）３，
４．５およびコモンメモ’Ｊ （ＣＭ ） ６が結合さ
れている。
Ｃ７１ｔＪ ２オ６よびｌ Ｏ］、’ ３ 、４ 、５
はそれぞれプロセッサ１１〜１／Ｉおよびメモリ７〜１
（）で構成され、各プロセッサ１１〜１・１はＣＭ ６
を共通にアクセスする。
はそれぞれプロセッサ１１〜１／Ｉおよびメモリ７〜１
（）で構成され、各プロセッサ１１〜１・１はＣＭ ６
を共通にアクセスする。
プロセッサ１２にはディスクあるいはフロッピーディス
クからなるファイル媒体１５が接続される。ファイル媒
体１５には各プロセッサ用のプログラムが格納されてお
り、１７は１０１） ４用プログラム、］９はＴ、 Ｏ
Ｐ Ｓ用プログラムを示している。各プログラムはそれ
ぞれのロードプログラム１８．２０を含み、そこにはそ
れぞれのプロセッサ識別子２３ 、２／Ｉがある。】６
はプログラムのファイルラベルであり、次にロードする
プログラムのファイル上の位置（先頭アドレスＢ１、後
尾アドレスＥ、 ）を示す。２１はロード情報テーブル
であり、各プロセッサにロードするプログラムが格納さ
れて℃・るファイル上の位置をロード順に保持している
。２２はロード情報テーブルを一つのファイルとしてそ
の位置を示すファイルテーブルである。
クからなるファイル媒体１５が接続される。ファイル媒
体１５には各プロセッサ用のプログラムが格納されてお
り、１７は１０１） ４用プログラム、］９はＴ、 Ｏ
Ｐ Ｓ用プログラムを示している。各プログラムはそれ
ぞれのロードプログラム１８．２０を含み、そこにはそ
れぞれのプロセッサ識別子２３ 、２／Ｉがある。】６
はプログラムのファイルラベルであり、次にロードする
プログラムのファイル上の位置（先頭アドレスＢ１、後
尾アドレスＥ、 ）を示す。２１はロード情報テーブル
であり、各プロセッサにロードするプログラムが格納さ
れて℃・るファイル上の位置をロード順に保持している
。２２はロード情報テーブルを一つのファイルとしてそ
の位置を示すファイルテーブルである。
次に１． ＯＰ ４のメモリ９とｉ、ＯＦ２のメモリ１
０ヘファイル媒体１５から初期プログラムをロー１］ス
る場合について説明する。
０ヘファイル媒体１５から初期プログラムをロー１］ス
る場合について説明する。
（１） プログラムロードを統括するＣ Ｐ Ｕ ２
のプロセッサ１１がｌ０Ｐ３のプロセッサ１２を起動す
る。
のプロセッサ１１がｌ０Ｐ３のプロセッサ１２を起動す
る。
（２）ＩＯＰ３のプロセッサ１２は最初の起動であれば
、ファイルラベル 範囲のロード情報テーブル２１を１ ０ Ｐ ３のメモ
リ８ヘロードする。
、ファイルラベル 範囲のロード情報テーブル２１を１ ０ Ｐ ３のメモ
リ８ヘロードする。
（３）ＩＯＰ３のプロセッサ１２は、ファイルラベル１
６上の１３ とＥ＋とて・示されるｆ． Ｏ ｉ）
／Ｉ用プログラム１７をＣ Ｍ ６ヘロードする。
６上の１３ とＥ＋とて・示されるｆ． Ｏ ｉ）
／Ｉ用プログラム１７をＣ Ｍ ６ヘロードする。
（’Ｉ）ＣＭ６上へロードが終了するとＩ Ｏ ｌ）
３のプロセッサ１２は、Ｃ ｌ） Ｕ ２のプロセッサ
ー１へ通知する。
３のプロセッサ１２は、Ｃ ｌ） Ｕ ２のプロセッサ
ー１へ通知する。
（５） Ｃ １’ ＩＪ ２のプロセッサー１ばＣ
Ｍ ６ヘロードされた１０Ｐ７Ｉ用プログラム１７の一
部にある１０■）／Ｉ用ロードプログラム１８の内部情
報であるプロセッサ識別子２；つによりｉ． Ｏ Ｐ
４用のプログラムであることを識別し、■ＯＰ／Ｉのプ
ロセッサ１：３へ通知する。
Ｍ ６ヘロードされた１０Ｐ７Ｉ用プログラム１７の一
部にある１０■）／Ｉ用ロードプログラム１８の内部情
報であるプロセッサ識別子２；つによりｉ． Ｏ Ｐ
４用のプログラムであることを識別し、■ＯＰ／Ｉのプ
ロセッサ１：３へ通知する。
（６） １． ０ ］）４のプロセッサー３は、ｔ
Ｏ ］〕４用ロートプログラム１８を実行することによ
り、Ｊ． Ｏ Ｉ）４のメモリ９へＣＭ６からプログラ
ム実体をロー ドする。
Ｏ ］〕４用ロートプログラム１８を実行することによ
り、Ｊ． Ｏ Ｉ）４のメモリ９へＣＭ６からプログラ
ム実体をロー ドする。
（７） ロード終了後、Ｉ Ｏ Ｐ ４のプロセッサ
１３は゛、Ｃ Ｐ Ｕ ２のプロセッサ１１を介して、
■０１）３のプロセッサ】２へ通知する。
１３は゛、Ｃ Ｐ Ｕ ２のプロセッサ１１を介して、
■０１）３のプロセッサ】２へ通知する。
（８） １０Ｐ３のプロセッサ］２は、１． Ｏ Ｐ
３のメモリ８上のロード情報テーブル２１を参照して、
次にロードずべきＩ Ｏ Ｐ ４用プログラム１９のロ
ード範囲を示ずＢ２とＢ２を、ファイルラベル１６上の
以前のＢ１とＥｌの上にオーバライドする。
３のメモリ８上のロード情報テーブル２１を参照して、
次にロードずべきＩ Ｏ Ｐ ４用プログラム１９のロ
ード範囲を示ずＢ２とＢ２を、ファイルラベル１６上の
以前のＢ１とＥｌの上にオーバライドする。
（９）以後は、（３）〜（８）を、次にロードすべきプ
ログラムがない場合（ロード情報テーブル２」のエンド
すが最終ロード表示（たとえば、Ｆ〜Ｆ）を示す。）ま
で繰り返す。次にロードすべきプログラムがない場合、
Ｉ Ｏ １）３のプロセッサ】２ば、ファイルラベル１
６を初期値であるＢ１と■Ｄ１にもどして、Ｃ Ｐ Ｕ
２のプロセッサ１１へ通知してロードを完了する。
ログラムがない場合（ロード情報テーブル２」のエンド
すが最終ロード表示（たとえば、Ｆ〜Ｆ）を示す。）ま
で繰り返す。次にロードすべきプログラムがない場合、
Ｉ Ｏ １）３のプロセッサ】２ば、ファイルラベル１
６を初期値であるＢ１と■Ｄ１にもどして、Ｃ Ｐ Ｕ
２のプロセッサ１１へ通知してロードを完了する。
本発明によれば、プログラムの追加、削除に対しても、
ファイルラベルの追加、削除を行なうことなく、ロード
情報テーブルのエントリの追加、削除をすることで対応
でき、ポリプロセッサ等のようにプロセッサ台数が非常
に多くなり、プログラムを多数必要とするようなシステ
ムにおし・でも、プログラムファイルの維持管理が容易
になる。
ファイルラベルの追加、削除を行なうことなく、ロード
情報テーブルのエントリの追加、削除をすることで対応
でき、ポリプロセッサ等のようにプロセッサ台数が非常
に多くなり、プログラムを多数必要とするようなシステ
ムにおし・でも、プログラムファイルの維持管理が容易
になる。
図は本発明の一実施例を示すブロック図である。
１・・共通バス、２・・中央処理装置（ＣＰ Ｕ ）、
３．４ ｙ ５・・・入出力処理装置（１０Ｔ、） ）
、６・・・コモンメモリ（ＣＭ）、７〜［０・ メモリ
、１１〜１４・・・プロセッサ、１５・・・ファイル媒
体、１６ 、２２・ファイルラベル、１７ 、１９・・
［０１〕用プログラム、２１・・ロード情報テーブル。
３．４ ｙ ５・・・入出力処理装置（１０Ｔ、） ）
、６・・・コモンメモリ（ＣＭ）、７〜［０・ メモリ
、１１〜１４・・・プロセッサ、１５・・・ファイル媒
体、１６ 、２２・ファイルラベル、１７ 、１９・・
［０１〕用プログラム、２１・・ロード情報テーブル。
Claims (1)
- （１）級数のプロセッサと、複数のプロセッサが共通に
アクセスできろコモンメモリとからなるマルチプロセッ
サシステムにおいて、各プロセッサにロードするプログ
ラムが格納されているファイル士の位１゛β、とロード
順を示すロード情報テーブルと、該テーブルを一つのフ
ァイルとして該テーブルの位置を示す第１のファイルラ
ベルと、次にプロセッサにロードするプログラムファイ
ルの位置を示す第２のファイルラベルとを記憶する手段
を設け、」二記第１のファイルラベルによって示される
上記ロー ド′１νを報テーブルによって上記第２のフ
ァイルラベルを逐次更新し、該第２のファイルラベルが
示すプログラムをプロセッサへロードすることを特徴と
する初期プログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165862A JPS5955524A (ja) | 1982-09-22 | 1982-09-22 | 初期プログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165862A JPS5955524A (ja) | 1982-09-22 | 1982-09-22 | 初期プログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955524A true JPS5955524A (ja) | 1984-03-30 |
Family
ID=15820397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57165862A Pending JPS5955524A (ja) | 1982-09-22 | 1982-09-22 | 初期プログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955524A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0910014A2 (en) * | 1997-10-03 | 1999-04-21 | Texas Instruments Inc. | Program loading method and apparatus |
-
1982
- 1982-09-22 JP JP57165862A patent/JPS5955524A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0910014A2 (en) * | 1997-10-03 | 1999-04-21 | Texas Instruments Inc. | Program loading method and apparatus |
| EP0910014A3 (en) * | 1997-10-03 | 2000-09-13 | Texas Instruments Inc. | Program loading method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0371941B1 (en) | Generic application programming interface system and method | |
| US4414627A (en) | Main memory control system | |
| JPS6040067B2 (ja) | 分散制御型多重処理システム | |
| JPS63226762A (ja) | デ−タ処理方式 | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| GB2195192A (en) | System recovery method for computer system | |
| JPS5955524A (ja) | 初期プログラムロ−ド方式 | |
| US5684995A (en) | Segment division management system | |
| JPS63311450A (ja) | ファイルアクセス排他制御方式 | |
| JP2718676B2 (ja) | 仮想記憶ダンプ処理方法 | |
| JPH0731595B2 (ja) | オンライン中におけるロードモジュール入替方式 | |
| JPH02226350A (ja) | 計算機システムのデータ管理方法 | |
| JPS6231386B2 (ja) | ||
| JP2740572B2 (ja) | プログラムロード方法 | |
| JPS63241650A (ja) | プログラムロ−デイング方式 | |
| JP2551054B2 (ja) | 入出力系再構成処理装置 | |
| JPH01102647A (ja) | テストプログラムロード制御方式 | |
| JPS61292767A (ja) | オンラインシステムにおける出力制御方式 | |
| JPS6086654A (ja) | 他ｃｐｕからのシステムリモ−トロ−デイング方式 | |
| JPS62184535A (ja) | オペレ−テイング・システムの非常駐化方式 | |
| JPH03246654A (ja) | データ転送制御方法 | |
| JPH02138646A (ja) | レコード追加処理方式 | |
| JPH0412487B2 (ja) | ||
| JPH03148730A (ja) | プロセスキュー処理方式 | |
| JPH0512029A (ja) | 管理テーブル使用によるプログラムのロードシステム |