JPS5954221A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5954221A JPS5954221A JP16445982A JP16445982A JPS5954221A JP S5954221 A JPS5954221 A JP S5954221A JP 16445982 A JP16445982 A JP 16445982A JP 16445982 A JP16445982 A JP 16445982A JP S5954221 A JPS5954221 A JP S5954221A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- concentration
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はN型シリコン基板を必要とする半導体装11室
、特に半導体素子のリーク電流が極めて少なく耐圧低下
のない極めて信頼性の高い半導体装置に関する。
、特に半導体素子のリーク電流が極めて少なく耐圧低下
のない極めて信頼性の高い半導体装置に関する。
従来、N型シリコン基板を必要とする半導体装置は構成
される半導体素子に必要な濃度にN型不純物が添加され
ると共に約10” Rの酸素が内在したシリコン結晶に
形成されていた。そのため、シリコン結晶に内在する酸
素が析出し内部欠陥。
される半導体素子に必要な濃度にN型不純物が添加され
ると共に約10” Rの酸素が内在したシリコン結晶に
形成されていた。そのため、シリコン結晶に内在する酸
素が析出し内部欠陥。
表面欠陥として現われていた。内部欠陥はゲッタリング
効果で有効であるが表面欠陥は半導体素子のリーク電流
を引き起こし、かつ耐圧が低下し構成された半導体装置
は特性が劣化し信頼性も低くなってしまう。
効果で有効であるが表面欠陥は半導体素子のリーク電流
を引き起こし、かつ耐圧が低下し構成された半導体装置
は特性が劣化し信頼性も低くなってしまう。
第1図は従来の半導体装IfのPN接合ダイオードの一
例を示す断面図である。N型シリコン基板10表面にP
型層2を選択的に設けである。N型シリコン基板1内に
内在する酸素の析出による内部欠陥3が形成されており
かつPN接合ダイオードが形成されている領域にも表面
欠陥4が形成されており、PN接合ダイオードのリーク
電流が増大し耐圧は低下する。
例を示す断面図である。N型シリコン基板10表面にP
型層2を選択的に設けである。N型シリコン基板1内に
内在する酸素の析出による内部欠陥3が形成されており
かつPN接合ダイオードが形成されている領域にも表面
欠陥4が形成されており、PN接合ダイオードのリーク
電流が増大し耐圧は低下する。
以上のように、N型シリコン基板内に有益な内部欠陥が
ありながら半導体素子形成領域にも表面欠陥が存在する
ために半導体素子のリーク電流が増大し耐圧は低下し半
導体装置は特性が劣化し信頼性も低下してしまう問題が
あった。
ありながら半導体素子形成領域にも表面欠陥が存在する
ために半導体素子のリーク電流が増大し耐圧は低下し半
導体装置は特性が劣化し信頼性も低下してしまう問題が
あった。
本発明の目的は、上記欠点を除き半導体素子形成領域は
無欠陥層でかつ高密度内部欠陥層が形成されており半導
体素子のリーク電流が極めて少なく、耐圧の低下がない
極めて信頼性の高い半導体装置を提供することにある。
無欠陥層でかつ高密度内部欠陥層が形成されており半導
体素子のリーク電流が極めて少なく、耐圧の低下がない
極めて信頼性の高い半導体装置を提供することにある。
本発明者は、シリコン結晶中の酸素の赦度を[Oi]。
ボロンの濃度を[B]と表わした時、[B]≧[O1]
≧14 X 1017としたときシリコン結晶内に極め
て高密度の内部欠陥が形成されることを見出し、本発明
はN型不純物の濃度を[D]と表わすと[D]>[B1
2[O1]≧14 X I 017cti’i3とする
ことでN型シリコン結晶に適用可能となることを新たに
認識したことにより達成された。
≧14 X 1017としたときシリコン結晶内に極め
て高密度の内部欠陥が形成されることを見出し、本発明
はN型不純物の濃度を[D]と表わすと[D]>[B1
2[O1]≧14 X I 017cti’i3とする
ことでN型シリコン結晶に適用可能となることを新たに
認識したことにより達成された。
本発明の半導体装置の特徴とするところは、シリコン結
晶中に含まれる酸素の濃度を[Oi]、 ボロンの濃
度を[B]、N型不純物の濃度を[D]と表わしたとき
口1) ] ) [13]≧[Oi]≧14 X10
cmのN型基板上に成長したエピタキシャル結晶に形成
された・電気的素子より成る点にある。
晶中に含まれる酸素の濃度を[Oi]、 ボロンの濃
度を[B]、N型不純物の濃度を[D]と表わしたとき
口1) ] ) [13]≧[Oi]≧14 X10
cmのN型基板上に成長したエピタキシャル結晶に形成
された・電気的素子より成る点にある。
以下、不発明を実施例により説明する。第2図は、本発
明をP N接合ダイオードを形成した半導体装に、に適
用した場合の断面図である。例えは。
明をP N接合ダイオードを形成した半導体装に、に適
用した場合の断面図である。例えは。
酸素の濃度[Oi]= 15 x 1017贋、ボロン
の濃度[Bコニ15X10”贋、アンチモンの濃度5X
10 cmのN型シリコン基板50表面に厚さ10μ
、比抵抗5ΩcmのN型エピタキシャル層6が設けられ
、さらにN型エピタキシャル層6の表面にはP型層7が
選択的に設けられている。N型シリコン基板5内には高
密度の内部欠陥8が形成されているがN型エピタキシャ
ル層6は無欠陥層となる。これは、N型シリコン基板5
内は[B12[O1]≧14 X 1017であるため
高密度内部欠陥8が形成され、N型エピタキシャル層6
は酸素がほとんど含まれていないので欠陥が現われない
ためである。
の濃度[Bコニ15X10”贋、アンチモンの濃度5X
10 cmのN型シリコン基板50表面に厚さ10μ
、比抵抗5ΩcmのN型エピタキシャル層6が設けられ
、さらにN型エピタキシャル層6の表面にはP型層7が
選択的に設けられている。N型シリコン基板5内には高
密度の内部欠陥8が形成されているがN型エピタキシャ
ル層6は無欠陥層となる。これは、N型シリコン基板5
内は[B12[O1]≧14 X 1017であるため
高密度内部欠陥8が形成され、N型エピタキシャル層6
は酸素がほとんど含まれていないので欠陥が現われない
ためである。
上記実施例の説明ではPN接合ダイオードを設けた半導
体装置について説明したが、N型シl) コン基板を必
要とする全ての半導体装置に適用できる。
体装置について説明したが、N型シl) コン基板を必
要とする全ての半導体装置に適用できる。
以上詳細に説明したように本発明によればN型シリコン
基板を必要とする半導体装置の半導体素子のリーク電流
が減少し、耐圧低下のない極めて信頼性の高い半導体装
置を得ることができる。
基板を必要とする半導体装置の半導体素子のリーク電流
が減少し、耐圧低下のない極めて信頼性の高い半導体装
置を得ることができる。
第1図は従来の半導体装jaを説明するための断面図、
第2図は本発明をPN接合ダイオードを設けた半導体装
h〜、に適用した場合の一実施例を示す断面図で1bる
。 1.5・・・・・N型シリコン基板、2,7・・・・・
・P型層、3.8・・・・・・内部欠陥、4・・・・・
・表面欠陥、6・・・・・・N型エピタキシャル層。 82 4 Z 27 辺 2 2 図
第2図は本発明をPN接合ダイオードを設けた半導体装
h〜、に適用した場合の一実施例を示す断面図で1bる
。 1.5・・・・・N型シリコン基板、2,7・・・・・
・P型層、3.8・・・・・・内部欠陥、4・・・・・
・表面欠陥、6・・・・・・N型エピタキシャル層。 82 4 Z 27 辺 2 2 図
Claims (1)
- 【特許請求の範囲】 シリコン結晶中に含まれる酸素の濃度を口Oi]。 ボロンの濃度を[B]、N型不純物の濃度を[D]と表
わしたとき、[D]>[B]≧[Oi]≧14X 1
o17cRのN型基゛板上に成長したエピタキシャル結
晶に、電気的素子を形成したことを特徴とする半導体装
[改。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16445982A JPS5954221A (ja) | 1982-09-21 | 1982-09-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16445982A JPS5954221A (ja) | 1982-09-21 | 1982-09-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5954221A true JPS5954221A (ja) | 1984-03-29 |
Family
ID=15793571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16445982A Pending JPS5954221A (ja) | 1982-09-21 | 1982-09-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5954221A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160492A (en) * | 1989-04-24 | 1992-11-03 | Hewlett-Packard Company | Buried isolation using ion implantation and subsequent epitaxial growth |
-
1982
- 1982-09-21 JP JP16445982A patent/JPS5954221A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160492A (en) * | 1989-04-24 | 1992-11-03 | Hewlett-Packard Company | Buried isolation using ion implantation and subsequent epitaxial growth |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4358622B2 (ja) | 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法 | |
US3345221A (en) | Method of making a semiconductor device having improved pn junction avalanche characteristics | |
US3299329A (en) | Semiconductor structures providing both unipolar transistor and bipolar transistor functions and method of making same | |
JP2002198436A (ja) | 半導体集積回路装置およびその製造方法 | |
US4051506A (en) | Complementary semiconductor device | |
US3929528A (en) | Fabrication of monocriptalline silicon on insulating substrates utilizing selective etching and deposition techniques | |
US4009484A (en) | Integrated circuit isolation using gold-doped polysilicon | |
US3595713A (en) | Method of manufacturing a semiconductor device comprising complementary transistors | |
US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
US4641172A (en) | Buried PN junction isolation regions for high power semiconductor devices | |
US4149915A (en) | Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions | |
JPS5954221A (ja) | 半導体装置 | |
JPS58218168A (ja) | 双方向トランジスタ | |
US3236701A (en) | Double epitaxial layer functional block | |
US3248614A (en) | Formation of small area junction devices | |
JPS5811743B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
US3194699A (en) | Method of making semiconductive devices | |
JPH07221116A (ja) | トランジスタ | |
US3858238A (en) | Semiconductor devices containing as impurities as and p or b and the mehtod of manufacturing the same | |
US4019195A (en) | Semi-conductor device capable of supporting high amperages of inverse current | |
US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
JP3144527B2 (ja) | 高濃度pn接合面を有する半導体装置の製造方法 | |
JPS5982718A (ja) | 半導体装置 | |
JPS5913378A (ja) | ツエナ−ダイオ−ド | |
JP4822480B2 (ja) | 半導体集積回路装置およびその製造方法 |