JPS5952939A - デ−タ多重化装置 - Google Patents
デ−タ多重化装置Info
- Publication number
- JPS5952939A JPS5952939A JP16338082A JP16338082A JPS5952939A JP S5952939 A JPS5952939 A JP S5952939A JP 16338082 A JP16338082 A JP 16338082A JP 16338082 A JP16338082 A JP 16338082A JP S5952939 A JPS5952939 A JP S5952939A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital signal
- pie
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は１例えば衛星搭載用テレメトリエンコーダ等
に使用されるデータ多重化装置において。
に使用されるデータ多重化装置において。
入力マルチプレクサ回路形式を共通化し、かつ。
パイレベルディジタル信号を１ビツト毎に時分割処理す
ることにより、入力データチャネルの有効利用を図るよ
うにしたものであり、その特徴とするところは、マルチ
プレクサ回路を同一回路形式のアナログスイッチ回路で
構成し、パイレベルディジタル信号、アナログ信号、シ
リアルディジタル信号の３種類の信号径路選択回路を用
い、かつ。
ることにより、入力データチャネルの有効利用を図るよ
うにしたものであり、その特徴とするところは、マルチ
プレクサ回路を同一回路形式のアナログスイッチ回路で
構成し、パイレベルディジタル信号、アナログ信号、シ
リアルディジタル信号の３種類の信号径路選択回路を用
い、かつ。
パイレベルディジタル信号をアナログ信号、シリアルデ
ィジタル信号の８倍のサンプルレートで１ビツト毎に時
分割処理するところにある。
ィジタル信号の８倍のサンプルレートで１ビツト毎に時
分割処理するところにある。
第１図は従来の衛星搭載用テレメトリエンコーダに使用
されているデータ多重化装置の構成を示すものであり９
図中（１）はアナログ信号、（２）はバイレベルディジ
タル信号、（３）はシリアルディジタル信号、（４）は
アナログマルチプレクサ回路、（５）はパイレベルディ
ジタルマルチプレクサ回路、（６）はシリアルディジタ
ルマルチプレクサ回路、（７）は熱変換回路、（８）は
８ビット並列％変換データ、（９）は８ビット並列パイ
レベルディジタルデータ、 Ｑ（１は８ビット並列％変
換データ（８）と８ビット並列パイレベルディジタルデ
ータ（９）ヲ切換えるデータ選択回路、０１）はデータ
選択回路θＱによって切換えられた８ビット並列データ
、Ｏｚはシフトレジスタ回路、鱈は多重化データ出力で
ある。
されているデータ多重化装置の構成を示すものであり９
図中（１）はアナログ信号、（２）はバイレベルディジ
タル信号、（３）はシリアルディジタル信号、（４）は
アナログマルチプレクサ回路、（５）はパイレベルディ
ジタルマルチプレクサ回路、（６）はシリアルディジタ
ルマルチプレクサ回路、（７）は熱変換回路、（８）は
８ビット並列％変換データ、（９）は８ビット並列パイ
レベルディジタルデータ、 Ｑ（１は８ビット並列％変
換データ（８）と８ビット並列パイレベルディジタルデ
ータ（９）ヲ切換えるデータ選択回路、０１）はデータ
選択回路θＱによって切換えられた８ビット並列データ
、Ｏｚはシフトレジスタ回路、鱈は多重化データ出力で
ある。
この装置の動作として、アナログ信号（１）のＡ１−Ａ
ｌ はアナログマルチプレクサ回路（４）によって時分
割多重化され１％変換回路（７）によって８ビツトに量
子化される。
ｌ はアナログマルチプレクサ回路（４）によって時分
割多重化され１％変換回路（７）によって８ビツトに量
子化される。
一方、パイレベルディジタル信号（２；の８１〜８ｍは
パイレベルディジタルマルチプレクサ回路（５）によっ
て時分割多重化され、８ビット単位の並列データとして
同時処理される。これら８ピット並列ろ変換データ（８
）と８ピット並列パイレベルディジタルデータ（９）は
データ選択回路θ〔によって、いずれか一方が選択され
、８ピット並列データαＤとしてシフトレジスタ回路Ｉ
Ｊ′ＩＪに入力される。また、シリアルディジタル信号
（３）のＳ１〜Ｓｎはシリアルディジタルマルチプレク
サ回路（６）によって時分割多重化され、８ビット単位
の直列データとして、シフトレジスタ回路０７Ｊに入力
される。シフトレジスタ回路α邊ではこれらの各データ
を８ビット単位で編集し、多重化データ出力０漠として
直列に出力する。
パイレベルディジタルマルチプレクサ回路（５）によっ
て時分割多重化され、８ビット単位の並列データとして
同時処理される。これら８ピット並列ろ変換データ（８
）と８ピット並列パイレベルディジタルデータ（９）は
データ選択回路θ〔によって、いずれか一方が選択され
、８ピット並列データαＤとしてシフトレジスタ回路Ｉ
Ｊ′ＩＪに入力される。また、シリアルディジタル信号
（３）のＳ１〜Ｓｎはシリアルディジタルマルチプレク
サ回路（６）によって時分割多重化され、８ビット単位
の直列データとして、シフトレジスタ回路０７Ｊに入力
される。シフトレジスタ回路α邊ではこれらの各データ
を８ビット単位で編集し、多重化データ出力０漠として
直列に出力する。
この従来方式のデータ多重化装置においては。
アナログマルチプレクサ回路（４）、パイレベルディジ
タルマルチプレクサ回路（５）及びシリアルディジタル
マルチプレクサ回路（６）はそれぞれ異なった回路形式
で構成されており、かつ、アナログ信号（１）。
タルマルチプレクサ回路（５）及びシリアルディジタル
マルチプレクサ回路（６）はそれぞれ異なった回路形式
で構成されており、かつ、アナログ信号（１）。
パイレベルディジタル信号（２）及びシリアルディジタ
ル信号（３）の各信号処理径路も、それぞれ専用に構成
されているため、上記３種類の各信号要求数に応じて、
アナログマルチプレクサ回路（４）、パイレベルディジ
タルマルチプレクサ回路（５）及びシリアルディジタル
マルチプレクサ回路（６）の各回路数を決定して設計し
なければならず、各信号数の要求が変るたびに再設計し
なければな［；）ないという欠点があり、標準化が困難
であった。
ル信号（３）の各信号処理径路も、それぞれ専用に構成
されているため、上記３種類の各信号要求数に応じて、
アナログマルチプレクサ回路（４）、パイレベルディジ
タルマルチプレクサ回路（５）及びシリアルディジタル
マルチプレクサ回路（６）の各回路数を決定して設計し
なければならず、各信号数の要求が変るたびに再設計し
なければな［；）ないという欠点があり、標準化が困難
であった。
この発明はこのような従来の欠点を改善するもので、以
下この発明７図により詳述する。
下この発明７図により詳述する。
第２図は、この発明によるデータ多重化装置の構成を示
すものであり９図中、０４はアナログ、パイレベルディ
ジタルまたは、シリアルディジタルの入力信号、α９は
８：１マルチプレクサ回路、αＱはＮ：１マルチプレク
サ回路、αηはアナログ、パイレベルディジタル、シリ
アルゲイジクルリ各信号処理径路を切換える１：３信号
径路選択回路。
すものであり９図中、０４はアナログ、パイレベルディ
ジタルまたは、シリアルディジタルの入力信号、α９は
８：１マルチプレクサ回路、αＱはＮ：１マルチプレク
サ回路、αηはアナログ、パイレベルディジタル、シリ
アルゲイジクルリ各信号処理径路を切換える１：３信号
径路選択回路。
（力はＡ ／ Ｄ変換回路、（８）は８ビット並列Ａ
／ Ｄ変換データ、αＱはコンパレータ回路、 Ｑ’ｅ
は、パイレベルディジタルと、シリアルディジタル信号
処理径路乞切換える２：１信号径路選択回路、 （１７
Ｊは。
／ Ｄ変換データ、αＱはコンパレータ回路、 Ｑ’ｅ
は、パイレベルディジタルと、シリアルディジタル信号
処理径路乞切換える２：１信号径路選択回路、 （１７
Ｊは。
シフトレジスタ回路、 （１３は、多重化データ出力で
ある。
ある。
８：１マルチプレクサ回路（１９のＡ〜Ｎ及びＮ：１マ
ルチプレクサ回路（ｌＩ１９はアナログ、パイレベルデ
ィジタル、シリアルディジタルのいずれの信号をも時分
割多重化できる共通のアナログスイッチ回路で構成され
ている７、 この装置の動作としては、入力信号Ｉとしてアナログ信
号の場合は８：１マルチプレクサ回路Ｑ９及びＮ：１マ
ルチプレクサ回路（１［９によって時分割多重化され、
１：３信号径路選択回路ａηで％変換回路（７）の径路
に切換えらｈる。
ルチプレクサ回路（ｌＩ１９はアナログ、パイレベルデ
ィジタル、シリアルディジタルのいずれの信号をも時分
割多重化できる共通のアナログスイッチ回路で構成され
ている７、 この装置の動作としては、入力信号Ｉとしてアナログ信
号の場合は８：１マルチプレクサ回路Ｑ９及びＮ：１マ
ルチプレクサ回路（１［９によって時分割多重化され、
１：３信号径路選択回路ａηで％変換回路（７）の径路
に切換えらｈる。
この時分割多重化されたアナログ信号は％変換回路（７
）で８ビツトに量子化され、８ビット並列各変換データ
（８）としてシフトレジスタ回路ｑ邊に入力される。入
力信号α荀がシリアル−ディジタル信号号の場合は８：
１マルチプレクサ回路αＳ及びＮ：１マルチプレクサ回
路αＱによって時分割多重化され、８ビット単位の直列
データとして、１：３信号径路選択回路（Ｉη、２：１
信号径路選択回路ＱＩｔ経て、シフトレジスタ回路醤に
入力される。一方。
）で８ビツトに量子化され、８ビット並列各変換データ
（８）としてシフトレジスタ回路ｑ邊に入力される。入
力信号α荀がシリアル−ディジタル信号号の場合は８：
１マルチプレクサ回路αＳ及びＮ：１マルチプレクサ回
路αＱによって時分割多重化され、８ビット単位の直列
データとして、１：３信号径路選択回路（Ｉη、２：１
信号径路選択回路ＱＩｔ経て、シフトレジスタ回路醤に
入力される。一方。
入力信号Ｑ４）としてパイレベルディジタル信号の場合
は８：１マルチプレクサ回路α９によって、アナログ及
びシリアルディジタル信号を時分割多重化する場合の８
倍のサンプルレードで、８ビット単位の並列パイレベル
ディジタル信号を１ビツトづつサンプリングし、８ビツ
トの直列データとしてＮ：１マルチプレクサ回路α６１
１，１：３信号径路選択回路αηを経てコンパレータ回
路θ印に入力される。
は８：１マルチプレクサ回路α９によって、アナログ及
びシリアルディジタル信号を時分割多重化する場合の８
倍のサンプルレードで、８ビット単位の並列パイレベル
ディジタル信号を１ビツトづつサンプリングし、８ビツ
トの直列データとしてＮ：１マルチプレクサ回路α６１
１，１：３信号径路選択回路αηを経てコンパレータ回
路θ印に入力される。
コンパレータ回路０１６ではパイレベルディジタル信号
の電圧′ｆｆ：ＴＴＬレベルに変換し、２：１信号径路
選択回路ａ１ヲ経て８ビット直列データとしてシフトレ
ジスタ回路０邊に入力される。
の電圧′ｆｆ：ＴＴＬレベルに変換し、２：１信号径路
選択回路ａ１ヲ経て８ビット直列データとしてシフトレ
ジスタ回路０邊に入力される。
シフトレジスタ回路（１’ＪではこＪｌらの各データを
８ビット単位で編集し、多重化データ出力α違として直
列に出力する。
８ビット単位で編集し、多重化データ出力α違として直
列に出力する。
この発明によるデータ多重化装置によれば、８：１マル
チプレクサ回路Ｑ［有］のサンプルレートヲ２種類用意
し、バイレメルデイジタル信号とアナログ及びシリアル
ディジタル信号に対応して、そのザンプルレ−１・比を
切換えることにより、入力信号（１４）のアナログ、パ
イレベルディジタル及びシリアルディジタル信号チャネ
ル割当てを、所有する８：１マルチプレクサ回路（１勺
の範囲内で、要求に応じて自由に選択することかでき、
データチャネルか有効に利用できるようになり標準化か
容易となる。
チプレクサ回路Ｑ［有］のサンプルレートヲ２種類用意
し、バイレメルデイジタル信号とアナログ及びシリアル
ディジタル信号に対応して、そのザンプルレ−１・比を
切換えることにより、入力信号（１４）のアナログ、パ
イレベルディジタル及びシリアルディジタル信号チャネ
ル割当てを、所有する８：１マルチプレクサ回路（１勺
の範囲内で、要求に応じて自由に選択することかでき、
データチャネルか有効に利用できるようになり標準化か
容易となる。
第１図は従来のデータ多重化装置の構成を示すブロック
図、第２図はこの発明によるデータ多重化装置の構成Ｚ
示すブロック図であり、（１）はアナログ信号、（２）
はパイレベルディジタル信号、（３）はシリアルディジ
タル信号、（４）はアナログマルチプレクサ回路、（５
）はパイレベルディジタルマルチプレクサ回路、（６）
はシリアルディジタルマルチプレクサ回路、（力はＡ％
変換回路。（８）は８ピット並列る変換データ、（９
）は８ピット並列パイレベルテイジタルデータ、叫はデ
ータ選択回路、 （１１）は８ビット並列データ、ａり
はシフトレジスタ回路、θ濠は多重化データ出力、αを
は入力信号、ａりは８：１マルチプレクサ回路、 Ｑｆ
９はＮ：１マルチプレクサ回路、αＤは１：３信号径路
選択回路、 Ｑ１９はコンパレータ回路、α旧ま２：１
信号径路選択回路である。 なお１図中、同一あるいは相当部分には同−符号乞付し
て示しである。 代理人 葛野信−
図、第２図はこの発明によるデータ多重化装置の構成Ｚ
示すブロック図であり、（１）はアナログ信号、（２）
はパイレベルディジタル信号、（３）はシリアルディジ
タル信号、（４）はアナログマルチプレクサ回路、（５
）はパイレベルディジタルマルチプレクサ回路、（６）
はシリアルディジタルマルチプレクサ回路、（力はＡ％
変換回路。（８）は８ピット並列る変換データ、（９
）は８ピット並列パイレベルテイジタルデータ、叫はデ
ータ選択回路、 （１１）は８ビット並列データ、ａり
はシフトレジスタ回路、θ濠は多重化データ出力、αを
は入力信号、ａりは８：１マルチプレクサ回路、 Ｑｆ
９はＮ：１マルチプレクサ回路、αＤは１：３信号径路
選択回路、 Ｑ１９はコンパレータ回路、α旧ま２：１
信号径路選択回路である。 なお１図中、同一あるいは相当部分には同−符号乞付し
て示しである。 代理人 葛野信−
Claims (1)
- アナログ信号、パイレベルディジタル信号及びシリアル
ディジタル信号を多重化するマルチプレクサ回路と、ア
ナログ信号径路、パイレベル信号径路及びシリアルディ
ジタル信号径路を選択する信号径路選択回路と、アナロ
グ信号乞ディジタル信号に変換するＡ変換回路と、パイ
レベルディジタル信号”、ｇ Ｔ Ｔ Ｌレベルに変換
するコンパレータ回路と、パイレベルディジタル信号径
路とシリアルディジタル信号径路を選択する信号径路選
択回路と、／／Ｄ変換回路の出力信号、パイレベルディ
ジタル信号及びシリアルディジタル信号ン１ワード分の
データに編集するシフトレジスタ回路とから構成される
データ多重化装置において、上記３種類の信号乞多重化
するマルチプレクサ回路を同一回路形式で構成し、かつ
、パイレベルディジタル信号をアナログ信号、およびシ
リアルディジタル信号の８倍のサンプルレートで１ビツ
ト毎に時分割処理するようにしたことを特徴とするデー
タ多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16338082A JPS5952939A (ja) | 1982-09-20 | 1982-09-20 | デ−タ多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16338082A JPS5952939A (ja) | 1982-09-20 | 1982-09-20 | デ−タ多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952939A true JPS5952939A (ja) | 1984-03-27 |
Family
ID=15772779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16338082A Pending JPS5952939A (ja) | 1982-09-20 | 1982-09-20 | デ−タ多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159353A (ja) * | 1988-12-13 | 1990-06-19 | Kobe Steel Ltd | 溶融亜鉛めっきにおけるトップドロスの回収装置 |
-
1982
- 1982-09-20 JP JP16338082A patent/JPS5952939A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159353A (ja) * | 1988-12-13 | 1990-06-19 | Kobe Steel Ltd | 溶融亜鉛めっきにおけるトップドロスの回収装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100872811B1 (ko) | 하이브리드 병렬/직렬 버스 인터페이스 | |
| CA1144653A (en) | Codec | |
| JPS62241495A (ja) | データ受信装置 | |
| US5515386A (en) | Transmission circuit for transmitting fixed-length data | |
| JPS5952939A (ja) | デ−タ多重化装置 | |
| EP0135383A2 (en) | Conference bridge circuit arrangements | |
| US4488295A (en) | Alarm immune program signal | |
| US20020057742A1 (en) | Sorting device of variable-length code | |
| JPS59140740A (ja) | デ−タ多重化の装置 | |
| JPH0355930A (ja) | 通信装置 | |
| JP2679184B2 (ja) | ループ形多重化装置 | |
| JPS6171735A (ja) | アナログデ−タのデジタル伝送装置 | |
| JPH0766434B2 (ja) | 半導体装置 | |
| JPS5644973A (en) | Video signal processing system | |
| JPS6414777A (en) | Digital recording and reproducing device | |
| SU843269A1 (ru) | Устройство дл формировани кода | |
| JP2653528B2 (ja) | Ａｄｐｃｍ符号・復号器 | |
| JPH04349720A (ja) | Ａ／ｄ変換器 | |
| KR940003332A (ko) | 고속 화상 전송 회로 | |
| JPS5614326A (en) | Digital output selecting circuit | |
| KR950022098A (ko) | 다중가입자 접속시의 전송속도차 보상 회로 | |
| JPS6052195A (ja) | 高速信号交換方式 | |
| GB2341525A (en) | Multi-channel PCM signal conversion with channel selection | |
| JPH0767100B2 (ja) | 信号転送回路 | |
| JPS63158916A (ja) | パラレル／シリアル変換器 |