JPS5951170B2

JPS5951170B2 - 可変減衰回路

Info

Publication number: JPS5951170B2
Application number: JP14836582A
Authority: JP
Inventors: 光男大沢; 正信佐々木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-08-26
Filing date: 1982-08-26
Publication date: 1984-12-12
Also published as: JPS5840913A

Description

【発明の詳細な説明】スイッチング素子としてＦＥＴを使用した直列形のスイ
ッチ回路は、原理的には、第１図に示すように、信号源
１と負荷２との間に、ＦＥＴ３のドレイン・ソース間が
直列接続されて構成され、このとき制御信号Ｓ、によっ
てＦＥＴ３がオンオフされることにより信号のオンオフ
が行なわれるものである。

この場合、記号を以下のように定めると、ｒｏｏ：ＦＥＴ３がオンのときドレイン・ソース間イン
ピーダンスで通常５００Ω〜２にΩ程度ｒｏｆｆ：同じ
くオフのときのドレイン・ソース間インピーダンスで通
常５０ＭΩ〜１００ＭΩ程度ＲＬ：負荷２のインピーダンス ■Ｄ：ＦＥＴ３のドレイン電位ＶＳ：ＦＥＴ３のソーＸ電位置□：スイッチ回路の入力インピーダンスこのスイッチ
回路には、次のような条件Ａ−Ｅを満たすことが必要と
される。

Ａｒｏｎ＜ＲＬ（ｒｏｎが信号のレベルで変化し、これにより出力レベ
ルか゛変化して、これか゛ひずみとして表われるので）Ｂｒｏｆｆ〈ＲＬ（入力を十分に減衰させてオフとみなせるようにするため）ＣＶＤ＝Ｖｓ（ＶＤ≠ｖ５だと、ＦＥＴ３に増幅作用が表われ、制御
信号Ｓ。

が増幅されて出力中に含まれるようになるので）ＤＺ、は十分大きいこと（信号源１に影響を与えないため）ＥＺＯは十分に小さいこと（出力が損失なく負荷３に供給されるようにするため）そして、これ以外にも、Ｆ許容入力レベルが大きいことＧ集積回路化ができることなどの条件が満たされることが好ましい。

この発明は、これらの条件Ａ−Ｇのすべてを満たすこと
ができるようにしようとするものである。

以下この発明の一例について説明しよう。

第２図において、１１は入力側のｎチャンネルデプレッ
ションタイプ接合形ＦＥＴを示し、そのゲートはコンテ
゛ンサ２１を通じて入力端子３１に接続され、そのドレ
インは電源端子３４に接続され、そのソースは抵抗器４
１．４２の直列回路を通じて接地されると共に、抵抗器
４１と４２との接続点５１は抵抗器４３を通じてゲート
に接続され、ＦＥＴＩＩはソースフォロワとされる。

また、１２は出力側のｎチャンネルテ゛プレッションタ
イプ接合形ＦＥＴを示し、そのドレインは端子３４に接
続され、そのソースは抵抗器４５゜４６の直列回路を通
じて接地され、抵抗器４５と４６との接続点５２が抵抗
器４７をしてゲート接続されると共に、そのソースかコ
ンデンサ２２を通じてゲートに接続されると共に、その
ソースがコンデンサ２２を通じて出力端子３２に接続さ
れ、ＦＥＴ１２はソースフォロワとされる。

なお、この場合、抵抗器４１，４２．４６の値をＲ１，
Ｒ２，Ｒ５，Ｒ６とするとき、Ｒ１〈Ｒ２Ｒ５〈Ｒ６とされる。

また、例えば下ＥＴ１１と１２とを同特性とすると共に
、Ｒ１＝Ｒ５Ｒ２＝Ｒ６とすることにより接続点５１と５２とは同電位とされる
。

そして、スイッチング用にＰチャンネルテ゛プレッショ
ンタイプ接合形ＦＥＴ１３が設けられ、そのドレインは
接続点５１に接続され、そのソースはＦＥＴ１２のゲー
トに接続され、ＦＥＴ１３のゲートは高抵抗器、例えば
ＩＭΩの抵抗器４９を通じて制御端子３３に接続される
。

° このような構成によれば、ＦＥＴＩＩ、２のソース
電流によって接続点５１．５２は正電位となり、ＦＥＴ
１３のドレイン及びソースは正電位となっている。

従って、端子３３が所定電位以下、例えば接地電位のと
きは、ＦＥＴ１３は逆バイアノスされてオフとなるので
、端子３１の入力信号が端子３２に取り出されることが
ない。

しかし、端子３３がある所定の電位以上のきには、ＦＥ
Ｔ１３は順バイアスされてオンとなるので、端子３１
よりの入力信号は、ソースフォロワのＦＥＴ１１→ＦＥ
Ｔ１３→ソースフオロワのＦＥＴ１２の信号路を通じて
端子３２に取り出される。

すなわち、制御信号Ｓｃによってスイッチ動作が行なわ
れる。

そして、この場合、ＦＥＴ１２はソースフォロワとされ
、その入力インピーダンスは高いので、条件Ａが満たさ
れ、ひずみのない出力を得ることができる。

ＦＥＴ１３はｒ。ｆ、が大きいので、条件Ｂが満たされ
、オフのときには入力を十分に遮断できる。

さらに、接続点５１と５２とは同電位であり、抵抗器４
７には電流が流れないので、条件Ｃが満たされ、制御信
号Ｓ。

の成分が出力中に含まれることがない。

また、ＦＥＴＩＩ、１２はソースフォロワとされている
ので、条件り、Ｅが満たされ、前段に影響を与える
ことがないと共に、出力を損失なく後段に供給できる。

また、第１図回路では、入力信号のレベルが大きいと、
その入力信号のピーク部分において、ＦＥＴ３にゲー
ト電流が流れ、これはひずみとなって表われ、従って、
許容入力レベルは小さいが、第２図の回路では、入力信
号のピーク部分において、ＦＥＴ１３にゲート電流が流
れると、抵抗器４９に電圧降下を生じてＦＥＴ１３のバ
イアス電圧が大きくなるので、ゲート電流は流れず、従
って、許容入力レベルが大きくなる。

さらに、集積回路化の場合、抵抗器４１．４２．４
５．４６に誤差を生じても、そのとき抵抗値の比は一
定にできるので、条件Ｃを乱すことがなく、従って集積
回路化ができる。

第３図はこの回路の特性の測定結果の一例を示すもので
、曲線６１はひずみ率特性、曲線６２は減衰量特性を示
く。

そして、この曲線６１かられかるように、ひずみ率が小
さく、また許容入力レベルが＋１５ｄＢ５以上と大きい
。

なお、従来例では、許容入力レベルは一５ｄＢ５程度で
ある。

第４図は、第２図の抵抗器４１．４５に代ってダイオー
ド７１，７５をインピーダンス素子とした場合で、この
ようにすれば、ダイオード７１゜７５は交流インピーダ
ンスが小さいので、出力の損失が小さくなる。

なお、上述においては、この発明の回路をスイッチ回路
として説明したが、制御信号Ｓｃのレベルを、ＦＥＴ１
３か゛オンないしオフする間のレベルで変更すれば、こ
れに応じてＦＥＴ１３のドレイン・ソース間インピーダ
ンスが変化するので、この回路は可変減衰回路としても
動作する。

【図面の簡単な説明】

第１図はスイッチ回路を示す図、第２図及び第４図はこ
の発明の一例を示す接続図、第３図はその測定結果を示
す図である。３１は入力端子、３２は出力端子、３３は制御端子であ
る。

Claims

【特許請求の範囲】

１第１及び第２のデプレッションタイプのＦＥＴが設
けられ、上記第１のＦＥＴのソースがインピーダンス素
子を有する第１のソース回路を通じて接地され、この第
１のソース回路と上記第１のＦＥＴのゲー１へとの間に
第１の抵抗器が接続されると共に、上記第１のＦＥＴの
ドレインが電源に接続されて上記第１のＦＥＴはソース
フォロワとされ、上記第２のＦＥＴのソースが別のイン
ピーダンス素子を有する第２のソース回路を通じて接地
され、この第２のソース回路と上記第２のＦＥＴのゲー
トとの間に第２の抵抗器が接続されると共に、上記第２
のＦＥＴが上記電源に接続されて上記第２のＦＥＴもソ
ースフォロワとされ、上記第１ののソース回路と上記第
２のＦＥＴのゲートとの間に、第３のテ゛プレッション
タイプのＦＥＴのドレイン・ソース間が接続され、上記
第１及び第２のＦＥＴの動作点及び上記第１及び第２の
ソース回路の値を選定することにより上記第３のＦＥＴ
のドレインとソースとは同電位とされ、上記第１のＦＥ
Ｔのゲートに入力信号が供給され、上記第３のＦＥＴの
ゲートに別のインピーダンス素子を通じて制御信号が供
給され、この制御信号によって上記第３のＦＥＴのドレ
イン・ソース間インピーダンスが制御され、上記第２の
ＦＥＴのソースからレベルの制御された出力信号が、取
り出される可変減衰回路。