JPS59501649A - 自動的半導体表面検査方法および装置 - Google Patents

自動的半導体表面検査方法および装置

Info

Publication number
JPS59501649A
JPS59501649A JP57503389A JP50338982A JPS59501649A JP S59501649 A JPS59501649 A JP S59501649A JP 57503389 A JP57503389 A JP 57503389A JP 50338982 A JP50338982 A JP 50338982A JP S59501649 A JPS59501649 A JP S59501649A
Authority
JP
Japan
Prior art keywords
boundary
edge
wafer surface
automatic inspection
boundaries
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57503389A
Other languages
English (en)
Inventor
ブラウナ−・ロ−ル・エイ
エスリグ・ポ−ル
リフ・ハロルド
ウルマン・シモン
Original Assignee
コントレツクス インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コントレツクス インコ−ポレイテツド filed Critical コントレツクス インコ−ポレイテツド
Publication of JPS59501649A publication Critical patent/JPS59501649A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/70Determining position or orientation of objects or cameras
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Quality & Reliability (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、製造中の半導体ウニノーの検査に関し、特定すると、現像後のホトレ ジストおよび腐食後の物質の構造の品質を決定するため製造中半導体フェノ・を 自動的に検査する方法および装置に関する。
近年、超大規模集積(VLSI)技術およびこの技術から得られる製品は、その 美大なバッキング密度のため、処理中半導体フェノ・の僅かな検量を遂行するに も十分の時間を必要とした。この種の検査は、普通、比較的小さな特徴の歪や小 寸法の粒状の汚染物のような欠陥を見出す方法を必要とする。
半導体製造中見出される欠陥は、一般に、製造中採用される平版印刷工程や、平 版印刷工程の影響を受けるホトレジストの性質から来るものである。例えば、半 導体を露光するだめのマスクに取扱い中きすがついていた場合もあろうし、ホト レジストが不均一な態様で現像され、半導体の表面に欠陥が生じることもあり得 る。他の欠陥は、処理中半導体フェノ・表面上に付着するごみ粒のような粒状汚 染物に起因して起こることもある。汚染物はまた、よごれた現像剤ホトレジスト から生ずる場合もあり得る。
比較的大きな検査領域にこれらの欠陥や汚染物、すなわち微/」為な特徴物が存 在することを見出すことは重要である。何故ならば、これらは、製造工程の完了 前に潜在的問題を確認しあるいはそれを修正することを助けるからである。この 早期の確認は、重要な欠陥を含む個々のウェハを、製造工程の完了前の段階で陥 棄することを可能にする。加えて、か〜る清報は、製造工程の穆々の段階を監視 するのに採用でき、製造ラインの収量、したがって製造の原価に影響を及ぼすこ とができる。例えば、欠陥の早期の検出で、フェノ・を再加工し、欠陥を修正す ることかできよう。
現在のところ、検量は、選択された半導体フェノ・上で手Fgr的に、または機 捷により遂行される。手動的または機械的検査は、ウェハ表面上の反復バクーン 間の相対的な特徴の差のみに基づいて判断をなすことが多い。
それゆえ、本発明の目的は、製造中半導体素子上の表面のミクロン以下の欠陥を 確実かつ自動的に確認する、半導体ウェハの自動的検査方法および装置を提供す ることである。
本発明の他の目的は、表面上の幾何形態の歪や変態、ならびに粒状汚染物の存在 を検出する、半導体表面の自動的検査方法および装置を提供することである。
本発明の他の目的は、実時間で動作しかつ製造工程の製造コストを減rるフェノ ・表面の自動的検査方法および装置を提供することである。
発明の概要 本発明は、半導体表面の自動的検査方法および装置に関する。装置は、検査され るべきウェハ表面を照明するための照明装置を備える。好ましくは、照明装置は 、表面の物質縁部を際立たせる暗視野照明を採用する。表面から反射される照明 エネルギの空気的分布の表示を記憶アレイに形成するため走査装置が設けられる 。この空間分布は、暗胡野照明が採用されると、照明されたウェハの物質縁部を 表わす。本発明の好ましい具体例においては、走査装置は、光学的照明および感 覚装置を静止状態に維持しながら検査領域を走査するためウェハな移動させる。
縁部分近回路は、ウェハ表面上に現われる縁部境界を決定するため、アレイに表 示される。反射されたエネルギ空間分布を自動的に分析する。比較回路が設けら れており、捜出された撮部境界(分析回路により見出された)を、ウェハ表面の 予測される幾何学的レイアウトを表示する基準パターンと比較する。比較回路は 、ついで、分析回路による縁部境界と基準パターン表示の間の境界の不一致の位 置を決定する。境界の不一致は、例えばディスプレイ上に回続的に出力され、そ れにより装置の使用者は個人的に欠陥を観察できる。
不発明は、他の側面として、異なる強度の潜在的縁部境界間の弁別をなすため、 すなわち信号をノイズから弁別するため縁部スレッショルドレベルを採用する回 路を備える。スレッショルド作用は、振幅フィルタとして機能する。加えて、よ り連続的な縁部パターンを形成するため、境界は好ましくは空間的KQ波される のがよい(これについては後述する)。
好ましい具体例の装置は、境界の不一致を分類する回路、特に致命的欠陥すなわ ち完成された米導体回路の適正な動作を阻止するような欠陥を分別する回路を備 えろ。
装置はさらに、反復的レティクルパターン(すなわちレテイクルバタ〜ンを使っ て形成され、ウェハ表面上で繰り返えされるパターン)を有するウェハについて 、レティクルに欠陥が発生したかどうか、したがってレティクルが清掃または交 替されるべきかどうかを自動的に決定する回路を備える。それゆえ、装置は、選 択された境界にてウェハ表面の可視検査のためウェハ表面を目動的に再位置づけ するための回路を備える。加えて、好ましくは、ウェハ表面上の縁部角部を基準 パターンに整合させるのに許容差の大きいスレッショルドを適用できるよ5にす る回路を設けるのが好ましい。
本発明は、1側面として、半導体ウェハ表面の自動的検査方法に関する。本方法 は、好ましくは表面の縁部を際立たせるため暗視野照明を採用して検査されるべ きウェハ表面を照明することを含む。本方法はまた、表面から反射された照明エ ネルギの空間分布の表示を形成すること、反射されたエネルギ空間分布を自動的 に分析してウェハ表面上に起こる縁部境界を決定すること、分析により見出され た縁部境界をウエノ・表面の予測される幾何学的レイアウトを表示する基準パタ ーン表示と比較すること、および分析による縁部境界と基準パターンとの境界の 不一致を決定することを含む。境界の不一致は、例えはディスプレイ上に表示さ れるように出力し、それにより装置の使用者は欠陥を観察できるようになる。
他の側面として、本方法は、反射値の局部的差な使ってウェハ上の潜在的縁部境 界を捜出し、ついでスレッショルドレベルを採用してどの縁部境界が維持され、 記憶されるべきであるかを決定することを含む。例示の方法はまた。縁部境界を 空間的に濾波し、より連続的な縁部パターンを形成することを含む。
本職明の好ヱし℃・具体例の方法は、種々の境界不一致を分類し、特に、致命的 欠陥すなわち半導体回路の適正な動作を阻げるよ5な欠陥を分別することを含む 。本方法はまた、例示の具体例においては、反復的レティクルパターンを有する ウェハ表面について、レティクルに欠陥が生じたかどうか、したがってレティク ルが清掃または交替されるべきかどうかを自動的に決定することを含む。さらに 、例示の方法は、選択された境界にて可視検査を行なうためウェハ表面を自動的 に再位置設定すること、およびウェハの角部縁部の基準パターンへの整合により 許容差の大きいスレッショルドを適用するようにすることを含む。
図面の簡単な説明 本発明の他の目的、特徴および利点は、図面を参照して行なった以下の説明から 明らかとなろう。
第1図は不発明の好ましい具体例の自動的検査装置の概略線図である。
第2図は本発明における像記憶アレイの詳細概略図である。
第3図は本発明の好ましい具体例と関連して採用されろコンボリューション関数 の線図である。
第4図は本発明の好ましい具体例の縁部検出部分のフローチャートである。
第5図は本発明の好ましい具体例の縁部プルーニング部分のフローチャートであ る。
第6図は本発明の好ましい具体例の縁部比較およびレポート部分のフローチャー トである。
第7図は角部縁部検出に関する許容差の減少を示す線図である。
第8図は本発明の好ましい具体例の自動的検出装置の概略回路図である。
第1図を参照して説明すると、自動的検査装置10ば、光学部12、像記憶アレ イ13、像処理および分析部14およびディスプレイ部16を備える。一般的動 作として、検査されるべき表面20を備える半導体ウェハが安定な治具構造体2 2に取り付けられている。ウエノ・表面は、は、半導体表面上に存する縁部構造 を際立たせるため、360°暗視野照明を採用する。多くの応用においては、明 視野照明も採用できる。反射光は、顕微鏡27(例えばLeitz Ergol us )の中心の像形成用光学系26を通され、感光センサ28上に集束される 。センサ28は、例えば1024X1の直線要素配列を有するl:”airch ildModel CCD−165とし得る。ウニ/%表面は、ジグ22に取り 付けられたステップ・反復機構30により光学系を横切る方向に移動される。し たがって、ウエノ・表面の像は、センサ28を横切って走査される。光学センナ 28の出力は記憶アレイ13に記憶される。
像処理および分析回路14は、アレイ13の記憶されたデータにアクセスし、デ ータを処理し、半導体ウェハ表面上の縁部境界を捜出する。これらの縁部境界は 、ホトレジスミt部導体の場合もあろうし、半導体表面上の他の物質縁部の場合 もある。回路14は、ハードウェア、ソフトウェアまたは両者の組合せで実施で きる。ソフトウェアでの実施が採用された場合、例示の回路14は、Digit al Equipment Corporation Model PDP − 11723コンピユータのような万能型ディジタルコンピュータを使って実施さ れる。
像処理・分析部14は、ウェハ上の縁部境界の位置を決定し、一層連続的な縁部 パターンを形成するためこれらの境界を結んで平滑化にし、縁部境界位置をウェ ハ表面の設計構造の基準パターンと比較する。予期されるパターンからの歪すな わち不一致があれば、フラグを付され、潜在的境界不一致となる。起こり得る各 境界不一致は分類し、それにより不一致リストを得るのがよい。像処理分析部に より走倉されたフレームの分析から得られた境界不一致の群は、例えは可視ディ スプレイ−ヒに表示される。可視的に提示された情報は、欠陥のクラスおよび位 置を記すこともあり、可視検査のため実際の欠陥を自動的に表示させることもあ る。
背 景 上述のように、本発明は、VLS I半導体製造を監視するために採用できる。
普通、集積回路は、シリコン結晶基板上に直接回路を形成することKより製造さ れる。
普通、基板は6〜6インチの直径を有する円形のウエノ・であり、各ウェハ上に 同じ形式の数百の回路が造られることになる。各回路は、−個数ミリメータのは y矩形状のダイまたはチップ上に形成される。製造後、ウニ/−は、より複雑な 回路上にパッケージまたは集積するための個々のダイを得るため刻みを付される 。
各ダイパターンは、普通、マスクまたはレティクルのいずれかを使って造られる 。「マスク」なる用語は、ウェハ上のダイのすべてを包含するパターン化ターゲ ットを指すのに使用される。マスクは、一般に、全つエノ・01対1の像であり 、ウエノ・がマスクを通して露光さnるとき、全ウェハが一度に有効に露光され る。「レティクル」なる用語は、一般に、ウェハ上の多くとも2・3個のダイの パターンを含むパターン化ターゲットを指すのに使用される。限界的にいうと、 レティクルは、ウニノル上の1つのみのダイに対するパターンを含むものとする ことができる。レティクルを使用する場合には、全ウェハは、ステップ・反復工 程により露光される。すなわち、ウェハの一部を露光し、ついでウェハを既知の 方向に歩進させ、そして露光を繰り返えす。この工程を継続することにより、全 ウェハは反復パターンで覆われる。このよ5に、レティクル特に単独のダイレテ ィクルで露光する場合、レティクルの欠陥は、そのレティクルで造られるウェハ 上の各ダイ群に影響を及ぼす。VLS I技術がマスク法からレティクル法に変 わりつ〜あるから、レティクルの欠陥によるウェハ表面、の検査は極度に重要と なる。
例示の具体例において、半導体ウェハ20は、現像されたパターンを有するもの と仮定する。本発明にしたがえば、ホトレジストパターンは、幾何学的変態のよ うな欠陥について自動的に検査される。幾何学的変態は、マスクやレティクルの エラーや欠陥、露光中マスクまたはレティクル上またはその近傍に付着する粒子 、露光中ウェハ上に付着する粒子または現象により導入される欠陥の結果として 起こる。加えて、検査工程は、寸法的エラーや、粒子状汚染物すなわちパターン 化ホトレジスト上に落ちる粒子を検出しその位置を定めるように設計される。し かして、寸法的エラーは、ホトレジストパターンが幾何的には正しいが、規格か ら出たきわどい寸法を有するとぎに起こり得る。
それゆえ、本発明にしたがえば、現像されたホトレジストは、ウェハ表面上で得 られる縁部情報を際文たせるため、本発明の好ましい具体例においては暗視野照 明で)Iカ明され、そして検査されるべき領域のディジタル像が収集されろ。デ ィジタル像は、領域の縁部により検査されつNある領域の表示を発生ないし銹導 するように処理される。縁部情報は、ホトレジストの境界および/またはその上 にある粒子状汚染物を完全に画定するものと仮定される。ホトレジストの場合、 縁部は導体を画定するように近接して離間される場合もあるし、トランジスタの ペースやエミッタのような活動領域を画定するようにずっと大きく離間される場 合もある。粒子状汚染物に関しては、縁部は若干離間され、一般的妬いうとかな り不完全な閉鎖ループを形成する。
照明装置 V」示の照明装置は、上述のように、反射ないし落射暗視野照明装置であり、光 源40からの光エネルギをビームスプリッタ42に、そして顕微鏡270反射カ ラ44を介してウェハ表面18にある傾斜角度で送る。落射照明は、反射され、 顕微鏡光学系26により収束される。
照明された表面像は、顕微鏡の対物鏡およびそれに続く光学系48(もし必要な らば)により光学センサ28の表面上に集束される。
ウェハは不透明であるため、表面から反射される光によってしか作像できない。
暗視野照明においては、光は、対物レンズの像形成用レンズ系26を取り囲むカ ラー11を介して所定の傾斜角度で物体に差し向げられる。光源40からの光エ ネルギは、輪状形態でビームスプリッタ42に、そして試料半導体ウェハに向っ て差し向けられる。光エネルギが顕微鏡像形成用光学系26に向けられるのを阻 止するため、不透明ブロック部材50が採用されていゐ。
周知のよ5K、暗視野照明の効果は、非パターン化シリコンウェハの所書された 表面を象徴するような光学的に滑らかな鏡状表面から高度の反射を得ることであ る。
他方、光学的に粗い表面の場合、すなわち実質的な不連続性がある場合は、反射 は発散され、その場合反射光はあらゆる方向に拡散される。反射エネルギの一部 は顕微鏡により捕捉され、物体はこれらの領域において輝いて見える。かくして 、一般的にいって、非パターン化の、すなわち光学的に滑らかなシリコン基板表 面は暗く見え、ホトレジスト縁部や粒子板汚染物は輝いて見える。(もしも明視 野照明が採用されたとしたら、シリコン基板は輝いて見えるであろうし、ホトレ ジスト縁部は暗く見えるであろう。後の像処理が相応に行なわれることになるう  ) 。
半導体走査 上述のよ5&C1顕微鏡光学系26およびもし必要ならば他の集束光学系48に より、電子−光学センサまたは検出器28の像平面に暗視野像が形成される。セ ンサは、入射する反射照明を電気信号に変換するが、この電気信号は後でスケー リングされ、離散された1組のレベルに量子化される。各レベルは、小間隔の照 明パワを表わし、例示の具体例において全照明範囲は256のレベルを有する。
センサ28は、好ましくはソリッドステートセンサがよく、例示の具体例におい ては直線釣元抵抗アレイである。他のセンサは、テレビジョン形式のビジコンカ メラとし得る。
このように直線アレイ法は、複数の区別可能な素子を直線的に配置したソリッド ステートイメージセンサを採用する。本発明の例示の具体例において、センサ2 8は、直線列(プレイ)に配置した10240区別可能な素子を備える。アレイ (走登線)上に作像されたウエノ・の領域は、1.024の画素(ピクセル)に 空間的に量子化される。例示の具体例における各ビクセルは、ウエノ・表面上の (15ミクロンに対応する。照明はプリセットされた積分期間プレイ上に落射さ れるが、光により発生された電荷は、この期間中各素子上に集められる。積分期 間の終了時に、各素子に累積された電荷は読み出され、電圧信号に変換される。
電圧は、スケールされ(すなわち増幅)され量子化される。結果は、像の線の空 間(1,024素子)および電圧(256レベル)による量子化である。
走査により平面的な全像を走査するためには、アレイおよびウェハ間に相対運動 を行なわせなげればならな℃・。
アレイを固定像を横切って移動させるか、像を固定のアレイを横切って移動させ ねばならない(2つの組合せも採用し得る)。上述のように、例示の具体例にお (・て舎家、像がアレイを横切って移動される。すなわち、ウエノ・18および 治具22を支持する機械的ステージ52が、ステップ・反復機構の制御下でアレ イラインに垂直な方向に移動する。
逆捩された表面積の平面像を生ずるに必要な動きを減する代わりの手法は、面ア レイのソリッドステートセンサ例えばFairchild Model CCD −221を採用することである。このセンサは488X380素子アレイである 。
生の像がどのように収集されるとしても、得られた電気的データ信号は、後の像 処理のため記憶アレイ13に記憶される。第2図の本発明の例示の具体例におい て、記憶アレイ13は第1および第2のランダムアクセスメモリ(RAM)部材 54および56を有する。その一方が走査システムのセンサ28により充たされ つ又ある間、他方のメモリは像処理および分析部14により処理されつへある。
部材54および56に対するデータの流れを制御するスイッチ58および60は 、好ましくはディジタルゲート構造がよい。
次に像処理および分析部を参照すると、記憶アレイ13に記憶された生の像デー タは、像を数の2デイメンシヨンマトリツクスとして表わす。「数」は、走査さ れつ瓦あるウェハ表面の空間的長さを横切る像の強さを表わす。像処理および分 析回路はこの生の像データで動作し、潜在的縁部境界によって像の表示を誘導す る(縁部検出法)。その後、縁部境界データ(潜在的縁部境界を識別する)は、 不要部分を除去され(プルーニング)すなわちメツセージ化され、誤境界を除去 し、真の境界を1クリーンアンプ(抽出)」する(縁部境界ブルーニング)。最 後に、縁部境界は基漁パターンと比較され、欠陥すなわち境界の不一致が記憶さ れる(縁部境界比校)。
縁部の確認 本発明の例示の具体例において、縁部の確認は、直交勃に沿って作用するコンボ リューションマスク(フィルタ)を使って実施される。例示の具体例において、 これらのマスクは水平および垂直軸と整列する。像の縁部のほとんどのものもこ の水平および垂直軸と整列する。
第3図を参照すると、理想的には、ホトレジストすなわちまたは他の物質の縁部 は、暗視野照明で照明されると、縁部に垂直な方向にベル状の光強度分布(距離 の関数としての強度)を生ずる。すなわち、縁部が1つの直交軸に平行に走ると 、光分布プロフィルは、排他的に、他の直交軸に平行に向けられる。
光学的に粗い粒子(汚染物)があると、暗視野照明に応答して、上昇および降下 縁部プラス比較的一定の高強度の中間領域を有する信号波形(光強度対距離を表 わす)を生ずる。物質(裏部と粒子縁部を確認し区別するため、2つの異なるコ ンボリューションマスクまたは)(ターンが採用される。ピーク確認コンボリュ ーションノくターンは、強度分布のピークが交叉するどきO交叉を生ずるように 設計される。代表的な好ましいピーク確認マスクWは、−o、x、−ol、o、 a、1.o、3(それぞれ1−−2.−1.0.2に対して)に等しい加重比を 有しており、下の式1で定義されるコンボリューションプロセス中、−〇交叉が ピークの中心を指示するようになっている。
こ〜テ、11ハ、コンボリューションマスクに対応する加重列w1で原数列(h i)をコンボリューションすることにより発生される新しい数列を表わす。すな わち、水平縁部を確認するため、データの垂直線についてコンボリューションが 遂行され、垂直縁部を確認するためデータの水平線についてコンボリューション が遂行される。水平でも垂直でもない縁部に対しては、水平および垂直ピーク確 認コンボリューションの結果の組合せが考慮されねばならな℃・。この点で注意 しておきたいことは、コンボリューションプロセスから生ずる零交叉は潜在的縁 部点の位置を提供するだけであることである。潜在的縁部点が物質縁部境界の一 部であるかどうかを決定するためには、他の処理(縁部プルーニング)が必要と される。
第2のコンボリューションマスクW、すなhちステップ確認関数により、粒子汚 染物の縁部境界を確認するための1組のデータが提供される。類似のコンボリュ ーション手法が採用されるが、コンボリューションマスクは、エツジがステップ から両方向に延びる比較的幅広の台をもつステップの外観を有するところで0交 叉を提供するように変更される。かくして、ステップ確認コンボリューションマ スクは、比較的大きい領域または台を限界づける縁部の中心にO交叉を提供する ように設計される。
代表的ステップコンボリューションマスクとして例示の具体例で採用されるもの は、加重列−0,4,−0,1,1゜−0,1,−0,4(それぞれ1=−2+ −1,o、1+2に対して)を使用する。
これらのコンボリューションマスクをホトレジスト縁部構造および粒子状汚染物 縁部構造とともに使用する結果は、第3図に例示されている。
第4図には、像処理および分析部分の縁部検出に関係する部分に対するフローチ ャートが示されているが、この図を参照して説明すると、ブロック60により表 わされる収集された像は、ノイズのあるアナログ信号のディジタル化プロセスに 固有の雑音リップルの除去を助けるためまず空間的に平滑化される。この空間的 フィルタは、低減濾波を行なうが、これはシステムノイズに起因スる無効なピー クの除去を補助する。ブロック62により表わされる空間的濾波は、直交軸の各 々に泊って適用される。ガウスの関数も使用できようが、ガウスの関数を加重1 /4 、1 /2 、1/4を有する加重関数により近似する方がずっと簡単で ある。各絵素の強度の値は、先行の値の1/4+後絖の値の/4+現在値の’/ 2に等しい平均値により置き代えられる。ブロック62により指示される動作か ら生ずる平滑化されたデータは、好ましくは収集された生の像データと同じメモ リに記憶するのがよい。
次だ、直交軸が垂直および水平軸であると仮定すると、平滑化された豫は、それ ぞれピーク確認コンボリューション関数およびステップ確認コンボリューション 関数で水平および垂直両方向においてコンボリューションされる。これはブロッ ク64.66.6Bおよび70で指示されて(・る。それぞれのコンポリュータ 1ンプロセスの結果は、ついでO交叉の有無について捜索される。これは、ブロ ック72.74.76および78に指示されている。各検出された0交叉に対し て、交叉の強度は、例えば、その軸に対する他のコンボリューション関数のO交 叉の小範囲のピクセル内におけるピーク振幅に等しく設定される。強度は、80 .82.84および86で指示されるように、好ましくは生の像データを最初に 記憶アレイに記憶されるのがよい。
この点で、ステップ確認コンボリューションから生ずる強度は、正となされる。
これは、88および90で指示される。また、ピーク確認コンボリューションの 結果に対するO交又は、再検討されて、無効の0交叉すなわち雑音を表わす0交 叉を除去する。これらは、一般に、関連する強い0交叉をもたない強い交叉であ る。これは第4図のブロック92および94により表わされる。縁部確認プロセ スは、ピーク確認コンボリューションの弱いO交叉を除去することにより、ノイ ズと潜在的ネトレジスト縁部を判別する。例示の具体例において、強度測定弁別 器は、処理前に固定されたスレッショルド値を有しており、そしてこれは一般に 採用されている物質に依存して決まる。他の具体例においては、半導体製造プロ セスの結果として生ずるノイズおよび信号強度の局部的変化を考慮に入れるため 、スレッショルド値は変更され得る。
例示の具体例において、0交叉に対する強度側定値は、ピーク確認コンボリュー ション出力か0を通るところから+または−1の絵素内におけるステップ確認コ ンボリューション出力の最大値である。重要なことは、ステップ確認コンボリュ ーションの強度がノイズと混同されないことである。何故ならば、これはピーク 確認要素でなく、屈曲点、すなわち像信号の一次微分が最/JSまたは最大値を 通る位置を有効に位置づけるものだからである。
強度は、96.98.100および102でコード化され、最初に生の像データ を収集するのに使用されたのと同じメモリにコード化悪様で記憶される。コード 化は、アレイの各ワード(1ワードは1ピクセルを表わす)K、垂直軸および水 平軸およびピーク確認またはステップ確認強度結果を表わす予め割り当てられた ビットを割り付けろことにより遊行される。代わりに、ワードは、そこに記憶さ れるワードが強いか弱いか、ステップ確認コンボリューションの結果であるかピ ーク確認コンボリューションの結果であるかどうか、および水平軸に対するもの であるか垂直軸に対するものであるかを指示するように分割できる。
ブロック104で指示される記憶中、ピーク確認コンボリューションに対する水 平および垂直強度およびステップ確認コンボリューションに対する水平および垂 直強度は加算される。これにより水平でも垂直でもなt・が、45° のような 傾斜角度の縁部境界が受け入れられる。
記録されコード化されたO交叉の強度は、ついで、有効縁部境界を検出し無効な 境界を放棄するように分析される。これは、ブルーユング法として言及され、第 4図のブロック106で指示されている。
縁部境界プルーニング 第5図を参照して説明すると、コンボリューション縁部検出プロセスのコード化 強度が記憶されたら(ブロック108)、縁部境界を形成する前に、無効縁部点 を除去するようにデータはさらに分析されねばならない。また、例えばホトレジ スト線部を表わす縁部と、粒子状汚染物縁部の一部である縁部を弁別することも 必要である。
かくして、例示の具体例においては、ステップ確認コンボリューションO交叉の 3つの画素内にピーク確認コンボリューション0交叉があれば、ステップ確認0 交又は除去されろ(ブロック112)。これは、ステップ確しO交叉がエラーで あり、これが相当幅広のホトレジスト領域と関連してその中央で起こったと仮定 されるため行なわれる。同様に、2つの遠隔のステップ確認コンボリューション 0交叉間1c ヒーク確認コンボリューション交叉が起こる場合もある。これは 、例えば粒子汚染物の中央で起こり得る。この場合、ピーク確望コンボリューシ ョン交叉は放棄される(ブロック110)。しかし、そのようにすることは、後 の処理のためには一般的には必要でない。それゆえ、プルーニング処理の結果、 放棄さhたO交叉は0とされてしまうから、記憶プレイに残っているものはすべ て縁部境界である。
しかしながら、乗っている縁部境界は、完全で連続的な場合もあるしそうでない 場合もある。かくして、縁部境界のほとんどが確認され得るとしても、縁部境界 にはなお充たされるべきギャップが存在しうる。本発明の好ましい具体例にした がえば、これらの見かけの不連続は、縁部がその境界に溢って連続的であるよう に縁部境界点間のギャップを満たすことにより平滑化され濾波される。
これは第5図のブロック116で指示される。
縁部境界比較 第6図を参照して説明すると、プルーニングされた縁部境界は、ブロック118 で指示されるごとく比較回路で利用できる。最初、ブルーニングされた縁部境界 は、基準パターンと整列される(ブロック120)。基準パターンは、コンピュ ータ使用設計(CAD)のテープのような基準データ源から提供される。しかし て、このテープは、基準パターン(ブロック120)にデータを供給するように 122で処理される。ブロック124で達成される整列は、主として[プツトレ コニング法」により達成される。すなわち、2つの比較的長い縁部境界、すなわ ち、1つの直交軸に平行なものと他の直交軸に平行なものガ、基準パターンから 選択され、プルーニングされた縁部境界データメモリから対応する縁部境界が見 つけ出される。このプロセスは、ウェハの整列が数ミクロン内まで得られるとい うことが知られているという理由だけで実際的である。かくして、整列の捜索は 、メモリのきわめて小部分を介して実施され、短い時間で遂行できる。整列の捜 索の結果、基準パターンおよび記憶データ間に水平および垂直のずれが現われる 。その後、ブロック126により指示されるように、基準ブロックおよび記憶デ ータの縁部が比較される。対応する点、すなわち両パターンにおいて同じ位置に 現われる点は記憶アレイ13から除かれ、そして例示の具体例において、非対応 点すなわち記憶プレイに現われない基準パターンの点は、適当な位置にて記憶プ レイに書き込まれる。基準パターンに対応する点を有しない記憶アレイ中の点は 維持される。この結果、ブロック126により指示される整合が完了するとき、 歪や粒子状汚染物がもしあれば像表面におけるそれらを画定する1組の不一致墳 界が生ずる。
不−i ハ、ブロック128で試験され、そしてその結果、不一致ないし欠陥は 分類される。1つの特に重要な種類の欠陥ないし不一致は、半導体回路の適正な 動作に実質的に影響する不一致である。これらの欠陥は、もし重要ならば「致酷 的欠陥」と呼ばれるが、これは画定された活動領域で決定されうる。しかして、 その位置は基準パターン120により提供されうる。すなわち、半導体ウェハの 動作回路から離間した位置における粒子汚染物は、通常回路動作に影響しないが 、回路自体上の汚染物は回路を故障せしめることがある。いず几にしても、例示 の具体例においては、ブロック130にてレポートが編集され、第1図のディス プレイ装置16に供給される。
注目すべき重要な点は、半導体t7:4造体の一層にある欠陥は、構造体の他層 上の半導体回路動作に相当影響することがあることである。それゆえ、基準パタ ーン120により提供される「画定された活動領域」は、形成されつNある層上 の活動性に関係するだけでなく、続いてまたは先に形成される層上の欠陥の影響 に関係する。本発明の例示の具体例において、122で処理されるのはCAOテ ープ(またはその他の基準源)であり、そしてこのテープが、特に欠陥が「致命 的欠陥」として分類されるが適当であるような場合に欠陥が悪影響を及ぼすこと がある多層活動領域を提供するように処理される。
ブロック124にて「整列」を決定するに当っては、プルーニングされた縁部が 分析プロセスにより定義された水平および垂直軸と整列することが暗黙のうちに 仮定された。しかしながら、これはそうでない場合もある。
けれども、システムの解像度は、ビクセル当り1ミクロンの1710 程度の傾 向があるから、整列の決定に際して十または一1絵素の偏差を提供すれば満足で あることが分った。基準パターンおよび記憶された検出縁部境界の他の線が互に 対応しているかどうかを決定するのにも同様の整列許容差が用いられた。
ブロック126の比較プロセス中に配慮されるべき主たる関心早は、半導体製造 プロセス中に角μを形成する物理的プロセスに関する。ホトレジストの角部な形 成するのに使用される光学系の周波数レスポンスに寄因して、またホトレジスト が被着され現像される化学的方法の影響洗寄因して、角部は一般に丸くなり、真 に方形の縁部は生じない。この結果、角部は、はとんどつねに、ホトレジスト角 部にお℃・てシステムの許容差を緩める用意のない場合は欠陥として「フラグ」 を付されよう。その結果、第7図に見られるように、基準パターンにより画定さ れる角部132に、許容差の緩化すなわち窓が用意される。許容差は鎖線164 により例示されている。これば、一点鎖線136により表わされる丸められた角 部が生ずる物理的現象に欠陥としてフラグを付することなく順応することを可能 忙する。例示の窓は特に実施が容易であるが、他の許容差窓も採用できよう。
例示の具体例は、光学的センサ28における像の鋭さについて試験することKよ り、光学系の自動焦点調節を採用することもできる。自動焦点調節機構は、セン サ28の像平面にできるだけ鋭い象を提供するように顕微鏡を調節する。これは 、例えば、点線14o(第1図)により示すように顕微鏡照明装置を治具上に取 り付け、駆動機構142の制御下で治具を上下することにより遂行できる。駆動 機構142は、像処理・分析部14により制御され)。
他の特徴として、ステップ・反復機構3oは、像処理・分析部14の制御下で、 半導体ウェハを再位置づけし、装置の操作者に依る半導体表面上の欠陥の可視的 な再検査を可能処することができる。欠陥の再検査は、縁部検査と関連して採用 された暗視野照明または可視検査のための明視野照明を使用して遂行できる。
上述のように、半導体ウェハ表面上に反復パターンを使用するのが今日のVSL I技術の傾向である。本装置は、ブロック128にて反復パターンについて不一 致を再検査し、反復する欠陥があればこれを確認するように構成される。反復欠 陥は、使用できる見込みのあるレティクル欠陥として報告される。この欠陥は、 例えば、レティクルを浄化することにより、あるいはそれを新しい部材と置き代 えることにより矯正されなければならない。
これは第6図のブロック128で遂行される。
全分析システムは、ハードウェアまたはソフトウェアのいずれかで実施できる。
パイプライン処理手法を採用するアレイプロセッサのような特殊目的のハードウ ェアを使用することによりスループットおよび処理時間を減することができるか ら、ハードウェアを採用するのが好ましい。けれども、ソフトウェアによる実施 も満足できる。第4.5および6図のフレーチヤードは、DigitalEqu ipment C−orporation PDP −11/ 23を使って実 施できた。対話型動作システムプログラムを含むソフトウェアプログラムを使用 できる。プログラムは本発明の一部を構成しないが、本発明の概念および構造の 1つの特定の実施例を提併し得る。加えて、本発明−家、後述のようにハードウ ェアでも実施できる。
ハードウェアによる実施 上述のように、本発明の自動検査システムは、ハードウェアでも実施できる。第 8図を参照すると、ハードウェアの具体例は、ブロック150により例示される 顕微鏡光学系から得られるデータを、究極のレポートジェネレータおよびディス プレイに順序正しく送るよう適合されたプロセス制御・シーケンスタイミング回 路148を採用する。プロセス制御・タイミング回路は、複数の要素のタイミン グを固定するよ5に適合された技術的に周知のハードワイヤ接続装置としてもよ いし、装置のタイミングおよび制御を変化させる上で大きな変幻性を与える特別 または汎用コンピュータとしてもよい。
照明光学系150から得られる像は、像収集部152の一部を形成するセンサ素 子を介して供給される。像の収集により、像記憶アレイ15に対応するデュアル メモリ配憶アレイ154に記憶のため走査像が提供される。
ウェハの走査は、プロセス制御およびシーケンスタイミング回路148と相互作 用する技術的に周知のウェハ走査制御回路156の制御下で行なわれる。
像は、一度記憶されると、記憶回路内で連続的に変更されるから、追加のRAM メモリは最小のものしか必要とされない。それゆえ、メモリ154内に記憶され た生のデータは、空間的フィルタ回路158を使って濾波される。空間的フィル タ回路は、メモリ154から生のデータを逐次的に読み出し、上述のようにデイ ジタルノ・−ドウエア接続回路を使ってこれを有効に低域濾波するように構成さ れている。
空間的濾波の後、平滑化された像データは、制御・タイミング回路148の制御 下で動作するコンボリューション回路158により、第3図と関連して上述した 各コンボリューション関数についてコンボリューションサレ、その結果、ピーク 確認データおよびステップ確認データがメモリ154に読み込まれろ。コンボリ ューション回路160は、好ましくは、パイプライン処理を採用したアレイプロ セッサを利用して造られるのがよい。例示の具体例においては、コンボリューシ ョン(または濾波)されたデータは、ついで縁部プルーニング回路162により ノイズや類似の異変についてブルーニングされる。
縁部プルーニング回路は、第5図と関連して上述した規準を使って無効の縁部点 を除去する。回路154に記憶されたデータがプルーニングされた後、これもプ ロセス制御・タイミング回路148の制御下で動作する縁部境界比較回路164 で、像記憶アレイ154に記憶されたデータを基準メモリ回路166に記憶され た基準モデルと比較する。第6図のフローチャー上と関連して説明したように、 比較の出力は記憶アレイ154に記憶される。
その結果、記憶アレイには、処理された走査データと基準モデル記憶情報との比 較により決定される境界の不一致が見出される。この記憶された?報は、ついで 分類回路168により分析される。この回路は、メモリ166を参照後、半導体 動作に対する欠陥の作用に一部に依存して境界の不一致を分類記録し、欠陥およ びその分類に関する詳細な情報をレポート発生回路170に供給する。
レポート発生回路は、可視または印刷表示に適当なフォーマットを提供する。そ れゆえ、ディスプレイ172は、可視モニタ(これが好ましい)またはプリンタ またはその両者とし得る。メモリ166に記憶された基準パターンの発生と関連 して、CADモデルが例えばディスクメモリ174のようなメモリに記憶される が、このメモリ174は、コントローラ176により読み出されて処理され、縁 部境界の適当な画定情報およびこれらの基進境界内またはその近傍にある欠陥に より悪影響を受けることがある最終の半導体構造体の活動領域の画定情報をメモ リ166に供給する。
ハードウェアを適正に動作させるための重要な点は、種々の要素を逐次態様で動 作せしめるようにプロセス制御・タイミング回路148により十分のタイミング および制御を司ること、例えば一連の時間のか〜る乗算を含む時間のか〜るコン ボリューションプロセスのようにパイプラインアレイ処理を必要に応じて使用す ることである。
不発明のこの好ましい具体例に追加したり、減じたり、抹消したりするなどの変 更は、技術に精通したものには明らかであろう。
珪酢朴 6壬球砦盆 IG 3 FIG 6 FIGθ 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 (1) ウェハ表面を照明する手段と、記憶アレイに、ウェハ表面から反射され た照明エネルギ強度の空間的分布の表示を形成する走査手段と、前記アレイに表 示された反射エネルギ空間分布を自動的に分析し、ウェハ表面に起こる縁部境界 を決定する縁部分析手段と、 前記ウェハ表面の基準パターン告示を提俳する基準手段と、 前記分析手段により決定される縁部境界を前記基準バクーン表示と比較し、分析 手段による淋・部境界と基辿パターン表示との間の境界不一致の位置を決定する 比較手段と、 前記境界の不一致を記述する情報出力を発生する手段と を備える半導体ウェハ表面の自動的検査装置。 (2) 前記照明手段が、bす記ウェハ表面を暗視野照明で照明するための暗視 野照明手段より成る請求の範囲第1項記載の自動的検査装置。 (3)前記走査手段が、直線パターンに配置され各々入射する照明に応答する複 数の光抵抗素子を有するセンサアレイと、前記ウェハ表面から反射されたエネル ギを受け入れるように前記直膨センサアレイを取り付けるための手段と、前記の 反射された被照明面を前記センサアレイ素子上に集束する手段と、前記空間分布 表示に対応するデータを前記センサアレイから読み出し、綻肥記憶プレイに記憶 する手段を備える請求の範囲第1項記載の自動的検査装置。 (4)前記縁部分析手段が、前記走査手段に応答して、前記ウェハ表面上の反射 照明強度の局部的差な表わす第2の空間分布を発生する手段と、該第2の空間分 布に応答して、v第2空間分布における潜在的縁部境界を捜出する手段と、該潜 在的境界が縁部スレッショルドレベルを越える強度を有するとき、前記の捜出さ れた潜在的縁部境界を記憶する手段と、前記の抄出・記憶さパた縁部境界を空間 的に濾波し、より連続的な縁部境界パターンを形成する手段を備える請求の碇囲 第1拍記載の自動的検査装置。 (5)前記記踏手段と記憶アレイが同じメモリ装置である請求の範囲ダ4項記載 の自動的−検査装置。 (6)前記照明手段が、前駅ウェハ表面をすべての方向からの斜めの照明で照明 するための暗視野照明手段より成り、前記発生手段が、前記第1空間分布を空間 的に平滑化する手段と、該第1空間分布をピーク検出空間関数およびステップ検 出空間関数で別々に第1の軸に沿ってコンボリューションする手段と、前記第1 空間分布を前記ピーク検出関数および前記ステップ検出関数で別々K、前記第1 軸に直交する第2の軸に沿ってコンボリューションする手段と、前記の直交コン ボリューションから前記第2の空間分布を発生する手段を備える請求の範囲第4 項記載の自動的検査装置。 (力 前記基準手段が、ウエノ・表面パターンを記述するデータ基準ifと、該 データ源から前記ウエノ・表面上の基準縁部境界のデータリストを発生する手段 を備える請求の範囲第1項記載の自動的検査装置。 (8) 前記データ源が、前記半導体ウエノ・上の活動領域の空間的範囲を識別 する活動性データ源を備える請求の範囲第7項記載の自動的検査装置。 (9)前記基準手段が、欠陥か、少なくとも部分的に関連する回路の動作に悪影 響を及ぼすような活動領域を識別する手段を備える請求のS+第第7記記鷺自動 的検査装置。 OQ 前記比較手段か、前記基準パターン表示と前記分析手段による身部境界の 対応する縁部境界を捜出し、基準縁部境界と分析縁部境界を整列せしめる手段と 、前記基準パターンと前記分析手段による縁部境界の対応しない縁部境界を識別 する手段と、該識別手段に応答して、識別された非対応の縁部境界を分析し、前 記ウェハ表面上の境界の不一致を決定する手段を備える請求の範囲第1項に記載 の自動的検査装置。 θD 前記不一致決定手段が、前記境界不一致を、複数のクラスの境界不一致に 分類する手段を備える請求の範囲第10項に記載の自動的検査装置。 、(12+ 前記クラスの1つが致命的欠陥のクラスである請求の範囲第1項に 記載の自動的検査装置。 α印 前記識別手段が、前記基準パターンにおける角部縁部交叉点を捜出する手 段と、方形の基準角部と丸められたウェハ角部間の対応を維持するため、前記角 部縁部交叉点における不一致の許容差を提供する手段を備える請求の範囲第10 項記載の自動的検査装置。 04)前記情報出力発生手段が、境界不一致を選択する手段と、選択された境界 不一致点虻おげろ前記ウエノ・表面の可視検査のためウェハ表面を再位置決めす る手段を備える請求の範用牟1項記載の自動的検査装置。 09 前記ウェハ表面が反彷的レティクルパターンを有し、セーして、前記パタ ーンの少なくとも2つに対する境界不一致を自動的に比較し、反復的な境界不一 致の存在を決定する手段と、この反復的不一致に応答して、反復的不一致の境界 をレティクル欠陥として分類する手段を備える請求の範囲第1項に記載の自動的 検査装置。 aOウェハ表面を照明し、 該表面から反射される照明エネルギの壁間的分布の表示を記憶アレイに形成し、 該アレイに表示される反射エネルギの空間分布を自動的に分析してウェハ表面上 に起こる縁部境界を決定し、 ウェハ表面の基準パターン表示を提供し、前記分析段階中に決定された縁部境界 を基準パターンの表示と比較し、基準パターン表示と分析段階中に検出された縁 部境界の間の境界不一致の位置を決定し、そして 境界不一致を記述する情報出力を発生することより成る半導体ウェハ表面の自動 的検査方法。 (+71 p記の照明段階が、前記ウェハ表面上の境部限界を際立たせるため、 ウェハ表面を暗視野照明で照明することを含む請求の枦囲飢16項記載の自動的 検を方法。 081 前記の表示形成段階が、ウェハ表面から反射されたエネルギを受け入れ るように直線センサアレイを取り付け、該アレイを、直線パターンで配列され各 々入射する照明に応答する複数の感光性素子で提供し、反射された被照明表面を アレイ上に集束し、前記アレイから、前記の反射エネルギ空間分布に対応する信 号値を読み取って記憶することを含む請求の範囲第17項記載の自動的検査方法 。 0!″) 前記の分析段階が、照明されたウェハ表面上の反射照明の局部的差を 表わす第2の空間分布を発生し、この局部的差により前記第2空間分布に潜在的 縁部境界を捜出し、前記境界が縁部スレッショルドレベルを越える強度値を有す るとき、捜出された沼在的縁部境界を記憶し、より連続的縁部境界パターンを形 成するため捜出され配憶された縁部境界を空間的に濾波することを含む請求の範 囲第16項記載の自動的検査方法。 (201前記ウェハ表面上の縁部境界を際立たせるため該表面を暗視野照明で照 明することを含み、前記の発生段階が、前記空間分布を空間的に平滑化し、前記 第1空間分布を、ピーク検出空間関数およびステップ検出空間関数で別々に第1 の軸に沿ってコンボリューションし、前記第1空間分布を、前記ピーク検出関数 およびステップ検出関数で別別に、前記算1軸に対して直交する第2の軸に清っ てコンボリューションし、前記の直交するコンボリューションから前記筆2空間 分布を発生することを含む請求の範囲第19項記載の自動的検査方法。 I21)予測されるウェハ表面パターンを記述するデータ源を提供し、該データ 源から、前記ウェハ表面上に存在するこiが予測される基準縁部境界のリストを 発生することを含む請求の範囲第16項紀載の自動的検査方法。 の 前記のデータ源を提供する段階が、半導体ウェハ上の半導体の活動領域の範 囲を職別することを含む請求の範囲第21項記載の自動的検査方法。 1231 前記のデータ源提供段階が、欠陥が少なくとも部分的に関連する回路 の動作に悪影響ケ及ぼすような半導体の活動領域を識別することを含む請求の範 囲第21項記載の自動的検査方法。 cl!滲 前記比較段階が、基準パターン表示とウェハ上の分析された縁部境界 の対応する縁部境界を捜出し、基準パターン縁部境界と分析縁部境界を有効に整 列させ、基準パターン縁部境界と分析縁部境界の対応しない縁部境界を識別し、 この識別に応答して、識別された対応しない縁部境界を分析してウェハ表面上の 境界の不一致を決定することを含む請求の帥囲早16項記載の自動的検査方法。 1251 @紀比較段階が、境界の不一致を複数のクラスの境界不一致に分類す ることを含む請求の範囲第24!自紀載の目動的検査方法。 (211il 前記クラスの1つが致命的欠陥クラスである請求の範囲第25項 記載の自動的検査方法。 罰 前記識別段階が、基準パターンにおける角部縁部の交叉点を捜出し、角部縁 部を非対応の縁部として識別する前に、角部縁部交叉点において大きい不一致許 容差を提供することを含む請求の範囲第22項記載の自動的検査方法。 (2式 前記の発生段階が、境界不一致を選択し、選択された境界不一致点にて ウェハの可視的横歪を行なうためウェハ表面を再位置づけすることを含む請求の 範囲第16項記載の自動的検査方法。 @ ウェハ表面力;反復的レティクルパターンを有しており、そして、少なくと も2つの反復パターンに対する境界の不一致を自動的に比較し、反復的境界の不 一致の存在を決定し、反復的境界の不一致があればこれをレティクルの欠陥とし て分類することを含む請求の範囲第16項記載の自動的検査方法。
JP57503389A 1982-09-20 1982-09-20 自動的半導体表面検査方法および装置 Pending JPS59501649A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1982/001277 WO1984001212A1 (en) 1982-09-20 1982-09-20 Automatic semiconductor surface inspection apparatus and method

Publications (1)

Publication Number Publication Date
JPS59501649A true JPS59501649A (ja) 1984-09-13

Family

ID=22168201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57503389A Pending JPS59501649A (ja) 1982-09-20 1982-09-20 自動的半導体表面検査方法および装置

Country Status (3)

Country Link
EP (1) EP0119198A4 (ja)
JP (1) JPS59501649A (ja)
WO (1) WO1984001212A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595289A (en) * 1984-01-25 1986-06-17 At&T Bell Laboratories Inspection system utilizing dark-field illumination
EP0162120B1 (de) * 1984-05-14 1988-12-07 Ibm Deutschland Gmbh Verfahren und Einrichtung zur Oberflächenprüfung
US4795260A (en) * 1987-05-15 1989-01-03 Therma-Wave, Inc. Apparatus for locating and testing areas of interest on a workpiece
GB2293291B (en) * 1994-09-10 1998-05-06 Taskdisk Ltd Inspection system for electronic assemblies such as printed circuit boards
US5742517A (en) * 1995-08-29 1998-04-21 Integrated Computer Utilities, Llc Method for randomly accessing stored video and a field inspection system employing the same
GB2307547B (en) * 1995-11-22 2000-02-16 Europ Gas Turbines Ltd A method of detecting manufacturing errors in an article
US6175380B1 (en) 1996-08-28 2001-01-16 Peninsular Technologies, Llc Method for randomly accessing stored imagery and a field inspection system employing the same
US6707544B1 (en) * 1999-09-07 2004-03-16 Applied Materials, Inc. Particle detection and embedded vision system to enhance substrate yield and throughput
US6929961B2 (en) 2003-12-10 2005-08-16 Hitachi Global Storage Technologies Netherlands B. V. Dual function array feature for CMP process control and inspection
US9341580B2 (en) 2014-06-27 2016-05-17 Applied Materials, Inc. Linear inspection system
CN108180826B (zh) * 2017-12-20 2023-12-22 深圳湾新科技有限公司 一种锂电池卷绕层边界的检测设备及检测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571579A (en) * 1968-04-25 1971-03-23 Rank Organisation Ltd Assessing of surface profiles
US3908118A (en) * 1973-09-27 1975-09-23 California Inst Of Techn Cross correlation anomaly detection system
US3944369A (en) * 1974-05-24 1976-03-16 Bell Telephone Laboratories, Incorporated Optical comparator system to separate unacceptable defects from acceptable edge aberrations
US3963354A (en) * 1975-05-05 1976-06-15 Bell Telephone Laboratories, Incorporated Inspection of masks and wafers by image dissection
DE2700252C2 (de) * 1977-01-05 1985-03-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Prüfen definierter Strukturen
US4161033A (en) * 1977-12-22 1979-07-10 Rca Corporation Correlator/convolver using a second shift register to rotate sample values
US4347001A (en) * 1978-04-03 1982-08-31 Kla Instruments Corporation Automatic photomask inspection system and apparatus
US4213150A (en) * 1978-04-21 1980-07-15 Northrop Corporation Real-time edge processing unit
US4240750A (en) * 1978-10-02 1980-12-23 Hurd William A Automatic circuit board tester
JPS6017044B2 (ja) * 1979-07-23 1985-04-30 株式会社日立製作所 印刷配線板のパタ−ン検査装置

Also Published As

Publication number Publication date
WO1984001212A1 (en) 1984-03-29
EP0119198A1 (en) 1984-09-26
EP0119198A4 (en) 1986-07-08

Similar Documents

Publication Publication Date Title
JP3020462U (ja) 自動フォトマスク検査装置
US6297879B1 (en) Inspection method and apparatus for detecting defects on photomasks
US7580124B2 (en) Dual stage defect region identification and defect detection method and apparatus
US7499156B2 (en) Closed region defect detection system
JP4996856B2 (ja) 欠陥検査装置およびその方法
JP4023558B2 (ja) 明視野照明及び暗視野照明を有する自動検査システム
US6614520B1 (en) Method for inspecting a reticle
JP3258385B2 (ja) 光学式基板検査装置
US3658420A (en) Photomask inspection by spatial filtering
US5859698A (en) Method and apparatus for macro defect detection using scattered light
EP0179309B1 (en) Automatic defect detection system
US6487307B1 (en) System and method of optically inspecting structures on an object
US5640237A (en) Method and apparatus for detecting non-uniformities in reflective surafaces
JP6891795B2 (ja) フォトマスクブランクの欠陥検査方法、選別方法及び製造方法
JPS59501649A (ja) 自動的半導体表面検査方法および装置
JP2003185593A (ja) ウェーハ外観検査装置
US7046352B1 (en) Surface inspection system and method using summed light analysis of an inspection surface
JP3586970B2 (ja) 微細パターンの検査方法および検査装置
JP3362033B2 (ja) 異物検査装置
US5745239A (en) Multiple focal plane image comparison for defect detection and classification
JP3070748B2 (ja) レチクル上の欠陥検出方法及びその装置
US7457454B1 (en) Detailed grey scale inspection method and apparatus
KR20220138332A (ko) 결함 검사 장치, 결함 검사 방법 및 포토마스크 블랭크의 제조 방법
JPH0720060A (ja) パターン欠陥および異物検査装置
Ciarlo et al. Automated inspection of IC photomasks