JPS59501128A - デジタル情報コ−ド化方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル情報コード化方法および装置 技術分野 この発明はデジタル情報、特にパスによシ適当な順序に並べられたデジタルデー タをコード化する方法および装置に関する。

コンピュータプログラムの作成はかなシの労力と金銭的支出を伴う場合がしばし ばである。このようなプログラムの価値は、それによって動作するハードウェア よシも高い場合が多い。あらゆる種類のプログラム自在なマイクロプロセッサの 出現とその後の急速な普及によシ、材料の不要なプログラム手段にとってかわら れる物理回路の量が増大した。これは一方で、単なる導電材料から高価な部品迄 種々の部品を節約し、他方一般的な回路では解決できない、あるいは解決が困難 な問題志向型の使用に関しても柔軟性を得ることができる。

このような知的かつ金のかかる作業は大量販売によって初めて採算が取れる。こ のような販売に必要な再生性、言い換えれば、当業者であれば誰でも簡単に再生 産できるように、知的作業を伴う商品の再生産が簡単に行えるようにすることは 製造業者の必要条件であシ、従ってその商品の固有の特性である。

プログラムデータを保護する最も良く知られた手段は組織的性質を帯びておシ、 多かれ少かれ強制する性質を帯びた同意、例えば契約に基づいている。更に、プ ログラムがコード化され、他方暗号、ノ々スワード等も一般的なものである。コ ンピュータプログラムに伴う知的作業の保護の必要性は、このようなプログラム を作る所には常に存在する。

発明の開示 この発明の目的は権限を有しない者からのアクセスに対してプログラムデータお よびその他のデータを保護するためのプログラムのコード化方法および装置を提 供することである。

、　この発明の他の目的は多大な労力と支出を伴うことなく、どの・ような種類 のマイクロプロセッサにもデータ保護機能を付加することのできる手段を提供す ることである。

この目的はクレームされた本発明によシ解決される。

以下この発明について添附図面を参照して説明する。

図面の簡単な説明 第１図はこの発明の原理を示す第１の実施例の電子回路手段の図； 第２図はこの発明による第２実施例の電子回路手段の詳細図； 第３図は第２図を基にして権限を有しない者によるデータの再構成に対してさら に安全性を増したこの発明による第３の電子回路手段の図；および第４図はこの 発明による電子回路手段の、比較的簡単な回路構成で実現可能な第４実施例の図 である。

一般のデータおよび特定のプログラムデータがマイクロプロセッサに供給され、 マイクロプロセッサはこれらのデータを１デ一タ語毎にあらかじめ決められた順 番で処理する。１データワード内の各ビット配列は組織化され、不変であシ、前 記データを転送するパスシステムの幾何学的に確立された構成によシ固定されて いる。従ってパスシステムはデータ処理システム内における協定順位を維持する エレメントである。更に各データワードに相関するアドレスと異シ、パスシステ ムはハードウェア設計上、正当々素子であシ、すなわち定着した観念であり保護 するのも物理的に非常に容易である。データをコード化することを目的とした公 知の保護手段は常にソフトウェア分野におけるマスキングとコーディングに向け られていた。この目的のために、コータ９とデコーダを用いて、少くともデータ 転送中は秘密を保持するようにしていた。しかしながら、データを転送する方と 転送されたデータを受ける方でテキストをコピーされるという望しくない事態が 起こる可能性があった。

この発明ではハードウェア手段によシ、極端な場合、データ処理システムにおい てその処理を行っている者のみが認識可能なようにデータを秘密にする。更にこ の発明では権限を有しない者のデータの読出しを広範囲に防止し、データ（主に プログラムデータ）を保護するだめのノローズシステムが構成される。このデー タのコード化はいわゆる中央パスシステムにおいて行われ、この中央パスシステ ムへのアクセス可能部からはできない。

第１図は最も簡単な構成を示したものであシ、マイクロプロセッサ１、汎用格納 装置２、データ回転および後転手段１０ならびにいわゆるコード格納装置１２を 含む破線で示した電子データ順列変更手段１４を示す。この発明の記述に不要な 制御線やその他の結線は省略する。

さらにアドレッシングのために、ＲＡＭ又はＲＯＭの汎用格納装置とマイクロプ ロセッサポートがアドレスバスに接続されている。又データバスには回転手段が 接続されている。この回転手段には“°回転″および°゛復転の２つの状態を切 換えるためにアドレスバスによシ付加情報が供給される。

以下に述べるように、データバス部１７は外部パスを形成し、データバス部７１ は内部パス、すなわち中央データバスシステムを形成する。この数字のローテー ション７１／１７は回転を意味する。すなわら１７は、データをハードコピーす る場合に回転し、７１はマイクロプロセッサでデータを処理する場合に後転する 。

前記ＲＯＭは、互換性を有し、使用を特定した回転命令用には、例えばＰＲＯＭ 、　ＥＰＲＯＭ、ＲＥＰＲＯＭで構成することができる。又一度決定し庭ら、そ の後ずっと変更しない回転命令の場合には、ＲＯＭ又は固定回路で構成し得る。

データの回転は特定のかつランダムに選択可能な命令に基づいて、パスシステム のデータラインの順列を変えることあるいは交換することから成っている。

この順列の変更はコード格納装置１２の命令によシ、データ順列変更手段１４で 行われる。この回転命令は、ランダムアルゴリズムで構成することができ、本明 細書で例示したように、回転されるデータワードのアドレスに適用される。回転 と後転との間には厳密なリンクが無ければならず、ちる特定の回転を再発見し、 使用される命令をアロケートするのにアドレス情報を使用することは明らかであ る。

使用される回転手段は電気回路で構成され、この電気回路は電子的にランダムな 方法でパスラインを交叉あるいは転置することができ、マイクロプロセッサと同 じ基板に載置するのに適しておシ、固定の方法あきる。このためには、厚膜技術 あるいは薄膜技術を用いた回路をマイクロプロセッサの゛′周辺装置″′に結合 させるか、さもなければ回転回路をチップ内にレイアウトを介して集積すること が望しい。プロセッサチップの要素として、例えば、１＊１命令の意味において 順列の変更機能を回転手段に持たせなくても、回転手段の動作時に発生させるこ とができる。回転命令あるいは種々の回転命令はプログラム、ローディング介入 、データ介入等によシ組込むこ゛とができる。回転のために使用される回路部品 はバイポーラＦＲＯＭ、ＰＬＡ。

ＣＭＯ８ＲＡＭ、ハイボーア　ＲＡＭ、ＥＥＦＲＯＭ、無電圧ＲＡＭ、ＵＴ、Ａ にょシ実現できる。

第２図は、更に詳細に示されたこの発明の他の回路例である。マイクロプロセッ サ１はコーグ２５とデコーダ２６から成る回転手段内の中央データバスシステム に接続されている。外部データバスシステムは回転手段から、例えばデータポー ト又はランダム格納装置の端子に配線されている。後転されたデータを運ぶアク セス不可のデータラインと、必要に応じて回転データ又は後転データを運ぶアク セス可能なデータラインとを区別することが重要である。ここで言うアクセス性 とは装置間のタップが専門家によりアクセス可能であると見なされることである 。す々わち、広い意味においてタップとして利用できる端子が無ければ、アクセ スできないことになる。前記マイクロプロセッサ１は非ガルバノタップに対して 保護する必要があり、公知の手段をこのために使用することができる。

例えば付加制御線ＲＤおよびＷＲおよびアドレスバス１５からのアドレス情報用 リード線１　ｓ’　、　１ｓ“全回転手段に配線する。見やすくするために、リ ード線１５”、１５“は単一線で表示し、パス表示はしていない。

この回路の双方向性は、第２図のＴＲＩで示すトライステート部品で容易に実現 できる。

回転されたプログラムの読込みはデコード段２６の手段によシ行われ、読出しは コード段２５にょシ行われる。この２つのステージのリンクはアドレスバスを介 して成される。ブラックボックス２５の回転命令はブラック設ックス２６の後転 命令と逆に作用する。

命令の機能として、Ｗ＊Ｗ−１の関係がある。但しＷは回転を表わしている。従 ってプラ、り？ックス２５と２６はランダムに使用することができる。すなわち 両方共にコーディング、デコーディングの機能がある。

を相殺することができる。安全性を高めるために、２つ以上の指定可能な回転路 を設けることも当然できる。

第３図は第２図の実施例の拡張を示すものであシ、データ回転手段１０内にアド レス情報を更に回転するだめの順列変更手段１４′を有する。この手段１４′は （プログラム）データを回転する場合のビット位置決めをするのに使用される。

又アドレスデータの順列を変更する場合、プロセッサがデータを処理できるため には、“復元命令”も当然なければならない。回転Ｗｏは、相互に可逆又は復元 可能な回転対ｗ＊ｗ−’に対比するように指定される。

Ｗｏは異る固定命令に基づくビットの位置決めを表わす。

上述した如く１．複数のデータ回転手段１．ｏ、１ｏ’・・・１０ｎに配線され る複数の並列の回転路がある。各回転路は手段１０内の異る割当て又はアロケー ション命令に従う。従って個々の命令又はテーブルの回転は、例えばアドレスデ ータの回転すなわち、この場合最初のビット位置決めよシも高次である。

最後、第４図は多くの考えられる実施例の中から、特に回路が簡単な構成例を示 している。Ｗ＊Ｗ−アロケーションを意味する２Ｘ２−ＸＯＲ構成は、リード／ ライト制御によｊｌｌＢｔ／Ｂ２のデータＢ５乃至Ｂ８に回転可能にする。

必要によｊ９．３Ｘ３乃至ｎＸｎ構成にこの手段を拡張することができる。従前 の実施例との同一部は容易にわかる。すなわちアクセス保護された相互データラ インシステム７１、アクセス可能な外部データラインシステム１７、データ回転 手段１０およびｎＸｎのＸＯＲ回路（第４図には示されていない）の構成のデー タ順列変更手段を有している。これらの回路はノー−ドウエアを固定した方法で アロケーション命令を有している。

テータ回更云＋攻 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　格納手段と、データ処理手段と前記格納手段およびデータ処理手段に接続 されたデータ処理機械において得られた情報をデジタルにコード化する方法にお いて、前記格納手段と前記データ処理手段間のデータラインのデータのあらかじ め決められた相互の順列の変更が成されることを゛特徴とする情報をデジタルに コード化する方法。 ２　前記データパスラインの順列の変更を行うことを特徴とする請求の範囲１に 記載の方法。 ３、所定のアドレスの組合せ毎にデータバスラインの順列を１回行うことを特徴 とする請求の範囲２に記載の方法。 ４、格納手段と、データ処理手段と前記格納手段およびｒ−夕処理手段を接続す るデータラインとを有した機械において、少くとも２つのデータラインにデータ 回転手段（１０）を介挿し、データラインシステムをアクセス保護された内部（ ７１）とアクセス可能な外部（１７）とに分割したことを特徴とする請求の範囲 １に記載の方法を実施するための電子回路手段。 ５、前記データ回転手段（１のはデータ順列変更手段（１４）と前記データ順列 変更手段を制御するコードを格納する手段（１２）とで構成されることを特徴と する請求６、電子データ順列変更手段（１４）を前記デルタパス（１７）に介挿 し、アドレスバス（１５）とデータ順列変更手段（１４）との間のコード格納装 置、前記データ順列変更手段（１４）とコード格納装置（１２）との間の接続を 行うコントロールバス（ＳＢ）、並びにデータ順列変更手段（１４）とマイクロ プロセッサ（μＰ）との間の接続を行うアクセス保護されたデータバス（７１） を切換えることを特徴とする請求の範囲５に記載の電子回路手段。 ７、　一方のバス分岐路にコーディング回路（２ｓ、：ｚｅ）を配置し、他方の バス分岐路にデコーディング回路（２ｓ、２ｅ）を配置し、前記コーディング／ デコーディング回路（２５，２６）とマイクロプロセッサ（μＰ）との間の接続 を行うアクセス保護されたデータバスとに、データバス（１７）を分岐したこと を特徴とする請求の範囲４に記載の電子回路手段。 ８　ビット位置決めのあらかじめ決められた回転を行うためにアドレスバス（１ ５，１５“）のデータラインニ順列変更手段（１４′）を介挿したことを特徴と する請求の範囲７に記載の電子回路手段。 ９、消去可能な、再プログラム可能＆　ＲＯＭを更に有したことを特徴とする請 求の範囲５，６および７に記載の電子回路手段。 １０、ＰＬＡ部品を使用したことを特徴とする請求の範囲５，６および７に記載 の電子回路手段。 １１、トライステート部品を使用したことを特徴とする電子回路手段。 １２゜　前記データ回転手段（１０）はマイクロプロセッサ基板上に配列され、 前記集積マイクロプロセッヅ回路の外部印刷導体に結合されることを特徴とする 請求の範囲４に記載の電子回路手段。 １３、前記データ回転手段（１０）は前記マイクロプロセッサと同様の技術によ シ制造されたマイクロプロセッサチップの構成部品であることを特徴とする請求 の範囲４に記載の電子回路手段。