DE3432721A1

DE3432721A1 - Datenschuetzender standard-mikroprozessor

Info

Publication number: DE3432721A1
Application number: DE19843432721
Authority: DE
Inventors: Ruediger Hahn
Original assignee: Individual
Current assignee: Individual
Priority date: 1984-09-06
Filing date: 1984-09-06
Publication date: 1986-03-06
Also published as: DE3432721C2

Description

Die Erfindung bezieht sich auf einen daten schützenden
Standard-Mikroprozessor gemäß dem Oberbegriff des Patentanspruches 1.
Die Einführung und weltweiteAkzeptanz einiger weniger Standard-Mikroprozessoren für jeweils definierte Leistungsanforderungen resultiert aus der gleichen Interessenlage von Herstellern und Abnehmern. Durch die Massenfertigung, ermöglicht durch einen breiten Einsatzbereich, sind günstige Preise möglich bei Standardisierung der Hardware und Anwendungsmodifikationen in der Software.
Ebenso sind Standardisierungen in der Know-How-Vorbereitung und der Modulbereitstellung von Software für wiederkehrende Aufgabenstellungen bis hin zur Software-Bibliotheken möglich.
Eine solche Standardisierung hat jedoch Nachteile: Die Entwicklungskosten verlagern sich immer mehr von der Hardware zur Software, die vielfach nicht ausreichend geschützt ist, so daß mit Kauf eines Gerätes mit einem Standard-Mikroprozessor das spezielle Know How weitergegeben wird und gegebenenfalls kopiert werden kann. Der Aufwand für die Entwicklung kundenspezifischer Software ist sehr hoch und erfordert in der Regel mehrere hunderttausend Mark. Die Know How-Verbreitung beim Einsatz weniger Standard-Mikroprozessoren vergrößert den Personenkreis ständig, der in Mikroprozessor- gesteuerten Geräten unerwünschte Manipulationen vornehmen kann. Außerdem sind Lizenzproduktionen, speziell im Ausland, aufgrund der benötigten standardisierten Bauelemente nicht kontrollierbar. In jüngster Zeit wurden zur Vermeidung dieser Nachteile verschiedene Problemlösungen vorgeschlagen, so z.B.
der Zugang zur Software über ein persönliches Paßwort, Vorsehen von internen Monitorprogrammen, die gegebenenfalls programmierbar sind oder andere Maßnahmen zur Individualisierung der Hardware. Diese Vorschläge sind jedoch in der Regel nicht ausreichend, die Software zu schützen. In einigen Fällen werden sogar die eingangs ge- schilderten Vorteile des Standard-Mikroprozessors aufgehoben.
Es wäre wünschenswert, einen Standard-Mikroprozessor mit Hilfe von internen Schlüsseln und interner Dechiffrierlogik zu modifizieren, um so dem jeweiligen Anwender zu erlauben, Programme und hilfsweise auch Daten seines assembliert bzw. compiliert vorliegenden Programmes bzw. auch der Daten im Originalspeichermedium dem Mikroprozessor verschlüsselt anzubieten und dadurch Kopieren der Hardware und Software bzw. eine Manipulation in Mikroprozessor-Schaltungen unmöglich zu machen. Die physikalischen und geometrischen Eigenschaften des Original-Mikroprozessors sollten weitestgehend erhalten bleiben. Ebenso sollte das erworbene Entwicklungs-Know-How mit dem entsprechenden Original-Mikroprozessor nutzbar bleiben.Die dem Original-Mikroprozessor einprägbaren Schlüssel individualisieren dabei die Hardware und Software, wobei alle Standardisierungsmerkmale der Hardware-Schaltungen bzw. der Software-Module beibehalten werden. Eine mit einem solchen datenschützenden Mikroprozessor geschütze Schaltung ist in der Original-Hardware ablauffähig, wobei der Original-Mikroprozessor durch den daten schützenden Mikroprozessor und das originale Anwenderprogramm bzw. die Anwenderdaten durch die verschlüsselte Entsprechung substituiert werden.
In der internationalen Patentanmeldung RS/65894/CH ist vorgeschlagen worden, die Daten in Programm- und Arbeitsspeicher zu verschlüsseln und diese bei der Bearbeitung durch den Mikroprozessor durch Einschalten einer Dechiffrierschaltung in den Datenbus zwischen Speicher und Mikroprozessor wieder zu entschlüsseln. Ver- und Entschlüsselung erfolgen dabei so, daß die Positionen der einzelnen Datenleitungen innerhalb des Datenbusses planmäßig zwischen dem Speicher und dem Mikroprozessor vertauscht werden. Diese Vertauschung erfolgt demnach nach Art eines Kreuzschienenverteilers: Ist der Datenbus z. B. eine Acht-Bit-Datenleitung, so werden zwischen ingarlg und nuuyany der Dcchiffricr- schaltung die einzelnen, jeweils ein Bit tragenden Datenleitungen entsprechend dem verwendeten Schlüssel vertauscht.
Hierbei ist noch die Möglichkeit vorgesehen, raehrere Schlüssel zu verwenden, wobei diese Schlüssel dann adressabhängig sind.
Dieses Verfahren und die damit zusammenhängende Mikroprozessorschaltung macht sich eine Erkenntnis zunutze, die z. B. für Nachrichtenverbindungen aus der US-PS 3546380 oder aus dem IBM Technical Disclosure Bulletin, Band 19, Nummer 12, Mai 1977, Seiten 4564 ff bekannt ist. Die übermittelten Daten werden entweder seriell oder parallel in ihrer Position innerhalb eines Blockes, z. B.
eines Bytes vertauscht.
Auch wenn hierdurch ein Datenschutz in gewissem Umfange gewährleistet ist, so bietet dieses Verfahren keine Sicherheit vor einer Kopierung. Nicht zuletzt liegt dies daran, daß sämtliche Daten aus dem Programm- und Arbeitsspeicher, die dort verschlüsselt vorliegen, über die Dechiffrierschaltung laufen und dort entschlüsselt werden.
Durch die simple Vertauschung der Positionen der einzelnen Bits innerhalb eines Bytes erscheinen sowohl in dem verschlüsselten als auch entschlüsselten Datenwort immer die gleiche Anzahl von EINSEN und NULLEN. Außerdem meldet der Mikroprozessor über den Adressbus dem Programm- und Arbeitsspeicher Rückinformationen, so z. B. Zwischener--gebnisse bei sogenannten JUMP-Befehlen. Aus dem anschließend verschlüsselt aus dem Programm-und Arbeitsspeicher ausgesendeten Daten können hier wieder Rückschlüsse auf die tatsächlichen Daten und damit auch auf die Verschlüsselungsmethode gezogen werden. Durch diese Art der Ver-und Entschlüsselung erhält ein Fachmann, der die Mikroprozessorschaltung auch hinsichtlich der Software kopieren will, eine Vielzahl vcn Informationen, die ihm die Entschlüsselung erleichtern.
Der Erfindung liegt die Aufgabe zugrunde, einen Standard-Mikroprozessor so zu modifizieren, daß insbesondere Progrartindaten gegen Kopieren zuverlässig geschützt sind.
Diese Aufgabe ist gemäß der Erfindung durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst.
Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.
Der programm- bzw. datenschützende Standard-Mikroprozessor beinhaltet zusätzlich zu dem Original-Standard-Mikroprozessor eine interne Schlüssel/Vorschlüssel-Dechiffrierschaltung, nach deren Durchlauf der Original-Prozessoranteil des datenschützenden Mikroprozessors das angebotene verschlüsselte Datum erkennt und bearbeitet. Die Ver- und Entschlüsselung erfolgt entsprechend der Hardware des Original-Mikroprozessors nach folgenden Kriterien: a) Op-Code eines Befehles, d.h derjenige Befehlsteil, der den Befehl definiert und der mit einem Befehlsabrufsignal, dem sogenannten Op-Code-Fetch abgerufen wird; b) Datenanteil eines Befehls; c) Datenanteil eines Programmes, z.B. die Tabellen; d) Datenverarbeitungsbereiche eines Programmes, die im Bereich des Arbeitsspeichers RAM abgelegt sind.
Die Schlüssel/Vorschlüssel-Dechiffrierschaltung erkennt diese Kriterien und bearbeitet die Daten separat mit zugeordneten individuellen Schlüsseln, z.B. den Schlüsseln A, B, C bzw. D.
Um die Anzahl der verfügbaren Schlüssel multiplikativ zu erhöhen, stehen weiter folgende Kriterien des Anwenderprogrammes zur Verfügung: 1) Das Datenwort selbst; 2) die Adresse, auf welcher das Datenwort appliziert wird; 3) die Ordnungszahl des Datenwortes bei Mehrfachzugriffen zusammenhängender Daten; 4) extern zugeführte individuelle Hard- oder Software-Kriterien.
Auf diese Weise werden z.B. die Schlüssel A-1, A-2, A-n, B-l, B-2,..., B-n,...D-n definiert. Hiermit sind viele eindeutigen Kriterien zuzuordnende Schlüssel möglich. Vorzugsweise werden nur die Op-Codes der Befehle, die mit dem Op-Code-Fetch abgerufen werden, nach einem freien Substitutions-Code verschlüsselt und entsprechend dechriffiert.
Die übrigen Daten können unverschlüsselt vorliegen. Zur Verschlüsselung und Entschlüsselung werden die oben angegebenen Kriterien herangezogen. Die Anzahl der möglichen Verschüsselungen ergibt sich durch eine Permutation der Speicherplätze des Mikroprozessors, bei herkömmlichen Mikroprozessoren bei 256 Speicherplätzen demnach 256!. Der freie Substitutions-Code kann z.B. so gewählt werden, daß die Eingangs- und Ausgangsdaten der Dechiffrierschaltung nicht die gleiche Anzahl von EINS- UND NULL-Bits aufweisen. Es ist im übrigen nicht notwendig, sämtliche Substitutionstabellen der verwendeten Schlüssel in der Dechiffrierschaltung zur Verfügung zu stellen. Vielmehr ist es aufgrund der oben genannten Kriterien möglich, aus den Substitutionstabellen entsprechende Bereiche auszuwählen, wodurch trotz der gleichen Anzahl von verwendeten Schlüsseln die Speicherkapazität und damit auch die Hardware-Ausführung der Dechiffrierschaltung verkleinert werden kann.
Die Vorschlüssel/Schlüsseltechnik gemäß der Erfindung, die an den oben genannten Kriterien ausgerichtet ist, erlaubt eine Optimierung der zusätzlich im Mikroprozessor benötigten Hardware.
Werden z.B. zwei Adressleitungen A0 und Al als Schlüssel- multiplikator im obigen Sinne verwendet, so wären dadurch jeweils vier Schlüssel angesprochen. Der angesprochene Schlüssel ist durch die Ordinalzahlen 1 bis 4 der Adressenstellen des angebotenen verschlüsselten Datums fixiert.
Wird zusätzlich das Kriterium: Ordinalzahl der Stellen des Datenwortes verwendet, wobei ein Zweistufenzähler mit vier Stellen unterstellt ist, ergeben sich bereits 16 verschiedene Schlüsselmöglichkeiten.
Es kann nun der Schlüsselbedarf optimiert werden, indem beispielsweise nur vier Schlüssel X0 bis X4 eingegeben werden. Dabei beeinflußt das zweite Kriterium (Ordinalzahl des Datenwortes) die stringent zugeordnete Ordinalzahl des ersten Kriteriums, d.h. der Adresse. Im vorliegenden Beispiel ergeben sich für die vier durch Adresszuordnung eindeutig fixierten Schlüssel X0 bis X4 durch Verwendung des zusätzlichen Kriteriums Ordinalzahl des Datenwortes 4! = 24 Ordnungsschemata für die Schlüsselfolge, d.h. die Schlüsselfolgen Xl-X2-X3-X4; X2-X4-X3-Xl; ... usw.
Die eindeutige Zuordnung der Schlüsselfolge durch das Adresskriterium wird damit aufgehoben. Wenn ansonsten durch die Multiplikation der zur Verfügung stehenden Schlüssel entsprechend der Kriterien Adressabhängigkeit und Datenwortabhängigkeit 16 Schlüssel zumindest teilweise tabellarisch gespeichert werden müßten, so brauchen durch die Aufhebung der eindeutigen Zuordnung nur vier Schlüssel wiederum zumindest nur teilweise zur Verfügung gestellt zu werden. Der Hardware-Bedarf von 12 Zusatzschlüssein ist durch Wegfall der eindeutigen Zuordnungsmöglichkeiten kryptografisch kompensiert.
Es gibt ferner eine einfache Möglichkeit, bei Verwendung von Substitutionstabellen als Schlüssel diese unregelmässig zu gestalten: Mikroprozessoren nutzen nämlich im allgemeinen nicht den gesamten zur Verfügung stehenden Raum des Mikroprozessors für Operatonsbefehle, so daß von vorneherein einige Kombinationen leer sind. Außerdem werden in vielen Programmen nicht alle durch den Mikroprozessor möglichen Operationsbefehle ausgenutzt. Diese nicht genutzten Kombinationen innerhalb des Mikroprozessors bzw.
des Anwenderprogrammes können als Löcher bezeichnet werden. Derartige Löcher können innerhalb der Substitutionstabelle mehrfach belegt werden. Dem verwendeten Schlüssel liegt dann keine echte Permutation sämtlicher Operationsbefehle zugrunde, sondern eine Permutation mit Mehrfachbelegungen, wodurch die Entschlüsselung weiterhin erschwert wird.
Damit ist der jeweils angesprochene Schlüssel nach dem individuellen Anwenderprogramm optimierbar.
Ein daten- insbesondere programmschützender Standard-Mikroprozessor gemäß der Erfindung kann in Hybridtechnik ausgeführt werden. Eine solche Ausbildung hat den Vorteil, daß die Schaltung auch gegen sogenannte harte Angriffe gesichert werden kann, bei denen versucht wird, den mechanischen Aufbau des Prozessors direkt zu kopieren.
Ein daten- und programinschützender Standard-Mikroprozessor kann jedoch auch dadurch realisiert werden, daß die Schlüssel direkt in das Mikroprogramm des Mikroprozessors eingeschrieben werden, so daß ein monolithischer Chip geschaffen wird,der praktisch nicht kopierbar ist. Auch wenn dann z.B. das verschlüsselte Programm aus dem Programmspeicher kopiert wird, ist es nicht möglich, dieses Programm mit einem herkömmlichen Mikroprozessor zu betreiben.
Eine Schaltung, bestückt mit einem programmschützenden Standard-Mikroprozessor gemäß der Erfindung ist demnach durch Individualisierung der Hardware - indem der Original-Mikroprozessor durch einen programmschützenden Prozessor ersetzt wird-#und Verschlüsseln der Software wirksam geschützt.
Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor. Die Erfindung ist in zwei Ausführungs- beipielen anhand der Zeichnung näher erläutert. In der Zeichnung stellen dar: Figur 1 ein Blockschaltbild eines programmschützenden Mikroprozessors, das auf einem Modul eines handelsüblichen Original-Mikroprozessors basiert, wobei dieser programmschützende Mikroprozessor in Hybridtechnik ausgeführt ist; Figur 2 ein Blockschaltbild eines programmschützenden Mikroprozessors gemäß der Erfindung, das auf einer Spezialausführung eines handelsüblichen Originalmikroprozessors basiert undin diesem Falle in monolitischer Technik hergestellt ist.
Ein programmschützender Mikroprozessor (1) weist als Kernstück einen Standard-Mikroprozessor (2) auf, z. B.
einen Mikroprozessor Z80, der über einen internen Datenbus 3-i, einen externen Datenbus 3-a, beides 8-Bit-Datenleitungen, ferner über einen Adressbus 4 und Steuerleitungen 5 mit Daten arbeitet. Der programmschützende Mikroprozessor arbeitet mit einem externen Programm- und Arbeitsspeicher 6, der aus einem Festwertspeicher ROM, in dem die Programmdaten enthalten sind, und einem Arbeitsspeicher RAM zur Speicherung von Zwischenergebnissen und dergleichen zusammengesetzt ist, sowie mit weiteren Peripheriebauelementen 7 zusammen. Externer und interner Datenbus 3-a bzw 3-i -sind über einen ansteuerbaren Schlüsselspeicher 8 miteinander verkoppelt. Für den Schlüsselspeicher ist ein hier noch intern gestrichelt gezeichneter Bypass 3-b vorgesehen, der die Daten auf dem Datenbus 1:1 durchläßt, sofern der Schlüsselspeicher nicht angesteuert istlund dieses auch im reinen Lese- und Schreibbetrieb zum Mikroprozessor und vom Mikroprozessor weg tut.
Der Schlüsselspeicher, der auch als Logikschaltung aufgebaut sein kann, wird durch das Op-Code-Fetch-Signal aktiviert, das ein Signal der Steuerleitungen ist bzw.
aus den Signalen der Steuerleitungen entwickelt werden kann. Dieses Op-Code-Fetch zeigt an, daß der Mikroprozessor 2 einen Operationsbefehl anfordert, z. B. JUMP, ADDIEREN, etc.
Der Schlüsselspeicher 8 wird durch eine Vorschlüssel- und Steuerschaltung beeinflußt. In dem Programmspeicher ROM sind die den Op-Code-Fetches zugeordneten Operationsbefehle für den Mikroprozessor verschlüsselt abgelegt.
Zur Darstellung der Operationsbefehle werden meist hexadezimale Zahlen (Hex-Zahlen) aus dem 16 "Ziffern" O, 1, 2, ..., 9, A, B, ..., F verwendet, so daß ein Byte durch zwei Hexziffern angegeben wird. Die Hexzahl F2 entspricht der Bitfolge 1 1 1 1 0 0 1 O. Das Befehlsregister eines 8-Bit-Mikroprozessors beinhaltet demnach maximal 16 x 16 = 256 Bytes, in Hexschreibweise die Bytes O 0, 01, FF, sofern der Mikroprozessor auf 1-Byte-Operationsbefehle beschränkt ist. Sind Mehr-Byte-Operationsbefehle vorgesehen, die durch Op-Code-Fetches repräsentiert werden, multipliziert sich die Anzahl der zur Verfügung stehenden Befehle im Befehlsregister entsprechend. Jede Befehlstabelle kann zur Verschlüsselung entsprechend der Kombinationsrechnung in eine andere permutierte Befehlstabelle überführt werden. Mine derartige Permutation ist z. B. die, daß die Hexziffern 0 bis 7 durch die Hexziffern 8 - F und die Hexziffern 8 - F durch die Hexziffern O - 7 ersetzt werden. Insgesamt sind hier bei jeder Befehlstabelle 256! Permutationen möglich. Jeder dieser Permutationen ist eine Befehlstabelle zugeordnet, die eine bestimmte Schlüsselnummer erhalten kann. Der verwendete Schlüssel dient zur Verschlüsselung der durch Op-Code-Fetches repräsentierten Operationsbefehle des Anwenderprogrammes.
Die Vorschlüssel- und Steuerschaltung 9 sorgt dafür, daß bei Abruf der einzelnen verschlüsselten Operationsbefehle diese für den Mikroprozessor entschlüsselt werden. Die Entschlüsselung erfoglt nur dann, wenn das Befehlsabrufsignal (Op-Code-Fetch) anliegt.
Bei der Schlüssel steuerung durch den Op-Code-Fetch alleine kann nur einer der 256.' Schlüssel für den gesamten Adressraum des Anwenderprogrammes wirken, wenn nicht nach jedem Op-Code-Fetch auf einen anderen Schlüssel umgeschaltet wird. Die Anzahl der verwendbaren Schlüssel kann jedoch durch verschiedene zusätzliche Kriterien vervielfacht werden. Hierzu ist eine Vorschlüssel- und Steuerschaltung 9 vorgesehen, die auf den Schlüsselspeicher 8 wirkt. Die Steuerschaltung 9 wird durch den Op-Code-Fetch über eine von dem Steuerbus 5 abzweigende Steuerleitung 10 aktiviert und Aktiviert dann ihrerseits den Schlüsselspeicher 8.
Ein weiterer Steuereingang der Steuerschaltung 9 ist mit dem Ausgang eines n-stelligen Zählers 11 verbunden, dessen Eingang ebenfalls von der Op-Code-Fetch-Leitung 10 beaufschlagt wird. Diese Zuführung des Op-Code-Fetch zusätzlich über den n-stelligen Zähler 11 ermöglicht die Umschaltung des verwendeten Schlüssels bei Mehrbyte-Operationsbefehlen.
Ein weiterer Steuereingang der Steuerschaltung 9 ist mit einer Abzweigung 12 von dem Adressbus 4 verbunden. Der Steuerschaltung wird die jeweils anliegende Adresse bzw.
ein Teil dieser Adresse über diese Abzweigung 12 zugeführt.
Außerdem wird einem weiteren Steuereingang der Steuerschaltung 9 über eine Abzweigung 13 von dem internen Datenbus 3-i das gerade anhängige Datenwort bzw. ein Teil dieses Datenwortes zugeführt. Die Leitung 13 kann noch - in Figur 1 gestrichelt dargestellt- mit dem Eingang des Zählers 11 verbunden werden, um gegebenenfalls eine Schlüsselumschaltung in Abhängigkeit weiterer Daten, wie befehlsergänzender Daten, Tabellendaten usw. zu ermöglichen. Außerdem kann über einen zusätzlichen externen Ausgang 14 noch ein externes Kriterium einem weiteren Steuereingang der Steuerschaltung 9 zugeführt werden. Die der Steuerschaltung 9 zugeführten Steuersignale werden bei Anliegen eines Op-Code-Fetch an der Leitung 10 miteinander verknüpft. Durch diese Verknüpfung wird der jeweilige Schlüssel bestimmt, der für die Entschlüsselung des Programmoperationsbefehls notwendig ist.
0.: tut l0<#tw###<i, iii1 1<~I<#r#3:.:i#iit1 i(#h< durch diese Verknüpfung möglichen permutierten Befehlssubstitutionstabellen zur Verfügung zu stellen. Durch Zuführung eines Teiles der Operationsbefehle über die Datenabzweigung 13 zur Steuerschaltung 9 brauchen nur Teilbereiche der verwendbaren Schlüssel im Schlüsselspeicher 8 vorgesehen werden. Die Anzahl der tatsächlich verwendeten Schlüssel bleibt hierbei gleich, hingegen ist eine Schlüsseloptimierung möglich. Schlüsselspeicher 8 und Steuerschaltung 9 bilden gemeinsam die Dechiffrierschaltung.
In Figur 2 ist ein Blockschaltdiagramm für einen nach dem gleichen Prinzip arbeitenden, jedoch monolithisch aufgebauten Mikroprozessor 1' dargestellt, der gemäß der Erfindung modifiziert ist. Der Mikroprozessor 1' kommuniziert über einen externen Datenbus 3'-a, einen Adressbus 4' und einen Steuerbus 5' mit seiner Peripherie. Über den unidirektionalen Adressbus 4' bestimmt der Mikroprozessor den zu aktivierenden Teil der Peripherie. Über den bidirektionalen externen Datenbus 3'-a werden Daten ausgetauscht.
Dabei liefert der Steuerbus 5' die notwendigen Steuerinformationen, z. B. die Richtung des beabsichtigten Datenflussen.
Der externe Datenbus 3-a ist über ein Datenbus-Interface 21 mit dem internen Datenbus 3'-i verbunden. Der interne Datenbus 3#-i dient zum Informationsaustausch zwischen dem Datenbus-Interface und einem Arbeitsregister -Array 22 in beiden Richtungen, ferner zum Informationsaustausch zwischen diesem Arbeitsregister-Array 22 und einer internen Rechen- und Logikschaltung (ALU) 23 sowie zum Informationsaustausch zwischen externen Datenbus 3'-a und einem internen Befehlsregister 24. Der Ausgang des Befehlsregisters 24 ist mit einem Befehlsdecodierer 25 verbunden, der seine Informationen an eine Ablaufsteuerung 26 der zentralen Prozessoreinheit (CPU) liefert.
Der Schlüsselspeicher bzw. die Schlüssellogik 8' ist im internen Datenbus 3'-i vorgesehen. Angesteuert wird der Schlüsselspeicher 8' wiederum von einer internen Steuerschaltung 9', die als Steuergrößen für die Schlüsselumschaltung vom Adressbus 4' über eine Abzweigung 12' von einem Zähler 11' für den Op-Code-Fetch'.über einen externen zusätzlichen Anschluß 14' und eine Datenleitungsabzweigung 13' Eingangssignale erhält, die bei Vorliegen eines von der CPU-Ablaufsteuerung 26 über eine Leitung 10' abgezweigten Op-Code-Fetch-Signales aktiviert wird und dann ihrerseits den Schlüsselspeicher 8' einschaltet.
Die Arbeitsweise dieses Mikroprozessors bei der Dechiffrierung der verschlüsselt angebotenen Programmdaten ist identisch wie bei dem obigen Ausführungsbeispiel, so daß sich eine nähere Erläuterung erübrigt.
Als Variante der in Figur 2 gezeigten Version kann das Befehlsregister 24 selbst als Schlüssel speicher ausgeführt werden.

Claims

Daten schützender Standard-Mikroprozessor Patentansprüche 1. Datenschützender Standard-Mikroprozessor, insbesondere zum Schutz eines Anwenderprogrammes mit einer internen Dechiffrierschaltung zur Entschlüsselung von verschlüsseit angebotenen Daten, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) Steuereingänge (10, 11, 12, 13, 14) für ein Mikroprozessor-internes Befehisabrufsignal (Op-Code-Fetch), gegebenenfalls befehisergänzende Signale, Programmdaten oder Verarbeitungsdaten aufweist, und daß die Dechiffrierschaltung (8, 9) bei Vorliegen eines Steuersignales selektiert aktivierbar ist. K 2. Mikroprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) interne Falltürschlüssel (8) lediglich für die während eines Befehisabrufsignales (Op-Code-Fetch) angeforderten Operationsbefehlsteile aufweist, und daß die Dechiffrierschaltung (8, 9) lediglich während eines Op-Code-Fetch-Signales aktiviert ist.

3. Mikroprozessor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) mit dem internen Falltürschlüssel (8) Steuereingänge (10, 13) für das Op-Code-Fetch-Signal und befehlsergänzende Signale aufweist, und daß die Dechiffrierschaltung für die durch den Op-Code-Fetch repräsentierten Operationsbefehlsteile und die durch die befehlsergänzenden Signale repräsentierten befehlsergänzenden Daten unterschiedliche Schlüssel anbietet.

4. Mikroprozessor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) mit den internen Falltürschlüsseln (8) einen Steuereingang (13) aufweist, der ein Signal entsprechend Datenteilen eines Anwenderprogrammes, insbesondere Tabellen repräsentiert, und daß über diesen Steuereingang ein zusätzlicher, auf die Datenteile des Anwenderprogrammes angewendeter Schlüssel aktivierbar ist.

5. Mikroprozessor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) mit den internen Falltürschlüsseln (8) einen vorwählbare Datenverarbeitungsbereiche eines Anwenderprogranunes repräsentierenden Steuereingang (13) aufweist, wobei die Daten in den vorwählbaren Bereichen des Anwenderprogranunes verschlüsselt angeboten, entschlüsselt bearbeitet und gegebenenfalls wieder verschlüsselt werden, und daß die Informationszuführung zu der internen Dechiffrierschaltung (8, 9) hinsichtlich der Lage der Datenteile des Anwenderprogrammes intern (Steuerleitung 13) vorwählbar oder über zusätzliche externe Mikroprozessoranschlüsse (Steuereingang 14) möglich ist.

6. Mikroprozessor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) mit den internen Falltürschlüsseln (8) einen Speicher- und Logikbereich für einen freien Substitutions-Code zur Verfügung stellt , und daß die dem Mikroprozessor (1) angebotenen Daten nach diesem Substitutions-Code verschlüsselt sind.

7. Mikroprozessor nach Anspruch 6, dadurch gekennzeichnet, daß im Speicher- und Logikbereich (8) der internen Dechiffrierschaltung (8, 9) mehrere Falltürschlüssel gespeichert sind, deren Substitutionen den angebotenen, verschlüsselten Daten entschlüsselt entsprechen, und daß die interne Dechiffrierschaltung (8, 9) eine Steuerschaltung (9) mit mehreren Steuereingängen (10, 11, 12, 13) aufweist, über die eine Umschaltung auf jeweils einen anderen Falltürschlüssel möglich ist.

8. Mikroprozessor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) eine Vorschlüssel- und Steuerschaltung (9) aufweist, die aus zugeführten Steuersignalen (10, 11, 12, 13, 14) einen Vorschlüssel bildet, und daß der Ausgang der Steuerschaltung (9) mit einem Aktivierungseingang des Speicher- und Logikbereiches (Schlüsselspeicher 8) verbunden ist.

9. Mikroprozessor nach Anspruch 8, dadurch gekennzeichnet, daß die mit einem Steuereingang der Steuerschaltung (9) verbundene Steuerleitung (10) für das Op-Code-Fetch-Signal außerdem über einen Zähler (11) mit einem weiterensteuereingang der Steuerschaltung (9) verbunden ist.

10. Mikroprozessor nach Anspruch 9, dadurch gekennzeichnet, daß der Eingang des Zählers (11) zusätzlich über eine Abzweigung (13) mit dem internen Datenbus (3-i) des Mikroprozessors (1) verbunden ist, um in Abhängigkeit aufeinanderfolgender befehlsergänzender Daten, aufeinanderfolgender Programmtabellen oder Programmdaten entsprechend des dadurch weitergeschalteten Zählerstandes jeweils einen anderen Falltürschlüssel anzusteuern.

11. Mikroprozessor nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß zur Umschaltung auf einen anderen Falltürschlüssel (8) zumindest ein Teil der Leitungen des Adressbus (4), auf dem das verschlüsselte Datum im Anwenderprogramm angeboten wird, mit einem Steuereingang (12) der internen Dechiffrierschaltung (8, 9) verbunden ist.

12. Mikroprozessor nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß zumindest ein Teil der Datenleitungen des Datenbus (3-a, 3-i), auf denen verschlüsselte Datenworte angeboten werden, über eine Abzweigung (13) mit einem Steuereingang der internen Dechiffrierschaltung (8, 9) verbunden sind.

13. Mikroprozessor nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß die interne Dechiffrierschaltung (8, 9) zusätzliche Steuereingänge (14) aufweist, über die externe Kriterien zur Umschaltung auf andere Falltürschlüssel (8) zuführbar sind.

14. Mikroprozessor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Mikroprozessor (1) eine Hybridschaltung ist.

15. Mikroprozessor nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der Mikroprozessor (1') als mono]ithische Schaltung aufgebaut ist.

16. Verfahren zum Verschlüsseln und Fntschlüsseln eines Anwenderprogrammes mit Hilfe eines datemchützenaen Mikroprozessors nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet1 daß die in dem Anwenderprogramm nicht genutzten und im Mikroprogramm des Mikroprozessors nicht belegten Operationsbefehle innerhalb einer Substitutionstabelle für einen angewendeten Schlüssel mehrfach belegt werden.

17. Verfahren zum Verschlüsseln und Entschlüsseln eines Anwenderprogrammes mit Hilfe eines daten schützenden Mikroprozessors nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Ver- und Entschlüsselung mehrere Substitutionstabellen als Schlüssel oder zumindest Teile davon festgelegt werden, und daß die Reihenfolge der Substitutionstabellen bzw. Tabellenteile variiert wird.

18. Verfahren nach einem der Ansprüche 16 und 17, dadurch gekennzeichnet, daß die durch ein Op-Code-#etch-Signal repräsentierten Programmbefehle nach einem anderen Schlüssel als sonstige Datenteile der Operationsbefehle bzw. befehlsergänzende Daten verschlüsselt und entschlüsselt werden.