JPS5948480B2 - 電荷転送素子の多重化方式 - Google Patents
電荷転送素子の多重化方式Info
- Publication number
- JPS5948480B2 JPS5948480B2 JP51136571A JP13657176A JPS5948480B2 JP S5948480 B2 JPS5948480 B2 JP S5948480B2 JP 51136571 A JP51136571 A JP 51136571A JP 13657176 A JP13657176 A JP 13657176A JP S5948480 B2 JPS5948480 B2 JP S5948480B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- charge
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は電荷転送素子の多重化方式に関する。
電荷転送素子（ＣｈａｒｇｅＴｒａｎｓｆｅｒＤｅｖｉ
ｃｅ）以下ＣＴＤと記す）とは電荷結合素子（Ｃｈａｒ
ｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ、以下ＣＣＤと記す）
、パケット・ブリゲード・デバイス（ＢｕｃｋｅｔＢｒ
ｉｇａｄｅＤｅｖｉｃｅ）以下ＢＢＤと記す）等を指し
、従来のＣＴＤの多重化方式は第１図に示すように構成
されていた。第１図はＣＴＤとして４相駆動のＣＣＤを
使用した場合で２個のＣＣＤチャネル０１１、０１２の
一端にはそれぞれ信号電荷注入用拡散層Ｏ２が両チャネ
ルに共通に設けられ、他端には転送されてきた信号電荷
を電位変化として検出するためのフローティング拡散層
０３が両チャネルに共通に設けられる。各チャネル０１
１、０１２は半導体基板の表面に絶縁膜を介して複数の
駆動電極が形成されて構成され、これ等駆動電極群に４
相の駆動パルスφ１、φ２、φ３、φ４が与えられて信
号電荷が蓄積かつ転送されるが、こゝではφ、及びφ３
パルスを印加する電極は転送電極、φ２及びφ４パルス
を印加する電極は蓄積電極とする。２個のチャネル０１
１、０１２を転送され、Ｓ／Ｎの悪化した信号電荷はフ
ローティング拡散層０３を通じて電荷再生回路０４で再
生され、その出力データ信号の読出し、再書込み及び新
しいデータ信号の書込み制御が入出力回路０５で行なわ
れる。
ｃｅ）以下ＣＴＤと記す）とは電荷結合素子（Ｃｈａｒ
ｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ、以下ＣＣＤと記す）
、パケット・ブリゲード・デバイス（ＢｕｃｋｅｔＢｒ
ｉｇａｄｅＤｅｖｉｃｅ）以下ＢＢＤと記す）等を指し
、従来のＣＴＤの多重化方式は第１図に示すように構成
されていた。第１図はＣＴＤとして４相駆動のＣＣＤを
使用した場合で２個のＣＣＤチャネル０１１、０１２の
一端にはそれぞれ信号電荷注入用拡散層Ｏ２が両チャネ
ルに共通に設けられ、他端には転送されてきた信号電荷
を電位変化として検出するためのフローティング拡散層
０３が両チャネルに共通に設けられる。各チャネル０１
１、０１２は半導体基板の表面に絶縁膜を介して複数の
駆動電極が形成されて構成され、これ等駆動電極群に４
相の駆動パルスφ１、φ２、φ３、φ４が与えられて信
号電荷が蓄積かつ転送されるが、こゝではφ、及びφ３
パルスを印加する電極は転送電極、φ２及びφ４パルス
を印加する電極は蓄積電極とする。２個のチャネル０１
１、０１２を転送され、Ｓ／Ｎの悪化した信号電荷はフ
ローティング拡散層０３を通じて電荷再生回路０４で再
生され、その出力データ信号の読出し、再書込み及び新
しいデータ信号の書込み制御が入出力回路０５で行なわ
れる。
チャネル０１１及び０１２を転送されてきた信号電荷が
混合しないように、チャネル０１をの最初の電極０６及
び最後の電極ｏγは位相φ、で駆動されるが、チャネル
０１２の最初の電極０８及び最後の電極０９は位相φ３
で駆動される。電荷再生回路０４は駆動パルスの１周期
間を２分して両チャネルに対して時分割的に利用される
。以上の説明かられかるように、この従来のＣＣＤの多
重化方式では駆動パルスの相数、特に蓄積用のパルスの
相数より多くのＣＣＤチャネルを１つの電荷再生回路０
４で多重化することは不可能である。
混合しないように、チャネル０１をの最初の電極０６及
び最後の電極ｏγは位相φ、で駆動されるが、チャネル
０１２の最初の電極０８及び最後の電極０９は位相φ３
で駆動される。電荷再生回路０４は駆動パルスの１周期
間を２分して両チャネルに対して時分割的に利用される
。以上の説明かられかるように、この従来のＣＣＤの多
重化方式では駆動パルスの相数、特に蓄積用のパルスの
相数より多くのＣＣＤチャネルを１つの電荷再生回路０
４で多重化することは不可能である。
ＣＣＤの駆動パルスの相数を増せば多重化の程度は増す
が、駆動パルスの制御が複雑になる等の制約が多くなる
とともに、フロー子インク拡散層０３が多数のチヤネル
に共通に設けられるため静電容量が増加し、同一の信号
電荷量に対する電位変化が小さくなり、電荷再生回路０
４の動作マージンが低下する欠点があつた。従つて現実
的にはＣＣＤに限らず、一般のＣＴＤにおいて電荷再生
回路０４で多重化できるチヤネル数は２〜３チヤネル程
度であり、これらのチヤネルに対しそれぞれ共通した入
出力回路が必要となり、入出力回路の占有する面積が大
きく、また入出力回路への信号に対する負荷が大きいと
いう欠点があつた。この発明は電荷再生回路を具備した
複数のＣＴＤにおける入力と出力との位相を順次ずらす
手段を設けることにより、複数のＣＴＤにおけるデータ
信号の入出力を単一の入出力回路で行なえるようにＣＴ
Ｄの入出力回路を多重化することを特徴とし、その目的
は電荷再生回路の動作マージンを低下させずに入出力回
路数の減少を可能とすることにある。第２図はこの発明
によるＣＴＤの多重化方式の原理図であり、１１，１２
，・・・・・・１ｎは同時に駆動されるｎ個（ｎは任意
の整数）のＣＴＤを示し、これ等ＣＴＤは電荷結合素子
、バケツトブリゲート素子等である。
が、駆動パルスの制御が複雑になる等の制約が多くなる
とともに、フロー子インク拡散層０３が多数のチヤネル
に共通に設けられるため静電容量が増加し、同一の信号
電荷量に対する電位変化が小さくなり、電荷再生回路０
４の動作マージンが低下する欠点があつた。従つて現実
的にはＣＣＤに限らず、一般のＣＴＤにおいて電荷再生
回路０４で多重化できるチヤネル数は２〜３チヤネル程
度であり、これらのチヤネルに対しそれぞれ共通した入
出力回路が必要となり、入出力回路の占有する面積が大
きく、また入出力回路への信号に対する負荷が大きいと
いう欠点があつた。この発明は電荷再生回路を具備した
複数のＣＴＤにおける入力と出力との位相を順次ずらす
手段を設けることにより、複数のＣＴＤにおけるデータ
信号の入出力を単一の入出力回路で行なえるようにＣＴ
Ｄの入出力回路を多重化することを特徴とし、その目的
は電荷再生回路の動作マージンを低下させずに入出力回
路数の減少を可能とすることにある。第２図はこの発明
によるＣＴＤの多重化方式の原理図であり、１１，１２
，・・・・・・１ｎは同時に駆動されるｎ個（ｎは任意
の整数）のＣＴＤを示し、これ等ＣＴＤは電荷結合素子
、バケツトブリゲート素子等である。
ＣＴＤｌｌ，ｌ２，・・・・・・１ｎ内をそれぞれ転送
されＳ／Ｎの悪化した信号電荷は電荷再生回路２，，２
２，・・・・・・２ｎで再生される。ＣＴＤｌｌ，ｌ２
，・・・・・・１ｎの各々への入力はスイツチ３１，３
２，・・・・・・３ｎの制御位相で決まり、ＣＴＤｌｌ
，ｌ２，・・・・・・１ｎからの出力の位相はスイツチ
４１，４，，・・・・・・４ｎで決まる。電荷再生回路
２，〜２ｎよりの再生されたデータ信号は信号線５１〜
５ｎを通じて入出力回路６に共通に供給される。入出力
回路６は各電荷再生回路２１，２２・・・・・・２ｎで
再生されたデータ信号の論理和をとる回路７としデータ
信号の読み書き制御を行なう制御回．路８とからなる。
入出力回路６において読み出し命令信号は制御線９を通
じ、書込み命令信号は制御線１０を通じ、入力データ信
号は信号線１１を通じてそれぞれ供給され、出力データ
信号は信号線１２より出力され、更に各ＣＴＤｌｌ，ｌ
２，・・・−・・・１ｎへ書込むデータ信号は共通の入
力信号線１３に供給される。ＣＴＤｌｌ，ｌ２，・・・
・・・１ｎ内での信号電荷の転送方向を矢印１４で示す
。一例として各ＣＴＤｌ，，ｌ，，・・・・・・１ｎか
らの出力データ信号を読出し、続いて新しい入カデータ
信号を書込む場合の動作を説明する。ｎ個のＣＴＤｌ，
，ｌ，，・・・・・・１ｎ内の信号電荷はＣＴＤクロツ
クパルスに従つてＣＴＤｌｌ，ｌ２，・・・・・・１ｎ
内を転送され、出力可能な位置に達し蓄積される。スイ
ツチ４，，４２，・・・・・・４ｎはそれぞれ互いに重
ならない位相φ。′，φ♂′，・・・・・・φ０ｎで開
閉され、ＣＴＤｌ，，ｌ，，・・・・・・１ｎの出力信
号電荷は電荷再生回路２１，２２，・・・・・・２ｎで
再生してデータ信号として入出力回路６へ送られる。す
なわちＣＴＤｌ，の出力信号電荷は位相φ。′で電荷再
生回路２１に入り、その出力データ信号も位相φ。′で
入出力回路６に入る。ＣＴＤｌ，の出力は位相φ♂′で
電荷再生回路２，を通して入出力回路６に入る等、各Ｃ
ＴＤｌｌ，ｌ２，・・・・・・１ｎの出力はスイツチ４
１，４，，・・・・・・４ｎの開閉の位相に従つて順次
位相をずらして出力される。各再生回路２１，２２，・
・・・・・２ｎの出力データ信号は論理ゲート７により
論理和をとることにより各ＣＴＤｌｌ，ｌ，，・・・・
・・１ｎの出力がそれぞれ位相φ♂，φ♂′，・・・・
・・φ０ｎで時系列的に制御回路８に入力される。出力
データ信号の読出しは制御線９において読出し命令が６
ビのときに、信号線１２に出力データ信号が出力される
ことによつて行なわれる。入力データ信号の書込みは制
御線１０において書込み命令を゛１″とし、入力データ
信号を信号線１１から入力することによりＣＴＤｌ，，
ｌ２，・・・・・・１ｎへの書込み信号線１３に入力デ
ータ信号が入る。入力位相制御スイツチ３１，３２，・
・・・・・３ｎはそれぞれ互いに重ならない位相φ１′
，φ１″，・・・・・・φ１ｎで開閉し、入力信号線１
３内の入力データ信号に従つてそれぞれＣＴＤｌｌ，ｌ
，，・・・・・・１ｎに信号電荷を入力する。もし書込
み命令が入らなければ各ＣＴＤｌｌ，ｌ２，・・・・・
・１ｎから出力されたデータ信号は再び同じＣＴＤｌ，
，ｌ２，・・・・・・１ｎに書込まれ、データ信号はＣ
ＴＤｌｌ，ｌ，，・・・・・・１ｎ内で循環しながら保
持される。ＣＴＤｌ，，ｌ，，・・・・・・１ｎ出力の
位相φ。′，φｏ″，・・・・・・φ０ｎと入力の位相
φ１′，φ１″，・・・・・・φ１ｎとがそれぞれ対応
すればＣＴＤｌｌの出力データ信号は同じＣＴＤｌｌに
再書込みされる。しかし１個のＣＴＤの入力と出力との
位相は同じに限ることはないことは明らかである。第３
図はこの発明の多量化方式の具体的実施例として４相駆
動のＣＣＤ４個を１入出力回路で多重化した例を示す。
図示した４相駆動ＣＣＤは電極下のポテンシヤルの井戸
内の信号電荷の有無を情報として４相の駆動パルスによ
るポ子ンシヤルの井戸の移動とともに信号電荷を転送す
る。ＣＣＤのチヤネル２０，〜２０４を信号電荷は矢印
の力向に転送され、チヤネル２０１〜２０４へ信号電荷
は拡散層２１，〜２１４を通じ入力され、チヤネル２０
１〜２０４の出力信号電荷はフローテイング拡散層２２
１〜２２４電位変化としてそれぞれ検出され、これ等電
位変化は再生回路２３１〜２３４に増幅されて信号電荷
が再生される。それぞれ４相ＣＣＤの駆動パルスφ，，
φ２，φ３，φ４はゲート電極２４〜２Ｔより加えられ
、φ２，φ４を加える電極２５，２７は蓄積電極、φ，
，φ３を加える電極２４，２６は転送電極であり、チヤ
ネル２０１〜２０４に共通に用いられる。ゲート電極２
９，〜２９４はそれぞれチヤネル２０１〜２０４に互い
に重ならない位相φ，１〜φ，４で信号電荷を入力する
ためのもので第２図におけるスイツチ３，〜３ｎの役割
をする。ゲート電極３０，〜３０４はチヤネル２０，〜
２０４から互いに重ならない位相φ。１〜φ０４で信号
電荷を出力するためのもので第２図におけるスイツチ４
１〜４ｎの役割をすると共に蓄積電極の役割も兼ねる。
されＳ／Ｎの悪化した信号電荷は電荷再生回路２，，２
２，・・・・・・２ｎで再生される。ＣＴＤｌｌ，ｌ２
，・・・・・・１ｎの各々への入力はスイツチ３１，３
２，・・・・・・３ｎの制御位相で決まり、ＣＴＤｌｌ
，ｌ２，・・・・・・１ｎからの出力の位相はスイツチ
４１，４，，・・・・・・４ｎで決まる。電荷再生回路
２，〜２ｎよりの再生されたデータ信号は信号線５１〜
５ｎを通じて入出力回路６に共通に供給される。入出力
回路６は各電荷再生回路２１，２２・・・・・・２ｎで
再生されたデータ信号の論理和をとる回路７としデータ
信号の読み書き制御を行なう制御回．路８とからなる。
入出力回路６において読み出し命令信号は制御線９を通
じ、書込み命令信号は制御線１０を通じ、入力データ信
号は信号線１１を通じてそれぞれ供給され、出力データ
信号は信号線１２より出力され、更に各ＣＴＤｌｌ，ｌ
２，・・・−・・・１ｎへ書込むデータ信号は共通の入
力信号線１３に供給される。ＣＴＤｌｌ，ｌ２，・・・
・・・１ｎ内での信号電荷の転送方向を矢印１４で示す
。一例として各ＣＴＤｌ，，ｌ，，・・・・・・１ｎか
らの出力データ信号を読出し、続いて新しい入カデータ
信号を書込む場合の動作を説明する。ｎ個のＣＴＤｌ，
，ｌ，，・・・・・・１ｎ内の信号電荷はＣＴＤクロツ
クパルスに従つてＣＴＤｌｌ，ｌ２，・・・・・・１ｎ
内を転送され、出力可能な位置に達し蓄積される。スイ
ツチ４，，４２，・・・・・・４ｎはそれぞれ互いに重
ならない位相φ。′，φ♂′，・・・・・・φ０ｎで開
閉され、ＣＴＤｌ，，ｌ，，・・・・・・１ｎの出力信
号電荷は電荷再生回路２１，２２，・・・・・・２ｎで
再生してデータ信号として入出力回路６へ送られる。す
なわちＣＴＤｌ，の出力信号電荷は位相φ。′で電荷再
生回路２１に入り、その出力データ信号も位相φ。′で
入出力回路６に入る。ＣＴＤｌ，の出力は位相φ♂′で
電荷再生回路２，を通して入出力回路６に入る等、各Ｃ
ＴＤｌｌ，ｌ２，・・・・・・１ｎの出力はスイツチ４
１，４，，・・・・・・４ｎの開閉の位相に従つて順次
位相をずらして出力される。各再生回路２１，２２，・
・・・・・２ｎの出力データ信号は論理ゲート７により
論理和をとることにより各ＣＴＤｌｌ，ｌ，，・・・・
・・１ｎの出力がそれぞれ位相φ♂，φ♂′，・・・・
・・φ０ｎで時系列的に制御回路８に入力される。出力
データ信号の読出しは制御線９において読出し命令が６
ビのときに、信号線１２に出力データ信号が出力される
ことによつて行なわれる。入力データ信号の書込みは制
御線１０において書込み命令を゛１″とし、入力データ
信号を信号線１１から入力することによりＣＴＤｌ，，
ｌ２，・・・・・・１ｎへの書込み信号線１３に入力デ
ータ信号が入る。入力位相制御スイツチ３１，３２，・
・・・・・３ｎはそれぞれ互いに重ならない位相φ１′
，φ１″，・・・・・・φ１ｎで開閉し、入力信号線１
３内の入力データ信号に従つてそれぞれＣＴＤｌｌ，ｌ
，，・・・・・・１ｎに信号電荷を入力する。もし書込
み命令が入らなければ各ＣＴＤｌｌ，ｌ２，・・・・・
・１ｎから出力されたデータ信号は再び同じＣＴＤｌ，
，ｌ２，・・・・・・１ｎに書込まれ、データ信号はＣ
ＴＤｌｌ，ｌ，，・・・・・・１ｎ内で循環しながら保
持される。ＣＴＤｌ，，ｌ，，・・・・・・１ｎ出力の
位相φ。′，φｏ″，・・・・・・φ０ｎと入力の位相
φ１′，φ１″，・・・・・・φ１ｎとがそれぞれ対応
すればＣＴＤｌｌの出力データ信号は同じＣＴＤｌｌに
再書込みされる。しかし１個のＣＴＤの入力と出力との
位相は同じに限ることはないことは明らかである。第３
図はこの発明の多量化方式の具体的実施例として４相駆
動のＣＣＤ４個を１入出力回路で多重化した例を示す。
図示した４相駆動ＣＣＤは電極下のポテンシヤルの井戸
内の信号電荷の有無を情報として４相の駆動パルスによ
るポ子ンシヤルの井戸の移動とともに信号電荷を転送す
る。ＣＣＤのチヤネル２０，〜２０４を信号電荷は矢印
の力向に転送され、チヤネル２０１〜２０４へ信号電荷
は拡散層２１，〜２１４を通じ入力され、チヤネル２０
１〜２０４の出力信号電荷はフローテイング拡散層２２
１〜２２４電位変化としてそれぞれ検出され、これ等電
位変化は再生回路２３１〜２３４に増幅されて信号電荷
が再生される。それぞれ４相ＣＣＤの駆動パルスφ，，
φ２，φ３，φ４はゲート電極２４〜２Ｔより加えられ
、φ２，φ４を加える電極２５，２７は蓄積電極、φ，
，φ３を加える電極２４，２６は転送電極であり、チヤ
ネル２０１〜２０４に共通に用いられる。ゲート電極２
９，〜２９４はそれぞれチヤネル２０１〜２０４に互い
に重ならない位相φ，１〜φ，４で信号電荷を入力する
ためのもので第２図におけるスイツチ３，〜３ｎの役割
をする。ゲート電極３０，〜３０４はチヤネル２０，〜
２０４から互いに重ならない位相φ。１〜φ０４で信号
電荷を出力するためのもので第２図におけるスイツチ４
１〜４ｎの役割をすると共に蓄積電極の役割も兼ねる。
その他第２図と同一符号は同様の機能のものである。第
４図は第３図に示す実施例の動作を説明するためのタイ
ムチヤートであり、φ１，φ２，φ３，φ４はＣＣＤ，
駆動パルス波形で、高レベルのとき信号電荷が蓄積され
る。
４図は第３図に示す実施例の動作を説明するためのタイ
ムチヤートであり、φ１，φ２，φ３，φ４はＣＣＤ，
駆動パルス波形で、高レベルのとき信号電荷が蓄積され
る。
（ＡＯｌ，φ０２，φ０３，φ０４はチヤネル２０，〜
２０４からの信号電荷の出力の位相を制御するパルス波
形、φ，１，φ，２，φ１３，φ１４は入力の位相Ｆｈ
ｌ脚をするパルス波形、Ｒは読出し命令パルス波形、Ｗ
は書込み命令パルス波形であり高レベルのとき対応する
ゲートが開く。ＤＯｕｔは出力データ信号波形、Ｄｉｎ
は入力データ信号波形であり、高レベルのとぎ１’’状
態を表わす。時刻Ｔ。
２０４からの信号電荷の出力の位相を制御するパルス波
形、φ，１，φ，２，φ１３，φ１４は入力の位相Ｆｈ
ｌ脚をするパルス波形、Ｒは読出し命令パルス波形、Ｗ
は書込み命令パルス波形であり高レベルのとき対応する
ゲートが開く。ＤＯｕｔは出力データ信号波形、Ｄｉｎ
は入力データ信号波形であり、高レベルのとぎ１’’状
態を表わす。時刻Ｔ。
において４個のチヤネル２０１〜２０４の最後のφ４電
極下にある信号電荷は、時刻ｔｌでφｏｌ〜φ０４パル
スが入り、時刻Ｔ２でφ４パルスが切れると、電極３０
，〜３０４下に転送され蓄えられる。時刻Ｔ３でφ。１
パルスが切れると、チヤネル２０１においてはフローテ
イング拡散層２２１に信号電荷が入り、フローテイング
拡散層２２，の電位が変化し、この変化を電荷再生回路
２３１によつてデータ信号として論理ゲートＴを通して
入出力制御回路Ｓに入力される。
極下にある信号電荷は、時刻ｔｌでφｏｌ〜φ０４パル
スが入り、時刻Ｔ２でφ４パルスが切れると、電極３０
，〜３０４下に転送され蓄えられる。時刻Ｔ３でφ。１
パルスが切れると、チヤネル２０１においてはフローテ
イング拡散層２２１に信号電荷が入り、フローテイング
拡散層２２，の電位が変化し、この変化を電荷再生回路
２３１によつてデータ信号として論理ゲートＴを通して
入出力制御回路Ｓに入力される。
このとき読出し命令Ｒが高レベルになればその期間出力
信号線１２にデータ信号が出力される。時刻Ｔ４では入
力位相制御パルスφ１’が入り、このとき書込み命令Ｗ
が高レベルになればデータ入力信号Ｄｉｎのレベルに従
つて入力拡散層２１１を通してチヤネル２０１の最初の
φ２電極下に信号電荷が注入される。もし書込み命令Ｗ
が低レベルであれば、論理ゲートＴの出力データ信号が
入出力制御回路Ｓ及び入力信号線１３を通して拡散層２
１，から入力される。時刻Ｔ，でチヤネル２０１からの
読出し、書込みが完了する。チヤネル２０２へのデータ
信号の読み書きは時刻Ｔ，，ｔ６で、チヤネル２０３へ
のデータ信号の読み書きは時刻Ｔ７，ｔ８で、チヤネル
２０４へのデータ信号の読み書きは時刻Ｔ，，ｔ，Ｏで
同様にして行なわれ、時刻Ｔｌｌまでに４個のチヤネル
からの読み書きの１サイクルが完了する。時刻Ｔ，，で
φ４パルスが入り、時刻Ｔ，２ではパルスφ・３が入り
、時刻Ｔｌ３でφ２パルスが切れると、信号電荷はφ２
電極下からφ４電極下に転送される。以後同様の動作を
くり返し、ＣＣＤ駆動パルスの１周期毎に４個のＣＣＤ
チヤネルを１個の入出力回路で多重化してデータ信号の
入出力を行なう。第３図に示すＣＣＤへの適用例におい
ては４相駆動のＣＣＤに限ることはなく、また多重化す
るＣＣＤ個数も４個に限らないことは明らかである。別
の実施例として第１図に示した従来の方式により多重化
したＣＣＤの電荷再生回路を第３図に示したこの発明の
方式により更に入出力回路で多重化して入出力制御する
ことも可能である。例えば第５図は電荷再生回路を２重
化し、さらにその２重化された電荷再生回路の４個を単
一の入出力回路で４重化した例を示す。４０１，４０２
，・・・・・・４０８はＣＣＤチヤネルである。
信号線１２にデータ信号が出力される。時刻Ｔ４では入
力位相制御パルスφ１’が入り、このとき書込み命令Ｗ
が高レベルになればデータ入力信号Ｄｉｎのレベルに従
つて入力拡散層２１１を通してチヤネル２０１の最初の
φ２電極下に信号電荷が注入される。もし書込み命令Ｗ
が低レベルであれば、論理ゲートＴの出力データ信号が
入出力制御回路Ｓ及び入力信号線１３を通して拡散層２
１，から入力される。時刻Ｔ，でチヤネル２０１からの
読出し、書込みが完了する。チヤネル２０２へのデータ
信号の読み書きは時刻Ｔ，，ｔ６で、チヤネル２０３へ
のデータ信号の読み書きは時刻Ｔ７，ｔ８で、チヤネル
２０４へのデータ信号の読み書きは時刻Ｔ，，ｔ，Ｏで
同様にして行なわれ、時刻Ｔｌｌまでに４個のチヤネル
からの読み書きの１サイクルが完了する。時刻Ｔ，，で
φ４パルスが入り、時刻Ｔ，２ではパルスφ・３が入り
、時刻Ｔｌ３でφ２パルスが切れると、信号電荷はφ２
電極下からφ４電極下に転送される。以後同様の動作を
くり返し、ＣＣＤ駆動パルスの１周期毎に４個のＣＣＤ
チヤネルを１個の入出力回路で多重化してデータ信号の
入出力を行なう。第３図に示すＣＣＤへの適用例におい
ては４相駆動のＣＣＤに限ることはなく、また多重化す
るＣＣＤ個数も４個に限らないことは明らかである。別
の実施例として第１図に示した従来の方式により多重化
したＣＣＤの電荷再生回路を第３図に示したこの発明の
方式により更に入出力回路で多重化して入出力制御する
ことも可能である。例えば第５図は電荷再生回路を２重
化し、さらにその２重化された電荷再生回路の４個を単
一の入出力回路で４重化した例を示す。４０１，４０２
，・・・・・・４０８はＣＣＤチヤネルである。
チヤネル４０，，４０３，４０５，４０，はφ４パルス
の切れるタイミングで電荷再生回路に向けて信号電荷が
出力さ札チヤネル４０２，４０４，４０６，４０ｓはψ
２パルスの切れるタイミングで電荷再生回路に出力され
る。またチヤネル４０１，４０２の出力信号電荷はφｏ
ｌの位相で電荷再生回路４１，に入力され、φ２とφ４
で時分割的に再生されて論理和をとる論理ゲートＴを通
して入出力制御回路８に入る。同様にチヤネル４０３，
４０４及び４０，，４０６及び４０７，４０８の出力信
号電荷はそれぞれφ。２，φ０３，φ。
の切れるタイミングで電荷再生回路に向けて信号電荷が
出力さ札チヤネル４０２，４０４，４０６，４０ｓはψ
２パルスの切れるタイミングで電荷再生回路に出力され
る。またチヤネル４０１，４０２の出力信号電荷はφｏ
ｌの位相で電荷再生回路４１，に入力され、φ２とφ４
で時分割的に再生されて論理和をとる論理ゲートＴを通
して入出力制御回路８に入る。同様にチヤネル４０３，
４０４及び４０，，４０６及び４０７，４０８の出力信
号電荷はそれぞれφ。２，φ０３，φ。
４の位相で電荷再生回路４１２，４１３，４１４に入力
され、位相φ２とφ４で時分割的に再生され、論理ゲー
トモ刀驕B 各チヤネルへのデ一 ！夕信号の入力の場合は共通の入
力信号線１３内に時分割的に書込み信号を通し、入力位
相制御のゲート電極に加えるパルスφ１１，φ１２，φ
１３，φ１４及び各チヤネル４０１〜４０３の最初の駆
動電極φ２，φ４の位相に従つて時分割的に入力される
。このように電荷再生回路の多重化とこの発明による入
出力回路の多重化を組合せることにより、周辺回路の減
少を図ることができる。また以上の例では電荷再生回路
への入力位相をかえて時分割的な動作を可能にしたが、
電荷再生回路への入力位相は同一とし、電荷再生回路内
で遅延をかけて電荷再生回路からの出力の位相を順次変
更して時分割的に出力することも可能である。
され、位相φ２とφ４で時分割的に再生され、論理ゲー
トモ刀驕B 各チヤネルへのデ一 ！夕信号の入力の場合は共通の入
力信号線１３内に時分割的に書込み信号を通し、入力位
相制御のゲート電極に加えるパルスφ１１，φ１２，φ
１３，φ１４及び各チヤネル４０１〜４０３の最初の駆
動電極φ２，φ４の位相に従つて時分割的に入力される
。このように電荷再生回路の多重化とこの発明による入
出力回路の多重化を組合せることにより、周辺回路の減
少を図ることができる。また以上の例では電荷再生回路
への入力位相をかえて時分割的な動作を可能にしたが、
電荷再生回路への入力位相は同一とし、電荷再生回路内
で遅延をかけて電荷再生回路からの出力の位相を順次変
更して時分割的に出力することも可能である。
以上説明したように、この発明によればＣＴＤの駆動パ
ルスの相数にかかわりなく任意数のＣＴＤ二におけるデ
ータ信号の読出し、書込み、再入力の制御を単一の入出
力回路で行なうことができ、また電荷再生回路を多重化
した従来方式の場合に生じる電荷再生回路の動作マージ
ンの低下を防ぐことができるため、電荷再生回路そのも
のを簡単化Ｚすることもできる。また同時駆動のＣＴＤ
数を増し、入出力端子からみた記憶容量を増加しても、
１個のＣＴＤ内に蓄えられる情報量を一定とすれば、Ｃ
ＴＤの駆動パルスの周波数を上げなくても入出力回路へ
の位相分割数を増すのみでアクセス時間は低下せず、出
力データ列を増すことができる。以上のことからこの発
明を適用したＣＴＤを含む半導体装置においてはＣＴＤ
の性能を向上させながら周辺回路の占有面積の縮小化、
半導体チツプの高密度化が図れ、その結実装置の小型化
、高速化、低廉化に寄与できる利点がある。
ルスの相数にかかわりなく任意数のＣＴＤ二におけるデ
ータ信号の読出し、書込み、再入力の制御を単一の入出
力回路で行なうことができ、また電荷再生回路を多重化
した従来方式の場合に生じる電荷再生回路の動作マージ
ンの低下を防ぐことができるため、電荷再生回路そのも
のを簡単化Ｚすることもできる。また同時駆動のＣＴＤ
数を増し、入出力端子からみた記憶容量を増加しても、
１個のＣＴＤ内に蓄えられる情報量を一定とすれば、Ｃ
ＴＤの駆動パルスの周波数を上げなくても入出力回路へ
の位相分割数を増すのみでアクセス時間は低下せず、出
力データ列を増すことができる。以上のことからこの発
明を適用したＣＴＤを含む半導体装置においてはＣＴＤ
の性能を向上させながら周辺回路の占有面積の縮小化、
半導体チツプの高密度化が図れ、その結実装置の小型化
、高速化、低廉化に寄与できる利点がある。
第１図は従来のＣＴＤの多重化方式を示す図、第２図は
この発明によるＣＴＤ多重化力式の原理を示すプロツク
図、第３図はこの発明の多重化方式の実施例としての４
相駆動ＣＣＤを単一の入出力回路で多重化した場合を示
す図、第４図は第３図の実施例の動作を説明するための
タイムチヤート、第５図はこの発明の別の実施例として
電荷再生回路の２重化を含めたＣＴＤの多重化方式を示
す図である。 ０１１，０１２，２０，〜２０４，４０１〜４０８：Ｃ
ＣＤチヤネル、１，〜１ｎ：ＣＴＤｌＯ２，２ｌｌ〜２
１４：信号電荷注入用拡散層、０３，２２，〜２２４：
信号電荷検出用フローテイング拡散層、０４，２１〜２
ｎ，２３，〜２３４，４１，〜４１４：電荷再生回路、
３１〜３ｎ，２９１〜２９４：入力位相決定用スイツチ
又はゲート電極、４１〜４ｎ，３０１〜３０４：出力位
相決定用スイツチ又はゲート電極、０５，８：入出力制
御回路、６：入出力回路、７：論理和をとるゲート。
この発明によるＣＴＤ多重化力式の原理を示すプロツク
図、第３図はこの発明の多重化方式の実施例としての４
相駆動ＣＣＤを単一の入出力回路で多重化した場合を示
す図、第４図は第３図の実施例の動作を説明するための
タイムチヤート、第５図はこの発明の別の実施例として
電荷再生回路の２重化を含めたＣＴＤの多重化方式を示
す図である。 ０１１，０１２，２０，〜２０４，４０１〜４０８：Ｃ
ＣＤチヤネル、１，〜１ｎ：ＣＴＤｌＯ２，２ｌｌ〜２
１４：信号電荷注入用拡散層、０３，２２，〜２２４：
信号電荷検出用フローテイング拡散層、０４，２１〜２
ｎ，２３，〜２３４，４１，〜４１４：電荷再生回路、
３１〜３ｎ，２９１〜２９４：入力位相決定用スイツチ
又はゲート電極、４１〜４ｎ，３０１〜３０４：出力位
相決定用スイツチ又はゲート電極、０５，８：入出力制
御回路、６：入出力回路、７：論理和をとるゲート。
Claims (1)
- １ 複数の電荷転送素子と、これ等電荷転送素子の信号
電荷を再生する電荷再生回路と、信号を入出力する入出
力回路とを含む半導体装置において、上記複数の電荷再
生回路の出力信号に互いに一定の位相差をもたせる手段
と、上記複数の電荷転送素子に互いに一定の位相差を有
する信号電荷を入力する手段とを備え、単一の入出力回
路を介して信号の入出力を行なうことを特徴とする電荷
転送素子の多重化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51136571A JPS5948480B2 (ja) | 1976-11-12 | 1976-11-12 | 電荷転送素子の多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51136571A JPS5948480B2 (ja) | 1976-11-12 | 1976-11-12 | 電荷転送素子の多重化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5361237A JPS5361237A (en) | 1978-06-01 |
| JPS5948480B2 true JPS5948480B2 (ja) | 1984-11-27 |
Family
ID=15178361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51136571A Expired JPS5948480B2 (ja) | 1976-11-12 | 1976-11-12 | 電荷転送素子の多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948480B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190291A (ja) * | 1985-02-15 | 1986-08-23 | Sumitomo Electric Ind Ltd | 板状ヒ−トパイプ |
| JPS61149665U (ja) * | 1985-03-01 | 1986-09-16 | ||
| JPS61161583U (ja) * | 1985-03-23 | 1986-10-06 | ||
| JPH07505703A (ja) * | 1992-04-22 | 1995-06-22 | スンキョン インダストリーズ カンパニー リミテッド | 板状熱交換器 |
-
1976
- 1976-11-12 JP JP51136571A patent/JPS5948480B2/ja not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190291A (ja) * | 1985-02-15 | 1986-08-23 | Sumitomo Electric Ind Ltd | 板状ヒ−トパイプ |
| JPS61149665U (ja) * | 1985-03-01 | 1986-09-16 | ||
| JPS61161583U (ja) * | 1985-03-23 | 1986-10-06 | ||
| JPH07505703A (ja) * | 1992-04-22 | 1995-06-22 | スンキョン インダストリーズ カンパニー リミテッド | 板状熱交換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5361237A (en) | 1978-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3967254A (en) | Charge transfer memory | |
| US4103347A (en) | Zig-zag sps ccd memory | |
| US3889245A (en) | Metal-insulator-semiconductor compatible charge transfer device memory system | |
| US4035628A (en) | Analog transversal filtering and correlation with progressive summation of analog signals | |
| US3944990A (en) | Semiconductor memory employing charge-coupled shift registers with multiplexed refresh amplifiers | |
| KR100210582B1 (ko) | 반도체 메모리 | |
| EP0198673A2 (en) | Image memory | |
| JPS5948480B2 (ja) | 電荷転送素子の多重化方式 | |
| US3831155A (en) | Nonvolatile semiconductor shift register | |
| US4025801A (en) | Regenerative MOS transistor charge detectors for charge coupled device shift registers in a multiplexing system | |
| US4358786A (en) | Method and a circuit arrangement for the storage of video signals | |
| US4135104A (en) | Regenerator circuit | |
| US4225947A (en) | Three phase line-addressable serial-parallel-serial storage array | |
| US3909803A (en) | Multi-phase CCD shift register optical sensor with high resolution | |
| JPS61194910A (ja) | デイジタル信号遅延用回路装置 | |
| JPS6127676A (ja) | 電荷転送を用いるアナログ影像記憶装置 | |
| JPS6146916B2 (ja) | ||
| US4060737A (en) | Charge coupled device shift registers having an improved regenerative charge detector | |
| JPH0449778B2 (ja) | ||
| JPS61194909A (ja) | デイジタル信号遅延用回路装置 | |
| Tompsett | A simple charge regenerator for use with charge-coupled and bucket-brigade shift registers and the design of functional logic arrays | |
| SU769622A1 (ru) | Запоминающее устройство | |
| SU1305776A1 (ru) | Запоминающее устройство с последовательной записью и считыванием | |
| JP2667702B2 (ja) | ポインタリセット方式 | |
| RU2081459C1 (ru) | Запоминающее устройство магазинного типа |