JPS5948138B2 - アモルフアス半導体膜の製造方法 - Google Patents
アモルフアス半導体膜の製造方法Info
- Publication number
- JPS5948138B2 JPS5948138B2 JP55072059A JP7205980A JPS5948138B2 JP S5948138 B2 JPS5948138 B2 JP S5948138B2 JP 55072059 A JP55072059 A JP 55072059A JP 7205980 A JP7205980 A JP 7205980A JP S5948138 B2 JPS5948138 B2 JP S5948138B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- reaction
- amorphous semiconductor
- semiconductor film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
本発明はアモルファスシリコン膜（以下ａ−Ｓｉと記す
）の如きアモルファス半導体膜の製造方法に関する。
）の如きアモルファス半導体膜の製造方法に関する。
近年、ａ−Ｓｉ膜の如きアモルファス半導体膜を用いた
太陽電池が注目を集めてきている。
太陽電池が注目を集めてきている。
この種アモルファス半導体膜は周知の如く反応ガス雰囲
気中のプラズマ反応により容易に形成することができる
。
気中のプラズマ反応により容易に形成することができる
。
即ち、上記ａ−Ｓｉ膜は主として第１図に示す如く、プ
ラズマ反応室１内にシランを主成分とする反応ガスを導
き、この反応ガスのプラズマ反応により放電々極４、５
間に配された基板２上にａ−Ｓｉ膜３を形成する方法が
採られている。ところで、この反応室内に反応ガスを導
く際、従来は主に図に示す如く、反応室の壁に設けられ
たガス導入口６より反応ガス８を室内に放出することが
行なわれていた。しかし、この方法ではプラズマ反応の
起る空間でのガス濃度分布がガス導入口の位置を中心と
して径方向（即ち水平方向）に濃度勾配を持ち、基板２
上に形成されるａ−Ｓｉ膜３の膜厚が不均一になるとい
う問題点を有していた。本発明は上記の問題点を解決す
べくなされたもので、その特徴とするところは、放電電
極の電極面に複数個のガス放出孔を設けることにより、
基板面に平行な面内での反応ガス濃度を均一にし、基板
上に厚さの均一なａ−Ｓｉ膜の如きアモルフア半導体膜
を形成するアモルファス半導体膜の製造方法を提供する
ことにある。
ラズマ反応室１内にシランを主成分とする反応ガスを導
き、この反応ガスのプラズマ反応により放電々極４、５
間に配された基板２上にａ−Ｓｉ膜３を形成する方法が
採られている。ところで、この反応室内に反応ガスを導
く際、従来は主に図に示す如く、反応室の壁に設けられ
たガス導入口６より反応ガス８を室内に放出することが
行なわれていた。しかし、この方法ではプラズマ反応の
起る空間でのガス濃度分布がガス導入口の位置を中心と
して径方向（即ち水平方向）に濃度勾配を持ち、基板２
上に形成されるａ−Ｓｉ膜３の膜厚が不均一になるとい
う問題点を有していた。本発明は上記の問題点を解決す
べくなされたもので、その特徴とするところは、放電電
極の電極面に複数個のガス放出孔を設けることにより、
基板面に平行な面内での反応ガス濃度を均一にし、基板
上に厚さの均一なａ−Ｓｉ膜の如きアモルフア半導体膜
を形成するアモルファス半導体膜の製造方法を提供する
ことにある。
以下、実施例に従つて本発明を説明する。
第２図は本発明の一実施例である。
図に於て、一対の容量結合型放電電極１０、１１のうち
の一方の電極面１２にガス放出孔１３が基板１６の被着
面に平行となるべく複数個設けられており、従つて反応
時、このガス放出孔１３より放出される反応ガス１４は
基板１６の被着面に垂直となる。即ち、反応ガス１４の
放出方向が基板１６の被着面に対し垂直となることは、
ガス濃度分布が上記被着面に均一となることを意味して
いる。斯る構成にある放電電極１０，１１を反応室１５
内に設けた容量結合型反応装置を用い、上記両電極１０
，１１間に基板１６の被着面を反応ガス１４の放出方向
と垂直となるべく配置して、ａ−Ｓｉ膜の形成を行なつ
たところ、ガス放出孔１３の径約３ｍｍφ、孔の面密度
４個／ｃゴで、５０ｍｍ×５０ｍｍのガラス基板１６上
に於て膜厚ムラ±４％のａ−Ｓｉ膜１７が得られた。
の一方の電極面１２にガス放出孔１３が基板１６の被着
面に平行となるべく複数個設けられており、従つて反応
時、このガス放出孔１３より放出される反応ガス１４は
基板１６の被着面に垂直となる。即ち、反応ガス１４の
放出方向が基板１６の被着面に対し垂直となることは、
ガス濃度分布が上記被着面に均一となることを意味して
いる。斯る構成にある放電電極１０，１１を反応室１５
内に設けた容量結合型反応装置を用い、上記両電極１０
，１１間に基板１６の被着面を反応ガス１４の放出方向
と垂直となるべく配置して、ａ−Ｓｉ膜の形成を行なつ
たところ、ガス放出孔１３の径約３ｍｍφ、孔の面密度
４個／ｃゴで、５０ｍｍ×５０ｍｍのガラス基板１６上
に於て膜厚ムラ±４％のａ−Ｓｉ膜１７が得られた。
従来方法で形成されたａ−Ｓｉ膜の膜厚ムラが約±３０
％であることに比べると、上記の本発明実施例の方法に
より得られたａ−Ｓｉ膜は極めて均一なものといえる。
本発明者らはさらに孔１３の径及び面密度を変えて実験
を行つたところ、孔径０．１〜５ｍｍφ、孔の面密度１
〜１０個／Ａｆｆの範囲に於ては膜厚ムラ±５％以内と
いう極めて膜厚ムラの少ないａ−Ｓｉ膜が得られること
がわかつた。
％であることに比べると、上記の本発明実施例の方法に
より得られたａ−Ｓｉ膜は極めて均一なものといえる。
本発明者らはさらに孔１３の径及び面密度を変えて実験
を行つたところ、孔径０．１〜５ｍｍφ、孔の面密度１
〜１０個／Ａｆｆの範囲に於ては膜厚ムラ±５％以内と
いう極めて膜厚ムラの少ないａ−Ｓｉ膜が得られること
がわかつた。
孔径が０．１ｍｍφ以下であるとガスの流量が極めて制
限され、５ｍｍφ以上だと膜厚ムラが大きくなる。
限され、５ｍｍφ以上だと膜厚ムラが大きくなる。
また、上記の孔径を有するガス放出孔１３の面密度が１
個／Ｃｍｌ′以下では膜厚ムラが上記範囲より大きくな
り、１０個／Ｃｎｆ以上ではプラズマ放電という苛酷な
反応において電極強度に問題がある。尚、上記放電電極
１１の電極面１２は第３図に示す如く、孔径の異なるも
のから構成されてよく、これが第４図の如く中心対称に
構成されたものではさらに均一なａ−Ｓｉ膜が形成され
る。第５図は放電電極１１の更に他の実施例であり、ガ
ス放出孔１３を有する２個の電極面１２ａ，１２ｂを空
間を隔てて重ねて構成したものである。
個／Ｃｍｌ′以下では膜厚ムラが上記範囲より大きくな
り、１０個／Ｃｎｆ以上ではプラズマ放電という苛酷な
反応において電極強度に問題がある。尚、上記放電電極
１１の電極面１２は第３図に示す如く、孔径の異なるも
のから構成されてよく、これが第４図の如く中心対称に
構成されたものではさらに均一なａ−Ｓｉ膜が形成され
る。第５図は放電電極１１の更に他の実施例であり、ガ
ス放出孔１３を有する２個の電極面１２ａ，１２ｂを空
間を隔てて重ねて構成したものである。
この構造では、内側の電極面１２ｂのガス放出孔１３よ
り放出されるガス濃度に不均一があつても、斯るガスが
外側の電極面１２ａの放出孔１３を通過することにより
均一化されるので、より一層のガス濃度の均一化を実現
できる。本発明は以上の説明から明らかな如く、放電電
極を反応ガスの導入口とし、その電極面に複数のガス放
出孔を設けると共に、この孔より基板の被着面に対し反
応ガスを垂直に放出せしめたので、上記被着面に対する
反応ガスの濃度分布が改善され、更に、ガス放出孔の孔
径、孔の面密度、電極面上の孔の配置、及び電極構成等
を適宜工夫することにより、極めて膜ムラの少ないアモ
ルフアス半導体膜を形成することができる。
り放出されるガス濃度に不均一があつても、斯るガスが
外側の電極面１２ａの放出孔１３を通過することにより
均一化されるので、より一層のガス濃度の均一化を実現
できる。本発明は以上の説明から明らかな如く、放電電
極を反応ガスの導入口とし、その電極面に複数のガス放
出孔を設けると共に、この孔より基板の被着面に対し反
応ガスを垂直に放出せしめたので、上記被着面に対する
反応ガスの濃度分布が改善され、更に、ガス放出孔の孔
径、孔の面密度、電極面上の孔の配置、及び電極構成等
を適宜工夫することにより、極めて膜ムラの少ないアモ
ルフアス半導体膜を形成することができる。
第１図は従来方法を説明するための装置の断面図、第２
図Ａは本発明実施例方法を説明するための装置の断面図
、第２図Ｂは同装置に使用される放電電極の平面図、第
３図乃至第５図は本発明に使用し得る夫々異なる放電電
極を示し、第３図及び第４図は平面図、第５図は断面図
である。 １０，１１・・・・・・放電電極、１３・・・・・・ガ
ス放出孔。
図Ａは本発明実施例方法を説明するための装置の断面図
、第２図Ｂは同装置に使用される放電電極の平面図、第
３図乃至第５図は本発明に使用し得る夫々異なる放電電
極を示し、第３図及び第４図は平面図、第５図は断面図
である。 １０，１１・・・・・・放電電極、１３・・・・・・ガ
ス放出孔。
Claims (1)
- １ 反応ガスを反応室内に導き、該反応室内のプラズマ
放電反応により基板上にアモルファス半導体膜を形成す
る製造方法に於て、上記反応室内に備えられた放電電極
の少なくとも一方が、その電極面に上記反応ガスを放出
する複数個のガス放出孔を有し、該複数個のガス放出孔
より上記基板の被着面に対して垂直に放出される反応ガ
スのプラズマ反応によりアモルファス半導体膜を形成す
ることを特徴とするアモルファス半導体膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55072059A JPS5948138B2 (ja) | 1980-05-28 | 1980-05-28 | アモルフアス半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55072059A JPS5948138B2 (ja) | 1980-05-28 | 1980-05-28 | アモルフアス半導体膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56169116A JPS56169116A (en) | 1981-12-25 |
| JPS5948138B2 true JPS5948138B2 (ja) | 1984-11-24 |
Family
ID=13478427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55072059A Expired JPS5948138B2 (ja) | 1980-05-28 | 1980-05-28 | アモルフアス半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948138B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046029A (ja) * | 1983-08-24 | 1985-03-12 | Hitachi Ltd | 半導体製造装置 |
| JPS6052619U (ja) * | 1983-09-16 | 1985-04-13 | 株式会社日立製作所 | プラズマｃｖｄ装置 |
| JPS6115978A (ja) * | 1984-07-03 | 1986-01-24 | Minolta Camera Co Ltd | プラズマｃｖｄ装置 |
| JPS61177375A (ja) * | 1985-01-30 | 1986-08-09 | Shimadzu Corp | 平面型プラズマｃｖｄ装置 |
| JPH0654814B2 (ja) * | 1989-06-16 | 1994-07-20 | 三洋電機株式会社 | 太陽電池装置の製造方法 |
-
1980
- 1980-05-28 JP JP55072059A patent/JPS5948138B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56169116A (en) | 1981-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101056219B1 (ko) | 샤워헤드 및 기판 처리 장치 | |
| US8206506B2 (en) | Showerhead electrode | |
| CN1150602C (zh) | 气体分配板 | |
| US20050120962A1 (en) | Substrate supporting table, method for producing same, and processing system | |
| JP2003504871A (ja) | 静電チャックおよびその製造方法 | |
| US4461237A (en) | Plasma reactor for etching and coating substrates | |
| JPH11323545A (ja) | スパッタリング装置 | |
| JPS62103372A (ja) | プラズマを使用した化学蒸気堆積による薄膜形成方法および装置 | |
| JPS5948138B2 (ja) | アモルフアス半導体膜の製造方法 | |
| JPS6214226B2 (ja) | ||
| TWI409358B (zh) | 電漿輔助化學氣相沉積裝置 | |
| JPH02184022A (ja) | Ｃｖｄ電極 | |
| JPS6039822A (ja) | 薄膜形成装置 | |
| JP2765371B2 (ja) | 成膜処理装置 | |
| TWI834658B (zh) | 用於處理基板的設備 | |
| WO2005007924A1 (en) | Sputtering target constructions | |
| JPH09202974A (ja) | 薄膜形成装置 | |
| JPH02186628A (ja) | 化学気相成長装置 | |
| KR101420091B1 (ko) | 코팅 면을 가진 진공 척 | |
| JPH041730Y2 (ja) | ||
| KR101511240B1 (ko) | 복수의 박막을 가진 정전척 | |
| KR20000021909A (ko) | 반도체장치 제조용 물리기상증착장치의 콜리미터 | |
| JPH057462B2 (ja) | ||
| JPS6129127A (ja) | 処理装置 | |
| JPS59161828A (ja) | 反応装置 |