JPS5947379B2 - 円筒磁区記憶素子 - Google Patents
円筒磁区記憶素子Info
- Publication number
- JPS5947379B2 JPS5947379B2 JP52047078A JP4707877A JPS5947379B2 JP S5947379 B2 JPS5947379 B2 JP S5947379B2 JP 52047078 A JP52047078 A JP 52047078A JP 4707877 A JP4707877 A JP 4707877A JP S5947379 B2 JPS5947379 B2 JP S5947379B2
- Authority
- JP
- Japan
- Prior art keywords
- cylindrical
- loop
- major loop
- minor
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Description
【発明の詳細な説明】
本発明は円筒磁区を利用する磁気記憶素子に関するもの
である。
である。
ガーネットのような一軸磁気異方性を有する磁気媒体を
磁化容易軸に垂直に結晶成長させ、磁化。
磁化容易軸に垂直に結晶成長させ、磁化。
容易軸方向に適当な大きさの均一なバイアス磁場を加え
ると磁気媒体内に周辺部と磁化の方向が反対の単一磁壁
で囲まれた円筒磁区ができることが知られている。この
円筒磁区に磁場勾配を与えると磁場勾配に沿つて円筒磁
区が移動する。このような性質を用いることにより磁気
記憶素子を実現することが可能であり、又２個以上の円
筒磁区相互間には磁気的反発力が作用することを利用し
て論理回路素子を構成することも可能である。円筒磁区
を用いて磁気記憶素子を構成するには、メジャー ・マ
イナー ・ループ方式、シフト・レジスター方式、デコ
ーダー方式等が知られている。このうち現在もつともよ
く用いられているメジャー ・マイナー ・ループ方式
について簡単に説明すると、本方式はマイナー ・ルー
プと呼ばれる情報を記憶させておく記憶ループと、メジ
ャーループと呼ばれる書き込み、読み取りのために情報
を転送する転送ループとの二種類の閉ループから構成さ
れる。メジャーループには円筒磁区の発生部、検出部及
び消去部が付く。メジャーループとマイナーループとの
間の情報の出し入れはゲートで制御される。このような
メジャー ・マイナーループ方式を用いた円筒磁区記憶
素子を構成する場合、次の３つの条件を満足する必要が
ある。
ると磁気媒体内に周辺部と磁化の方向が反対の単一磁壁
で囲まれた円筒磁区ができることが知られている。この
円筒磁区に磁場勾配を与えると磁場勾配に沿つて円筒磁
区が移動する。このような性質を用いることにより磁気
記憶素子を実現することが可能であり、又２個以上の円
筒磁区相互間には磁気的反発力が作用することを利用し
て論理回路素子を構成することも可能である。円筒磁区
を用いて磁気記憶素子を構成するには、メジャー ・マ
イナー ・ループ方式、シフト・レジスター方式、デコ
ーダー方式等が知られている。このうち現在もつともよ
く用いられているメジャー ・マイナー ・ループ方式
について簡単に説明すると、本方式はマイナー ・ルー
プと呼ばれる情報を記憶させておく記憶ループと、メジ
ャーループと呼ばれる書き込み、読み取りのために情報
を転送する転送ループとの二種類の閉ループから構成さ
れる。メジャーループには円筒磁区の発生部、検出部及
び消去部が付く。メジャーループとマイナーループとの
間の情報の出し入れはゲートで制御される。このような
メジャー ・マイナーループ方式を用いた円筒磁区記憶
素子を構成する場合、次の３つの条件を満足する必要が
ある。
まず、メジャーループビット数をＮＭＢビット、マイナ
ーループビット数をＮｍ、ビットとすると、再書き込み
時にマイナーループの同一アドレス位置に来させるため
に、ゲートの出入りにＮｇ、ビット要するとすればＮＭ
、■ ｎＮｍ、−Ｎｇ、（ｎ：整数） ・・・・・・・
・・・・・・・・・・・（１）が成り立たねばならない
。しかもアクセスタイムやサイクルタイムを早めるため
にはｎ＝１が望ましい。又、Ｙ−Ｙゲート、ドルサイン
ゲート等通常のゲートにおいてはＮｇｂ■１が一般的で
ある。従つてＮＭｂ■ Ｎｍｂ−１・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・（２）が第１の条件となる。
ーループビット数をＮｍ、ビットとすると、再書き込み
時にマイナーループの同一アドレス位置に来させるため
に、ゲートの出入りにＮｇ、ビット要するとすればＮＭ
、■ ｎＮｍ、−Ｎｇ、（ｎ：整数） ・・・・・・・
・・・・・・・・・・・（１）が成り立たねばならない
。しかもアクセスタイムやサイクルタイムを早めるため
にはｎ＝１が望ましい。又、Ｙ−Ｙゲート、ドルサイン
ゲート等通常のゲートにおいてはＮｇｂ■１が一般的で
ある。従つてＮＭｂ■ Ｎｍｂ−１・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・（２）が第１の条件となる。
第２の条件としてマイナーループ数をＮｍとすると、Ｎ
ｍのとるべき値として、データ構成上２の幕数即ちの成
り立つことが必要である。
ｍのとるべき値として、データ構成上２の幕数即ちの成
り立つことが必要である。
又一般に素子形状は正方形又はそれに近い形状が望まし
く、従つてメジヤーマイナーループ形状もそのようにし
ようとするとという第３の条件が発生する。
く、従つてメジヤーマイナーループ形状もそのようにし
ようとするとという第３の条件が発生する。
これら（２）、（３）、（４）式を満たすことがメジヤ
ーマイナーループ方式の望ましい基本条件となる。殊に
（３）、（４）式よりＮｍ，＝ ２ｈ””となりマイナ
ーループビツト数も２の幕数．となり周辺回路の２進ア
ドレスカウンタ等の機能から考えても極めて有効なメジ
ヤーマイナーループ構成となる。しかし、実際に前記３
条件を満足する円筒磁区記憶素子には次のような問題点
が生じていた。
ーマイナーループ方式の望ましい基本条件となる。殊に
（３）、（４）式よりＮｍ，＝ ２ｈ””となりマイナ
ーループビツト数も２の幕数．となり周辺回路の２進ア
ドレスカウンタ等の機能から考えても極めて有効なメジ
ヤーマイナーループ構成となる。しかし、実際に前記３
条件を満足する円筒磁区記憶素子には次のような問題点
が生じていた。
例えば６４Ｋビツト素子を例にとるとまず（２）、（３
）、（４）式からＮｍ＝１２８，Ｎｍｂ＝５１２，ＮＭ
ｂ＝５１１と決定され、従つてパタン配置は第１図のよ
うになる。第１図で１はメジヤーループ、２はマイナー
ループ、３はゲートを示している。メジヤーループ１中
の．丸印は１ビツトパタンを表わしている。ただしメジ
ヤーループコーナー部１１，１２における各半ビツトパ
タンは図示していない。さてゲート３の個数はマイナー
ループ２の個数と等しくなければならず、又マイナール
ープ２をメジヤーループ１に接．続する場合、通常パタ
ン配置上メジヤーループ１のビツトパタンの１つおきに
しかできない。即ち１２８個のマイナーループ２を１２
８個のゲート３を介してメジヤーループ１に接続しよう
と思えばメジヤーループ１の５１１ビツトのうち２５５
ビツトを費す−ことになる。しかもゲートはメジヤール
ープの片側に整列していることがパタン配置上望ましい
ため、メジヤーループ１のゲート３と反対側にも２５５
ビツト分のビツトパタンが配置される。従つて残りの１
ビツトでメジヤーループ１の２ケ所のコーナー部１１，
１２を構成しなければならず、これは極めて余裕のない
パタン配置となる。実際にこの構成による円筒磁区記憶
素子のバイアス磁場動作マージンを測定したところ、両
端のゲートがメジヤーループコーナ部に近接しすぎてい
るため、バイアス磁場マージン幅が小さく動作不安定な
素子となつている。又メジヤーマイナーループ方式の特
徴の１つである欠陥対策としての冗長マイナーループの
付力ｎ！±７の上−）な槽成では全＜不可能となつてし
まつている。従来これらの問題点を避けるため次の方法
が主にとられてきた。
）、（４）式からＮｍ＝１２８，Ｎｍｂ＝５１２，ＮＭ
ｂ＝５１１と決定され、従つてパタン配置は第１図のよ
うになる。第１図で１はメジヤーループ、２はマイナー
ループ、３はゲートを示している。メジヤーループ１中
の．丸印は１ビツトパタンを表わしている。ただしメジ
ヤーループコーナー部１１，１２における各半ビツトパ
タンは図示していない。さてゲート３の個数はマイナー
ループ２の個数と等しくなければならず、又マイナール
ープ２をメジヤーループ１に接．続する場合、通常パタ
ン配置上メジヤーループ１のビツトパタンの１つおきに
しかできない。即ち１２８個のマイナーループ２を１２
８個のゲート３を介してメジヤーループ１に接続しよう
と思えばメジヤーループ１の５１１ビツトのうち２５５
ビツトを費す−ことになる。しかもゲートはメジヤール
ープの片側に整列していることがパタン配置上望ましい
ため、メジヤーループ１のゲート３と反対側にも２５５
ビツト分のビツトパタンが配置される。従つて残りの１
ビツトでメジヤーループ１の２ケ所のコーナー部１１，
１２を構成しなければならず、これは極めて余裕のない
パタン配置となる。実際にこの構成による円筒磁区記憶
素子のバイアス磁場動作マージンを測定したところ、両
端のゲートがメジヤーループコーナ部に近接しすぎてい
るため、バイアス磁場マージン幅が小さく動作不安定な
素子となつている。又メジヤーマイナーループ方式の特
徴の１つである欠陥対策としての冗長マイナーループの
付力ｎ！±７の上−）な槽成では全＜不可能となつてし
まつている。従来これらの問題点を避けるため次の方法
が主にとられてきた。
それはマイナーループビツト数を増すことである。こう
することによりメジヤーループビツト数も多くとれパタ
ン配置に余裕ができるからである。しかしこの方法は前
記（４）式の条件から外れることになり、従つてマイナ
ーループビツト数は２の幕数とならず周辺回路の複雑さ
を招く欠点があつた。本発明の目的は、このような欠点
を除去し、前記（２）、（３）、（４）の条件を全て満
たして且つ動作マージンの広い余裕あるパタン配置を実
現し、さらに冗長マイナーループの付加をも可能なメジ
ヤーマーループの間に設けられて円筒磁区のやり取りを
行ことにある。
することによりメジヤーループビツト数も多くとれパタ
ン配置に余裕ができるからである。しかしこの方法は前
記（４）式の条件から外れることになり、従つてマイナ
ーループビツト数は２の幕数とならず周辺回路の複雑さ
を招く欠点があつた。本発明の目的は、このような欠点
を除去し、前記（２）、（３）、（４）の条件を全て満
たして且つ動作マージンの広い余裕あるパタン配置を実
現し、さらに冗長マイナーループの付加をも可能なメジ
ヤーマーループの間に設けられて円筒磁区のやり取りを
行ことにある。
すなわち本発明は、円筒磁区を保持する磁気媒体と、こ
の磁気媒体の膜面に垂直なバイアス磁界を与える手段と
、前記磁気媒体上に設けられた少くとも１つのメジヤー
ループと、前記磁気媒体上に設けられて円筒磁区を格納
する複数個のマイナープの間に設けられて円筒磁区のや
り取りを行なう複数個のゲート等とから構成される円筒
磁区記憶素子において、前記メジヤーループのうちゲー
トを接続する領域におけるビツトパタン周期よりも、前
記領域以外の領域の全部又は一部におけるビツトパタン
周期を長くすることによつて達成される。
の磁気媒体の膜面に垂直なバイアス磁界を与える手段と
、前記磁気媒体上に設けられた少くとも１つのメジヤー
ループと、前記磁気媒体上に設けられて円筒磁区を格納
する複数個のマイナープの間に設けられて円筒磁区のや
り取りを行なう複数個のゲート等とから構成される円筒
磁区記憶素子において、前記メジヤーループのうちゲー
トを接続する領域におけるビツトパタン周期よりも、前
記領域以外の領域の全部又は一部におけるビツトパタン
周期を長くすることによつて達成される。
本発明の主旨を実験結果をもとに説明する。
円筒地区の駆動方法として面内回転磁場を用いたいわゆ
るフイールドアクセス法がある。この場合、円筒磁区駆
動媒体として、パーマロイ等の軟磁性体薄膜よりなるＹ
ＹパタンやＴ バーパタンが良く知られている。これら
のパタンの最適ビツト周゛期は円筒磁区径に依存し、例
えば３．５μｍ径円筒磁区の場合、その転送マージンが
最大となるビツト周期はＹＹパタンで１４μｍ前後、Ｔ
−バーパタンで１６ｐｍ前後である。しかしこれらの値
には余裕があり必ずしも丁度その値にする必要はない。
その詳細は実験結果を第２図に示す。本実験に用いた磁
気媒体の結晶は（ＹＳｍＴｍＣａ），（ＦｅＧｅ），０
，２の組成からなり円筒磁区径は３．５μｍである。横
軸にビツトパタン周期、縦軸に円筒磁区転送可能なバイ
アス磁場マージン幅をとつている。第２図から伴るよう
にＹＹパタンもＴ−バーパタンもビツトパタン周期に対
して余裕があり、ＹＹパタンで説明すると１４〜１７μ
ｍの範囲でマージン幅は殆んど変わらず約４００ｅとい
う広い動作マージンを有している。従つて同一円筒磁区
径でも必要に応じで１４μｍかり１７μｍの範囲内の種
々のビツトパタン周期をとり．（得ることになる。本発
明はこの実，験結果を積極的に利用することから成り立
つている。次に本発明の詳細について実施例を用いて詳
細に説明する。
るフイールドアクセス法がある。この場合、円筒磁区駆
動媒体として、パーマロイ等の軟磁性体薄膜よりなるＹ
ＹパタンやＴ バーパタンが良く知られている。これら
のパタンの最適ビツト周゛期は円筒磁区径に依存し、例
えば３．５μｍ径円筒磁区の場合、その転送マージンが
最大となるビツト周期はＹＹパタンで１４μｍ前後、Ｔ
−バーパタンで１６ｐｍ前後である。しかしこれらの値
には余裕があり必ずしも丁度その値にする必要はない。
その詳細は実験結果を第２図に示す。本実験に用いた磁
気媒体の結晶は（ＹＳｍＴｍＣａ），（ＦｅＧｅ），０
，２の組成からなり円筒磁区径は３．５μｍである。横
軸にビツトパタン周期、縦軸に円筒磁区転送可能なバイ
アス磁場マージン幅をとつている。第２図から伴るよう
にＹＹパタンもＴ−バーパタンもビツトパタン周期に対
して余裕があり、ＹＹパタンで説明すると１４〜１７μ
ｍの範囲でマージン幅は殆んど変わらず約４００ｅとい
う広い動作マージンを有している。従つて同一円筒磁区
径でも必要に応じで１４μｍかり１７μｍの範囲内の種
々のビツトパタン周期をとり．（得ることになる。本発
明はこの実，験結果を積極的に利用することから成り立
つている。次に本発明の詳細について実施例を用いて詳
細に説明する。
第３図は本発明による６４Ｋビツト容量円筒磁区記憶素
子の概略図である。第３図におｌいては円筒磁区を保有
する磁気媒体の上に作られたＹＹパタンからなる円筒磁
区の転送路を示し、磁気媒体そのもの、円筒磁区を保持
する磁気的手段、円筒磁区を転送させるための磁気的手
段及び記憶装置として働かせるための必要な外部回路は
１省略されている。本発明の円筒磁区記憶素子は２ケ所
のコーナー部１１，１２、円筒磁区の発生器１３、検出
器１４、消去器１５を有する５１１ビツトからなるメジ
ヤーループ１と、各５１２ビツトからなる１２８個のマ
イナーループ２とこれら２種類のループを接続二する１
２８側のゲート３によつて構成されている。又、消去器
１５と発生器１３の間は１２０ビツト離れており、そこ
はＹＹパタンからなる転送路のみで如何なる機能部も含
まれていない。ビツトパタン周期は消去器１５と発生器
１３との間の２８ビツトのみ１６μｍで、メジヤールー
プの他の部分及びマイナーループは全て１４μｍである
。さて１６μｍピツチの２８ビツト分すなわち４４８μ
ｍの範囲は１４μｍピッチだと３２ビット分に相当する
ため、その差４ビツト分が等ピツチパタンに比べて少な
いことになる。そこでこの４ビツトをメジヤーループコ
ーナ一部１１，１２の近傍に均等に振り分け配置するこ
とにより、すなわちメジヤーループのゲート側を２５７
ビツト、反対側を２５３ビツトにすることにより、両端
のゲートとコーナー部１１，１２との間隔が１ビツト広
くとれ、動作マージンは第４図に示すように大幅に改善
された。４００ｅの回転磁場でバイアス磁場マージン幅
が約３００ｅで、本発明を適用していない素子に比べ大
幅に改善され、充分実用に供し得るものとなつた。
子の概略図である。第３図におｌいては円筒磁区を保有
する磁気媒体の上に作られたＹＹパタンからなる円筒磁
区の転送路を示し、磁気媒体そのもの、円筒磁区を保持
する磁気的手段、円筒磁区を転送させるための磁気的手
段及び記憶装置として働かせるための必要な外部回路は
１省略されている。本発明の円筒磁区記憶素子は２ケ所
のコーナー部１１，１２、円筒磁区の発生器１３、検出
器１４、消去器１５を有する５１１ビツトからなるメジ
ヤーループ１と、各５１２ビツトからなる１２８個のマ
イナーループ２とこれら２種類のループを接続二する１
２８側のゲート３によつて構成されている。又、消去器
１５と発生器１３の間は１２０ビツト離れており、そこ
はＹＹパタンからなる転送路のみで如何なる機能部も含
まれていない。ビツトパタン周期は消去器１５と発生器
１３との間の２８ビツトのみ１６μｍで、メジヤールー
プの他の部分及びマイナーループは全て１４μｍである
。さて１６μｍピツチの２８ビツト分すなわち４４８μ
ｍの範囲は１４μｍピッチだと３２ビット分に相当する
ため、その差４ビツト分が等ピツチパタンに比べて少な
いことになる。そこでこの４ビツトをメジヤーループコ
ーナ一部１１，１２の近傍に均等に振り分け配置するこ
とにより、すなわちメジヤーループのゲート側を２５７
ビツト、反対側を２５３ビツトにすることにより、両端
のゲートとコーナー部１１，１２との間隔が１ビツト広
くとれ、動作マージンは第４図に示すように大幅に改善
された。４００ｅの回転磁場でバイアス磁場マージン幅
が約３００ｅで、本発明を適用していない素子に比べ大
幅に改善され、充分実用に供し得るものとなつた。
本実施例から判るように、メジヤーループの一部のビツ
トパタン周期，を他より２μｍ長くすることにより前記
（２）、（３）、（４）のメジヤーマイナーループ構成
条件の余てを満たして充分な動作マージンを有する円筒
磁区記憶素子の実現が可能となつた。又、マイナールー
プ部には全く手を加えていないため素子のビツト密度に
も影響していない。次に他の実施例として予備マイナー
ループを備えた冗長構成採用の記憶素子に適用した場合
について説明する。第５図は２つの予備マイナーループ
を備えた６４Ｋビツト素子の概略図である。第５図に使
用されている記号、数字等の意味するところ及びその他
の特記していない箇所の構成は第３図と同じであるので
その説明を省略する。本発明の円筒磁区記憶素子は５１
１ビツトからなるメジヤーループ１と各５１２ビツトか
らなる１３０個のマイナーループ２とゲート３によつて
構成されている。ビツトパタン周期は消去器１５と発生
器１３との間の８４ビツトのみ１６μｍで、その他は全
て１４μｍである。さて１６μｍピツチの８４ビツト分
すなわち１３４４μｍの範囲は１４μｍピツチだと９６
ビツト分に相当するためその差１２ビツト分少ないこと
になる。そこでこの１２ビツトをメジヤーループコーナ
一部１１，１２の近傍に均等に振り分け配置することに
よりすなわちメジヤーループのゲート側を２６１ビツト
、反対側を２４９ビツトにすることにより、両端のゲー
トとコーナー部１１，１２との間に夫々１ビツトづつ余
裕を持つて１３０個のマイナーループを配置することが
できる。この１３０ループのうち実際に使用するのは任
意の１２８ループであるため、前記の（２）、（３）、
（４）の条件は全て満たしており、残り２ループは予備
マイナーループとして使用される。又本円筒磁区記憶素
子のバイアス磁場動作マージンは第４図の結果と始んど
差異が見られなかつた。以上本発明について２つの実施
例を用いて説明したが、メジヤーループのゲート側にお
ける両端のゲートとコーナ部との距離は１ビツト相当分
に限ることはなく、それ以上の距離をとることも可能で
あり、効果は全く同じである。
トパタン周期，を他より２μｍ長くすることにより前記
（２）、（３）、（４）のメジヤーマイナーループ構成
条件の余てを満たして充分な動作マージンを有する円筒
磁区記憶素子の実現が可能となつた。又、マイナールー
プ部には全く手を加えていないため素子のビツト密度に
も影響していない。次に他の実施例として予備マイナー
ループを備えた冗長構成採用の記憶素子に適用した場合
について説明する。第５図は２つの予備マイナーループ
を備えた６４Ｋビツト素子の概略図である。第５図に使
用されている記号、数字等の意味するところ及びその他
の特記していない箇所の構成は第３図と同じであるので
その説明を省略する。本発明の円筒磁区記憶素子は５１
１ビツトからなるメジヤーループ１と各５１２ビツトか
らなる１３０個のマイナーループ２とゲート３によつて
構成されている。ビツトパタン周期は消去器１５と発生
器１３との間の８４ビツトのみ１６μｍで、その他は全
て１４μｍである。さて１６μｍピツチの８４ビツト分
すなわち１３４４μｍの範囲は１４μｍピツチだと９６
ビツト分に相当するためその差１２ビツト分少ないこと
になる。そこでこの１２ビツトをメジヤーループコーナ
一部１１，１２の近傍に均等に振り分け配置することに
よりすなわちメジヤーループのゲート側を２６１ビツト
、反対側を２４９ビツトにすることにより、両端のゲー
トとコーナー部１１，１２との間に夫々１ビツトづつ余
裕を持つて１３０個のマイナーループを配置することが
できる。この１３０ループのうち実際に使用するのは任
意の１２８ループであるため、前記の（２）、（３）、
（４）の条件は全て満たしており、残り２ループは予備
マイナーループとして使用される。又本円筒磁区記憶素
子のバイアス磁場動作マージンは第４図の結果と始んど
差異が見られなかつた。以上本発明について２つの実施
例を用いて説明したが、メジヤーループのゲート側にお
ける両端のゲートとコーナ部との距離は１ビツト相当分
に限ることはなく、それ以上の距離をとることも可能で
あり、効果は全く同じである。
また円筒磁区転送路はＹＹパタンに限らずＴ−バ一、シ
エプロン、ハーフデイスクその他のいかなるパタンであ
つてもビツトパタン周期に対して動作マージンに余裕の
あるものであれば本発明の円筒磁区記憶素子に適用でき
ることは明らかである。本発明の実施例においては、標
準の１４μピツチ領域に１６μピツチ領域を挿入してい
るが、必ずしもこの値に限ることはなく標準ビツトパタ
ン周期よりも長い他の値例えば１５μ，１７μ等のピツ
チ領域を挿入しても良い。
エプロン、ハーフデイスクその他のいかなるパタンであ
つてもビツトパタン周期に対して動作マージンに余裕の
あるものであれば本発明の円筒磁区記憶素子に適用でき
ることは明らかである。本発明の実施例においては、標
準の１４μピツチ領域に１６μピツチ領域を挿入してい
るが、必ずしもこの値に限ることはなく標準ビツトパタ
ン周期よりも長い他の値例えば１５μ，１７μ等のピツ
チ領域を挿入しても良い。
又挿入領域のピツチも一種類に限ることがな複数の異な
つた種類のピツチ領域を混用することも可能である。本
発明の実施例においては発生器と消去器との間のＹＹ転
送路のビツトパタン周期を該部以外の領域のビツトパタ
ン周期よりも長くしているが、必ずしも該部に限ること
はなく、ゲートに接続されたメジヤーループ領域以外に
存在している検出器等の機能部又は機能部を含む領域の
ビツトパタン周期を長くすることによつても本発明の目
的は達成される。
つた種類のピツチ領域を混用することも可能である。本
発明の実施例においては発生器と消去器との間のＹＹ転
送路のビツトパタン周期を該部以外の領域のビツトパタ
ン周期よりも長くしているが、必ずしも該部に限ること
はなく、ゲートに接続されたメジヤーループ領域以外に
存在している検出器等の機能部又は機能部を含む領域の
ビツトパタン周期を長くすることによつても本発明の目
的は達成される。
さらにこうすることにより、例えばシエプロン拡大器を
伴なう検出器のように単純転送路のビツトパタン周期よ
りも長いビツトパタン周期を有した方が特性が改善され
ることもあり各機能部に適つたビツトパタン周期を混用
できるという効果が実現できる。本発明の実施例におい
ては機能部がメジヤーループ中に位置しているが本発明
の主旨からは必ずしもその必要はなく、円筒磁区の分岐
部又は合流部を伴なつてメジヤーループ外に位置してい
ても本発明が適用できることは明らかである。
伴なう検出器のように単純転送路のビツトパタン周期よ
りも長いビツトパタン周期を有した方が特性が改善され
ることもあり各機能部に適つたビツトパタン周期を混用
できるという効果が実現できる。本発明の実施例におい
ては機能部がメジヤーループ中に位置しているが本発明
の主旨からは必ずしもその必要はなく、円筒磁区の分岐
部又は合流部を伴なつてメジヤーループ外に位置してい
ても本発明が適用できることは明らかである。
本発明の実施例においては一つのメジヤーループについ
て説明したが、必ずしも一つに限られるものではなく複
数個のメジヤーループを有する円筒磁区記憶素子におい
ても本発明は有効である本発明による円筒磁区記憶素子
を用いれば、（２）、（３）、（４）式を満足する最適
メジヤーマイナーループ構成が動作マージンを損うこと
なく実現することが可能となり、又冗長構成のための予
備マイナーループを付加することも容易となる。
て説明したが、必ずしも一つに限られるものではなく複
数個のメジヤーループを有する円筒磁区記憶素子におい
ても本発明は有効である本発明による円筒磁区記憶素子
を用いれば、（２）、（３）、（４）式を満足する最適
メジヤーマイナーループ構成が動作マージンを損うこと
なく実現することが可能となり、又冗長構成のための予
備マイナーループを付加することも容易となる。
さらにメジヤーマイナーループ構成が最適化されている
ため周辺回路の負担が軽くなり又円筒磁区記憶素子の標
準化ができ低コスト、高品質の記憶装置が得られる。
ため周辺回路の負担が軽くなり又円筒磁区記憶素子の標
準化ができ低コスト、高品質の記憶装置が得られる。
第１図は従来の円筒磁区記憶素子を示す概略図、第２図
はバイアス磁場マージン幅のビツトパタン周期依存性を
示す図、第３図は本発明による円筒磁区記憶素子の一実
施例を示す概略図、第４図は、第３図に示した実施例の
バイアス磁場動作マージンを示す図、第５図は本発明に
よる円筒磁区記憶素子の他の実施例を示す概略図である
。 １ ・・・・・・メジヤーループ、２・・・・・・マイ
ナーループ、３・・・・・・ゲート、１１，１２・・・
・・・コーナー部、１３・・・・・・発生器、１４・・
・・・・検出器、１５・・・・・・消去器。
はバイアス磁場マージン幅のビツトパタン周期依存性を
示す図、第３図は本発明による円筒磁区記憶素子の一実
施例を示す概略図、第４図は、第３図に示した実施例の
バイアス磁場動作マージンを示す図、第５図は本発明に
よる円筒磁区記憶素子の他の実施例を示す概略図である
。 １ ・・・・・・メジヤーループ、２・・・・・・マイ
ナーループ、３・・・・・・ゲート、１１，１２・・・
・・・コーナー部、１３・・・・・・発生器、１４・・
・・・・検出器、１５・・・・・・消去器。
Claims (1)
- 【特許請求の範囲】 １ 円筒磁区を保持する磁気媒体とこの磁気媒体の膜面
に垂直なバイアス磁界を与える手段と、前記磁気媒体上
に設けられた少くとも１つのメジャーループと、前記磁
気媒体上に設けられて円筒磁区を格納する複数個のマイ
ナーループと、前記メジャーループとマイナーループの
間に設けられて円筒磁区のやり取りを行なう複数個のゲ
ート等とから構成される円筒磁区記憶素子において、前
記メジャーループのゲートを接続する領域を除く他の領
域の全部又は一部におけるビットパタン周期が前記領域
におけるビットパタン周期よりも長い周期をもつことを
特徴とする円筒磁区記憶素子。 ２ メジャーループのゲート側において、両端のゲート
はこのメジャーループのコーナ部から少くなくともビッ
ト相当分離れている特許請求の範囲第１項記載の円筒磁
区記憶素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52047078A JPS5947379B2 (ja) | 1977-04-22 | 1977-04-22 | 円筒磁区記憶素子 |
| US05/895,823 US4176405A (en) | 1977-04-22 | 1978-04-13 | Magnetic bubble device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52047078A JPS5947379B2 (ja) | 1977-04-22 | 1977-04-22 | 円筒磁区記憶素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53132234A JPS53132234A (en) | 1978-11-17 |
| JPS5947379B2 true JPS5947379B2 (ja) | 1984-11-19 |
Family
ID=12765126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52047078A Expired JPS5947379B2 (ja) | 1977-04-22 | 1977-04-22 | 円筒磁区記憶素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4176405A (ja) |
| JP (1) | JPS5947379B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778988B2 (ja) * | 1982-06-18 | 1995-08-23 | 株式会社日立製作所 | 磁気バブルメモリ |
| JPH01286193A (ja) * | 1988-05-12 | 1989-11-17 | Canon Inc | 磁気バブル記録素子、磁気バブル転送方法、磁気バブル記録再生装置、磁気バブル記録方法、磁気バブル消去方法及び磁気バブル再生方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3792450A (en) * | 1972-05-08 | 1974-02-12 | Singer Co | System for overcoming faults in magnetic anisotropic material |
| US4007447A (en) * | 1975-07-01 | 1977-02-08 | Bell Telephone Laboratories, Incorporated | Magnetic bubble, field-access memory having offset propagate element design |
| JPS5369545A (en) * | 1976-12-03 | 1978-06-21 | Hitachi Ltd | Shift-register-type memory unit |
| US4117544A (en) * | 1977-05-25 | 1978-09-26 | Bell Telephone Laboratories, Incorporated | Magnetic single-wall domain bias field control arrangement |
-
1977
- 1977-04-22 JP JP52047078A patent/JPS5947379B2/ja not_active Expired
-
1978
- 1978-04-13 US US05/895,823 patent/US4176405A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4176405A (en) | 1979-11-27 |
| JPS53132234A (en) | 1978-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4007453A (en) | Magnetic bubble memory organization | |
| US4159412A (en) | Magnetic bubble memory chip synchronization and redundancy | |
| US4070651A (en) | Magnetic domain minor loop redundancy system | |
| JPS5947379B2 (ja) | 円筒磁区記憶素子 | |
| EP0032157B1 (en) | Magnetic bubble domain exchanging circuit | |
| JPS6013117Y2 (ja) | 磁気記憶装置 | |
| US4133045A (en) | Cylindrical domain memory | |
| JPS5996592A (ja) | 磁気記憶素子 | |
| JPS63873B2 (ja) | ||
| JPS5843833B2 (ja) | 磁気バブル記憶装置 | |
| JPS6244354B2 (ja) | ||
| JPS599109B2 (ja) | 磁気バルブ記憶装置 | |
| JPS6160503B2 (ja) | ||
| JPS5947385B2 (ja) | 磁気バブル装置用転送パタ−ン | |
| JPH01149285A (ja) | 磁性薄膜記憶素子 | |
| JPS5927031B2 (ja) | 磁気バブル記憶装置 | |
| JPS5916189A (ja) | 磁気バブルメモリ素子 | |
| JPS5948888A (ja) | 磁気バブル記憶装置 | |
| JPS6136320B2 (ja) | ||
| JPS5913111B2 (ja) | 磁気バブルメモリ素子 | |
| JPS6244357B2 (ja) | ||
| JPS61190784A (ja) | 磁気バブル転送路 | |
| JPS6122394B2 (ja) | ||
| JPS6137700B2 (ja) | ||
| JPS5952490A (ja) | 磁気バブルメモリ素子 |