JPS5943733Y2 - semiconductor equipment - Google Patents

semiconductor equipment

Info

Publication number
JPS5943733Y2
JPS5943733Y2 JP1981185242U JP18524281U JPS5943733Y2 JP S5943733 Y2 JPS5943733 Y2 JP S5943733Y2 JP 1981185242 U JP1981185242 U JP 1981185242U JP 18524281 U JP18524281 U JP 18524281U JP S5943733 Y2 JPS5943733 Y2 JP S5943733Y2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
semiconductor element
semiconductor wafer
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981185242U
Other languages
Japanese (ja)
Other versions
JPS5889937U (en
Inventor
正保 三宅
Original Assignee
日本電気ホームエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気ホームエレクトロニクス株式会社 filed Critical 日本電気ホームエレクトロニクス株式会社
Priority to JP1981185242U priority Critical patent/JPS5943733Y2/en
Publication of JPS5889937U publication Critical patent/JPS5889937U/en
Application granted granted Critical
Publication of JPS5943733Y2 publication Critical patent/JPS5943733Y2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【考案の詳細な説明】 本考案は半導体装置の製造工程中の半導体ウェーハの状
態で、完成した半導体装置動作時の電流を通電して行な
う特性検査、特に検査装置の検針をケルビン接続する場
合に、完壁に、適合できる半導体装置の構造に関するも
のである。
[Detailed Description of the Invention] The present invention is applicable to characteristic testing of semiconductor wafers during the manufacturing process of semiconductor devices by applying current during operation of completed semiconductor devices, especially when the meter reading of the testing device is connected to Kelvin. , relates to a structure of a semiconductor device that can be completely adapted.

トランジスタ等の半導体装置は、周知の通り薄板状の半
導体ウェーハな用いて不純物拡散等の各種の処理工程を
経て、多数の半導体素子が形成されると、第1図Aの円
Mを拡大して示す第1図Bのように、半導体ウェーハ1
上の半導体素子2゜2・・・個毎に、特性検査のために
通電する検針3゜3を、半導体素子2例えばトランジス
タの各電極E、 Bに押圧させ、検針3,3と接続され
たテスターTによって、その電圧・電流特性の良・不良
をチェックする。
As is well known, semiconductor devices such as transistors are made using thin semiconductor wafers, which are processed through various processing steps such as impurity diffusion, and a large number of semiconductor elements are formed. As shown in FIG. 1B, a semiconductor wafer 1
For each of the upper semiconductor elements 2゜2..., a probe 3゜3, which is energized for characteristic inspection, is pressed against each electrode E, B of the semiconductor element 2, for example, a transistor, and connected to the probes 3, 3. Tester T is used to check whether the voltage/current characteristics are good or bad.

そして不良の場合には、半導体素子20表面に、不良の
印が付けられる。
If the semiconductor element 20 is defective, a defective mark is placed on the surface of the semiconductor element 20.

次に半導体ウェーハ1を素子区画境界線に沿って切断し
て、各半導体素子2,2・・・をペレット化する。
Next, the semiconductor wafer 1 is cut along the device partition boundaries to pelletize the semiconductor devices 2, 2, . . . .

この半導体素子2のペレットは、印が付けられた不良品
を排除しながら、所定の基板に半田付固着される。
The pellets of semiconductor elements 2 are soldered and fixed to a predetermined substrate while excluding the marked defective products.

そして、ペレットの裏面の外部接続用の電極Cは基板と
の半田付げにより基板に電気的接続され、表面の外部接
続用の電極E、 Bは所定のリード線をボンディングし
て外部リード線等に電気的に接続される。
The electrode C for external connection on the back side of the pellet is electrically connected to the board by soldering to the board, and the electrodes E and B for external connection on the front side are connected to external lead wires by bonding predetermined lead wires. electrically connected to.

そして、この後、所定のパッケージにて外装して一つの
半導体装置として製造される。
Thereafter, it is packaged in a predetermined package and manufactured as a single semiconductor device.

而して、上記半導体ウェーハ1の状態で実施される半導
体素子2の特性検査は、不良の半導体素子がある場合に
は早期に発見し、不良の半導体素子2をそれ以降の処理
工程で使用しないようにするためのものである。
Therefore, the characteristics inspection of the semiconductor elements 2 carried out in the state of the semiconductor wafer 1 described above can detect any defective semiconductor elements at an early stage and prevent the defective semiconductor elements 2 from being used in subsequent processing steps. It is intended to do so.

ところで、上記特性検査はペレット化する前の素子形成
済み半導体ウェーハ1の状態で行なわれるため、作業性
に難があり、従来は微少電流による簡単なチェック項目
に対してのみ行なわれ、完全な検査は、半導体素子が半
導体装置として完成された後に行なうのb′−一般的で
あった。
By the way, the above characteristic inspection is performed on the semiconductor wafer 1 on which elements have been formed before it is pelletized, which poses a problem in workability. Conventionally, it has been carried out only on simple check items using a small current, and it has not been possible to conduct a complete inspection. This is generally carried out after the semiconductor element is completed as a semiconductor device.

このため。この後から実施される検査の段階で不良品と
されるものが出ていた。
For this reason. During the subsequent inspection, some products were found to be defective.

しかしながら最近では、製造歩留りを向上させるために
、従来半導体装置として完成された後に実施していた実
際使用時の大電流による特性検査を、半導体ウェーハ1
の状態の時に実施することが行なわれている。
However, in recent years, in order to improve manufacturing yields, the characteristics inspection using large currents during actual use, which was conventionally performed after the semiconductor device has been completed, has been changed to
It is carried out when the situation is as follows.

このためには、大電流高電圧を半導体素子2に通電しな
げればならない。
For this purpose, a large current and high voltage must be applied to the semiconductor element 2.

ところが半導体ウェーハ1の特性検査時に、この電極と
、それに当接するプローバーの検針3,3・・・との間
に接触抵抗の存在することが問題になり、大電流である
がため、ここに電圧降下が発生し、測定が正確にできな
くなる。
However, when testing the characteristics of the semiconductor wafer 1, there is a problem that there is contact resistance between this electrode and the prober probes 3, 3, etc. that are in contact with it. A drop occurs, making the measurement inaccurate.

従って、この問題を解決するために、検針3.3のケル
ビン接続が行なわれている。
Therefore, in order to solve this problem, the Kelvin connection of meter reading 3.3 is used.

このケルビン接続とは、一つの電極について、駆動電流
を流すフォーシング検針Fと、その電極の電位を検出す
るセンシングの検針Sとの計二本の検針を当接させるも
ので、このケルビン接続を模式化して第2図に示す。
This Kelvin connection is a method in which a total of two meter readings are brought into contact with one electrode, a forcing meter reading F that flows a driving current, and a sensing meter reading S that detects the potential of that electrode. A schematic diagram is shown in FIG.

この第2図において、Roは二つの電極E、 C間に存
在する抵抗R1゜R2v R3e R4はフォーシング
F及びセンシングSの二組の検針と、電極E、Cとの間
に、夫々存在する接触抵抗である。
In this figure 2, Ro is the resistance R1゜R2v R3e that exists between the two electrodes E and C. R4 is the resistance that exists between the two sets of meter readings, forcing F and sensing S, and electrodes E and C, respectively. It is contact resistance.

このケルビン接続で、電極E、C間の抵抗Roにフォー
シングF、Fより、所定の高圧大電流■を流しておき、
その時のセンシングS、S間の電圧Vを測定すると、接
触抵抗R1? R3には電流が殆んど流れないから、こ
の電圧Vは、電極E、C間の電圧降下Vを誤差なしに検
出できる。
With this Kelvin connection, a predetermined high voltage and large current ■ is caused to flow through the resistance Ro between the electrodes E and C from forcings F and F.
When measuring the voltage V between sensing S and S at that time, the contact resistance R1? Since almost no current flows through R3, this voltage V allows the voltage drop V between the electrodes E and C to be detected without error.

このようにしてケルビン接続で測定すると、検針と電極
間の接触抵抗による測定誤差を取除くことができる。
By measuring with the Kelvin connection in this manner, measurement errors due to contact resistance between the meter reading and the electrode can be removed.

しかしながら、パワートランジスタの半導体素子ペレッ
トの如く、表面にエミッタEとベースBの外部接続用の
電極が形成され、裏面全面にコレクタCの外部接続用の
電極が形成されているものでは、半導体ウェーハ1の状
態での特性検査の際、ケルビン接続できるのは、表面側
の電極であるエミッタEとベースBのみである。
However, in the case of semiconductor element pellets of power transistors, in which electrodes for external connection of the emitter E and base B are formed on the front surface, and electrodes for external connection of the collector C are formed on the entire back surface, the semiconductor wafer 1 When testing the characteristics in this state, only the emitter E and the base B, which are electrodes on the front side, can be connected in Kelvin.

そしてこのような半導体素子に対して、ケルビン接続に
よって、大電流の試験電流による測定を実施しようとす
ると、第3図Aの円Nを拡大して示す第3図B及び第4
図に示すように1表面側の電極E、 Bには、前記ケ
ルビン接続によりプローバーの検針s、Fを二本ずつ当
接させ、これに対して裏面側の電極Cとは、半導体ウェ
ーハ1の載置台を兼ねるステージ4の真空吸引チャック
トップ5を介して、接続をすることになる。
When trying to measure such a semiconductor element using a large test current using a Kelvin connection, the results are shown in Figures 3B and 4, which are enlarged views of circle N in Figure 3A.
As shown in the figure, two prober probes S and F are brought into contact with the electrodes E and B on the front side of the semiconductor wafer 1 using the Kelvin connection. Connection is made via the vacuum suction chuck top 5 of the stage 4, which also serves as a mounting table.

すなわち、各半導体素子2゜2・・・裏面の電極Cは、
半導体ウェーハ1の裏面全面に亘って、一体物として形
成されており、この電極Cがチャックドッグ5と接触す
るので、チャツクトップ5自体にテスターTからのリー
ド線6を接続するのである。
That is, each semiconductor element 2゜2...the electrode C on the back surface is
The electrode C is formed integrally over the entire back surface of the semiconductor wafer 1, and since this electrode C comes into contact with the chuck dog 5, the lead wire 6 from the tester T is connected to the chuck top 5 itself.

なお図示例のチャックトップ5は二分割型のものであり
、その各々にリード線6.6(但し、電気的に共通のリ
ード線)を接続する。
The illustrated chuck top 5 is of a two-part type, and a lead wire 6.6 (however, an electrically common lead wire) is connected to each of the two parts.

さて、このような接続方式にて、特性検査を実施しよう
とすると、今度は裏面側の電極Cとチャックトップ5間
の接触抵抗が問題になる。
Now, when attempting to perform a characteristic test using such a connection method, the contact resistance between the electrode C on the back side and the chuck top 5 becomes a problem.

この接触抵抗は半導体ウェーハ1の裏面全体に亘って分
布しているので、特性検査を行な5半導体素子2が半導
体ウェーハ1のどの位置にあるかによって、横方向抵抗
が大きく異り、その測定直が異なってくるのである。
Since this contact resistance is distributed over the entire back surface of the semiconductor wafer 1, the lateral resistance varies greatly depending on the position of the semiconductor element 2 on the semiconductor wafer 1, and the lateral resistance can be measured. The directness will be different.

例えばトランジスタのVCE(SAT)を測定すると、
第5図のX−X線方向に採った横方向抵抗に対して半導
体素子2,2・・・の測定値VCE (SAT)は第6
図に示すように、中央部と周辺部とで変化してしまう。
For example, when measuring the VCE (SAT) of a transistor,
The measured value VCE (SAT) of the semiconductor elements 2, 2... is the 6th lateral resistance taken in the direction of the X-X line in FIG.
As shown in the figure, it changes between the center and the periphery.

このため、横方向抵抗が介入するチャックトップ5を特
性検査端子として用いる半導体素子の大電流通電による
特性検査をしようとしても、正確な測定値が得られない
For this reason, even if an attempt is made to test the characteristics of a semiconductor element by applying a large current to the chuck top 5, in which the lateral resistance intervenes, using the chuck top 5 as a characteristic testing terminal, accurate measured values cannot be obtained.

そこで、本考案は上記従来の欠点に鑑み、これを改良し
たもので、以下実施例について説明する。
Therefore, in view of the above-mentioned drawbacks of the conventional technology, the present invention is an improvement thereof, and examples thereof will be described below.

すなわち、本考案は半導体ウェーハ上に多数一括して形
成され、後にペレットに分割して半導体装置として製造
される半導体素子で、その表面に外部接続用の電極が設
けられるとともに、その裏面にウェーハ載置台を兼ねる
特性検査端子と接触する外部接続用の電極が設ゆられた
ものにおいて、第1図に示すように裏面外部接続用電極
と同一の電極を表面側にもセンシングパッド1として設
げたものである。
In other words, the present invention is a semiconductor element that is formed in large numbers on a semiconductor wafer at one time and later divided into pellets to produce a semiconductor device.The surface of the semiconductor element is provided with electrodes for external connection, and the wafer is mounted on the back surface of the semiconductor element. In a device that is provided with an electrode for external connection that comes into contact with a characteristic test terminal that also serves as a mounting stand, the same electrode as the electrode for external connection on the back side is also provided on the front side as a sensing pad 1, as shown in Figure 1. It is.

そして、このセンシングパッド7の面積が、小さな面積
でよいことは、半導体素子2表面の各電極E、 Bが
外部引出用のリードをボンディングする必要のため大き
く設けられており、新しいセンシングパッド7を設ける
余裕面積が小さい事情に適応するものである。
The reason why the sensing pad 7 only needs to have a small area is that the electrodes E and B on the surface of the semiconductor element 2 are large because it is necessary to bond leads for external extraction. This is suitable for situations where the extra space available for installation is small.

このようにセンシングパッド7が設けられた半導体素子
2には、第8図に示すようにプローバーの各検針を当接
させる。
As shown in FIG. 8, each probe of a prober is brought into contact with the semiconductor element 2 provided with the sensing pad 7 in this manner.

すなわち半導体素子2表面の外部接続用の電極E、 B
にはセンシングSとフォーシングFを一本ずつ、また半
導体素子2裏面の外部接続用の電極Cにはフォーシング
Fがチャックトップ5を介して接続できるので、半導体
素子2表面のセンシンクハツト7にはセンシングSを一
本だげ当接させる。
That is, the electrodes E and B for external connection on the surface of the semiconductor element 2
Since the sensing S and forcing F can be connected to the electrode C for external connection on the back surface of the semiconductor element 2 via the chuck top 5, the sensing hat 7 on the surface of the semiconductor element 2 can be connected to the electrode C for external connection on the back surface of the semiconductor element 2. Only one sensing S is brought into contact with the sensor.

上記接続によって完壁なケルビン接続を構成できるので
、テスターTによる特性測定は、従来手段において生じ
た第6図に示すような測定誤差を完全に除去することが
できる。
Since a perfect Kelvin connection can be constructed by the above connection, the characteristic measurement by the tester T can completely eliminate measurement errors as shown in FIG. 6, which occur in the conventional means.

従って半導体つ工−ハの状態で半導体素子の完全な特性
検査が可能となって、確実に不良品ペレットが検知・排
除できるようになる。
Therefore, it becomes possible to completely inspect the characteristics of the semiconductor element in the state of the semiconductor chip, and it becomes possible to reliably detect and eliminate defective pellets.

従って半導体ウェーハの特性検査後の処理工程において
不良品ペレットが混入することがなくなり、半導体装置
の製造歩留りが向上する。
Therefore, defective pellets are not mixed into the processing step after the semiconductor wafer characteristics inspection, and the manufacturing yield of semiconductor devices is improved.

なお、上記実施例では、半導体装置の一例としてトラン
ジスタを挙げているが、これは他の半導体装置、例えば
ダイオードにおいても同様に実施できる。
Note that in the above embodiments, a transistor is used as an example of a semiconductor device, but the same can be applied to other semiconductor devices, such as a diode.

なお、センシングパッドを設けるには、半導体素子の表
面のおいている場所、他の処理工程と同時或いは別個に
所定のりゾグラフイ処理技術を用いて形成すればよい。
In order to provide the sensing pad, it may be formed at a location on the surface of the semiconductor element using a predetermined photolithographic processing technique, either simultaneously with other processing steps or separately.

以上説明したように、本考案によれば、半導体素子の表
面側に、裏面の外部接続用の電極と同一のt極をセンシ
ングパッドとして設けることにより、半導体ウェーハの
状態で実施する特性試験を完壁なケルビン接続にて行う
ことができるようになる。
As explained above, according to the present invention, by providing the same t-pole as the external connection electrode on the back side as a sensing pad on the front side of the semiconductor element, the characteristic test conducted in the semiconductor wafer state can be completed. This can now be done with a wall Kelvin connection.

従って半導体ウェーハの状態で早期に半導体素子の不良
品を取り除くことができ、半導体装置製造の歩留りを向
上することができる。
Therefore, defective semiconductor devices can be removed early in the semiconductor wafer state, and the yield of semiconductor device manufacturing can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A、 Bは従来の半導体素子の特性検査を説明す
るための半導体ウェーハの平面図、及び要部拡大平面図
、第2図はケルビン接続を説明する原理図、第3図A、
Bはケルビン接続を用いた従来手段による特性測定を
説明する図、第4図はそれの半導体ウェーハにおける接
続状態を示す側面図、第5図はウェーハと接触するチャ
ックトップの上面図、第6図はケルビン接続を用いた従
来手段で、トランジスタのVCE(SAT)を測定した
値が、第5図X−X線に沿う横方向抵抗の変動に対して
変化する状態を示す特性曲線図、第7図は本考案の一実
施例を示す半導体素子の拡大上面図、第8図は第7図の
半導体素子にケルビン接続を行う場合の検針の当接状態
を示す上面図である。 1・・・・・・半導体ウェーハ、2・・・・・・半導体
素子、5・・・・・チャックトップ、1・・・・・・セ
ンシングパッド、E・・・・・・半導体素子表面の電極
(エミッタ)、B・・・・・半導体素子表面の電極(ベ
ース)、C・・・・・・半導体素子裏面の電極(コレク
タ)、S・・・・・・センシング、F・・・・・・フォ
ーシング、T・・・・・・テスター。
FIGS. 1A and 1B are a plan view of a semiconductor wafer and an enlarged plan view of essential parts to explain conventional characteristic testing of semiconductor elements, FIG. 2 is a principle diagram explaining Kelvin connection, and FIGS. 3A and 3B are
B is a diagram explaining characteristic measurement by conventional means using Kelvin connection, FIG. 4 is a side view showing the connection state on a semiconductor wafer, FIG. 5 is a top view of the chuck top in contact with the wafer, and FIG. 6 7 is a characteristic curve diagram showing how the measured VCE (SAT) of a transistor changes with respect to fluctuations in lateral resistance along line X-X in FIG. The figure is an enlarged top view of a semiconductor device showing an embodiment of the present invention, and FIG. 8 is a top view showing the contact state of a meter when a Kelvin connection is made to the semiconductor device of FIG. 7. 1...Semiconductor wafer, 2...Semiconductor element, 5...Chuck top, 1...Sensing pad, E...Semiconductor element surface Electrode (emitter), B... Electrode (base) on the surface of the semiconductor element, C... Electrode (collector) on the back surface of the semiconductor element, S... Sensing, F... ...Forcing, T...Tester.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 半導体ウェーハ上の半導体素子表面に外部接続用の電極
が設けられるとともに半導体ウエーノ1裏面にも外部接
続用の電極を設けたものにおいて、裏面の外部接続用の
電極と同一の電極を表面側にもセンシングパッドとして
設けたことを特徴とする半導体装置。
In a semiconductor wafer in which an electrode for external connection is provided on the surface of the semiconductor element and also an electrode for external connection is provided on the back side of the semiconductor wafer 1, the same electrode as the electrode for external connection on the back side is also provided on the front side. A semiconductor device characterized by being provided as a sensing pad.
JP1981185242U 1981-12-12 1981-12-12 semiconductor equipment Expired JPS5943733Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981185242U JPS5943733Y2 (en) 1981-12-12 1981-12-12 semiconductor equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981185242U JPS5943733Y2 (en) 1981-12-12 1981-12-12 semiconductor equipment

Publications (2)

Publication Number Publication Date
JPS5889937U JPS5889937U (en) 1983-06-17
JPS5943733Y2 true JPS5943733Y2 (en) 1984-12-26

Family

ID=29986117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981185242U Expired JPS5943733Y2 (en) 1981-12-12 1981-12-12 semiconductor equipment

Country Status (1)

Country Link
JP (1) JPS5943733Y2 (en)

Also Published As

Publication number Publication date
JPS5889937U (en) 1983-06-17

Similar Documents

Publication Publication Date Title
JPH0342503B2 (en)
CN111337812A (en) MOSFET wafer proximity particle testing method and circuit
EP0622733B1 (en) Method and device for testing integrated power devices
JPS5943733Y2 (en) semiconductor equipment
JPH07245401A (en) Method for measuring characteristic of vertical-type semiconductor device
JPH0245339B2 (en) HANDOTAISHUSEKIKAIROSOCHI
JPS62261139A (en) Semiconductor device
JPH08330368A (en) Semiconductor circuit device group and its probe test
EP0105003A1 (en) Method of screening resin-sealed semiconductor devices
JPH065674A (en) Semiconductor integrated circuit device
JP2018136197A (en) Detector detecting physical quantity of fluid
JPH0883830A (en) Inspecting method of insulated-separated type semiconductor device, and insulated-separated type semiconductor device
JPS6236282Y2 (en)
JPH0519010A (en) Chip for evaluating resin-sealed semiconductor
JPS618939A (en) Semiconductor device
JPS63164232A (en) Manufacture of temperature sensor integrated circuit
JPH11163020A (en) Semiconductor device
JPH11274247A (en) Semiconductor device
JPH04217341A (en) Semiconductor integrated circuit device
JPS6231148A (en) Semiconductor device
JPH0334440A (en) Lsi wafer
JP2973709B2 (en) Method for manufacturing semiconductor device
JPH0666372B2 (en) Integrated circuit
JPS5942707Y2 (en) Handling device electrode
JPH10267774A (en) Wafer of semiconductor pressure sensor