JPS594333A - バ−スト検出回路 - Google Patents
バ−スト検出回路Info
- Publication number
- JPS594333A JPS594333A JP11280182A JP11280182A JPS594333A JP S594333 A JPS594333 A JP S594333A JP 11280182 A JP11280182 A JP 11280182A JP 11280182 A JP11280182 A JP 11280182A JP S594333 A JPS594333 A JP S594333A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- period
- monostable multivibrator
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、バースト形双方向ディジタル伝送装置におい
て、線路等化器のバースト制御に必要な受信バースト期
間を検出するだめの、バースト検出回路に関するもので
ある。
て、線路等化器のバースト制御に必要な受信バースト期
間を検出するだめの、バースト検出回路に関するもので
ある。
２線式加入者線路等を用いてディジタル伝送を行う場合
、線路の特性補償を行うため受信回路に等化器を挿入す
る必要があるが、この場合等化器はバースト化された受
４ｉ４ ＱＥ＝号に対して等化動作を行うだめに、受１
ｂバースト期間の情報を必要とする。
、線路の特性補償を行うため受信回路に等化器を挿入す
る必要があるが、この場合等化器はバースト化された受
４ｉ４ ＱＥ＝号に対して等化動作を行うだめに、受１
ｂバースト期間の情報を必要とする。
従来受・１６バ一スト検出回路としては、等化波形ある
いはタイミング成分を利用するものが用いられているが
、両者とも、受・１占侶号に送品・１呂号の漏れ込みが
あると、送・旧バーストに対しても検出してしまうだめ
、等化器のバースト制御を確実に行うことができなくな
る。特に伝送路長が長くなった場合には、送信信号の漏
れ込みが受信信号よシも大きくなって、受（Ｈ信号に対
する等化を行うことができなくなってしまう。一方、バ
ースト形双方向ディジタル伝送を行うため、送信部と受
信部の線路インターフェース部分は近接していなければ
ならず、送信信号の漏れ込みを防止することは困難であ
る。
いはタイミング成分を利用するものが用いられているが
、両者とも、受・１占侶号に送品・１呂号の漏れ込みが
あると、送・旧バーストに対しても検出してしまうだめ
、等化器のバースト制御を確実に行うことができなくな
る。特に伝送路長が長くなった場合には、送信信号の漏
れ込みが受信信号よシも大きくなって、受（Ｈ信号に対
する等化を行うことができなくなってしまう。一方、バ
ースト形双方向ディジタル伝送を行うため、送信部と受
信部の線路インターフェース部分は近接していなければ
ならず、送信信号の漏れ込みを防止することは困難であ
る。
本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、バースト形双方向ディジ
タル伝送装置の受信回路において、送信信号の漏れ込み
がある場合でもその影響を受けることなく受信バースト
期間のみを正しく検出することができる回路形式を提供
することにある。
るものであって、その目的は、バースト形双方向ディジ
タル伝送装置の受信回路において、送信信号の漏れ込み
がある場合でもその影響を受けることなく受信バースト
期間のみを正しく検出することができる回路形式を提供
することにある。
本発明のバースト検出回路は、送信バースト信号のフレ
ーム同期信号を利用して送信バースト期間の情報を得、
この期間はバースト検出を停止することによって、送信
バーストを検出することなく受信バー、ストのみを検出
できるようにしたものである。
ーム同期信号を利用して送信バースト期間の情報を得、
この期間はバースト検出を停止することによって、送信
バーストを検出することなく受信バー、ストのみを検出
できるようにしたものである。
以下、実施例について詳細に説明する。
第１図は本発明のバースト検出回路の一実施例の構成を
示すブロック図である。同図において１は等化回路、２
は判定回路、５は単安定マルチノくイブレータ、４は分
周回路である。
示すブロック図である。同図において１は等化回路、２
は判定回路、５は単安定マルチノくイブレータ、４は分
周回路である。
第１図において等化回路１は、例えば０（ｆは伝送周波
数）に比例して増加する線路損失を等化するη等化回路
であって、受信ノく−スト制御信号によって受信バース
ト期間とそれ以外の期間とで自動利得制御（ＡＧＣ）の
時定数を切シ替えて等化を行う。判定回路２は、等化回
路１の等化出力信号を判定して、等化出力あシのときＩ
１１＃を、等化出力なしのときＩＩ□Ｎを出力する。単
安定マルチバイブレータ５は時定数Ｔを有し、判定回路
２から°゛１＃の信号を入力されたとき、時間幅Ｔの期
間 ｃｌ Ｉ ＩＩの信号を受信バースト制御信号とし
て出力する。
数）に比例して増加する線路損失を等化するη等化回路
であって、受信ノく−スト制御信号によって受信バース
ト期間とそれ以外の期間とで自動利得制御（ＡＧＣ）の
時定数を切シ替えて等化を行う。判定回路２は、等化回
路１の等化出力信号を判定して、等化出力あシのときＩ
１１＃を、等化出力なしのときＩＩ□Ｎを出力する。単
安定マルチバイブレータ５は時定数Ｔを有し、判定回路
２から°゛１＃の信号を入力されたとき、時間幅Ｔの期
間 ｃｌ Ｉ ＩＩの信号を受信バースト制御信号とし
て出力する。
従って受信符号の“０＃連続時間が時間幅Ｔよシも短け
れば、誤差が時間幅Ｔの範囲内で単安定マルチバイブレ
ータ３の出力によって、受信バースト期間を検出するこ
とができる。
れば、誤差が時間幅Ｔの範囲内で単安定マルチバイブレ
ータ３の出力によって、受信バースト期間を検出するこ
とができる。
分周回路４は、図示されない送信部から送信信号のフレ
ーム同期信号と送信クロックとを入力されて、送信バー
スト期間に対応して“１＃の信号を発生し、リセット信
号として単安定マルチパイプレーク６に供給する。従っ
て 。
ーム同期信号と送信クロックとを入力されて、送信バー
スト期間に対応して“１＃の信号を発生し、リセット信
号として単安定マルチパイプレーク６に供給する。従っ
て 。
キー―→楢呻送信信号が受信信号に漏れ込んで等化体１
によって増幅され、判定回路２の判定出力信号が′１＃
になっても単安定マルチパイプレークの出力によって受
信バーストのみを正しく検出することができる。
によって増幅され、判定回路２の判定出力信号が′１＃
になっても単安定マルチパイプレークの出力によって受
信バーストのみを正しく検出することができる。
第２図は、第１図の実施例における各部信号を示したも
のである。同図において（ロ））は受信信号、（ｂ）は
送信信号、（Ｃ）は送信フレーム信号、（ｄ）は送信ク
ロック、（ｅ）はリセット信号、ωは等化出力信号、（
ｇ）は判定出力信号、（ｈ）は受信バースト信号をそれ
ぞれ示している。これらの信号は同じ符号によって第１
図中にも示されている。
のである。同図において（ロ））は受信信号、（ｂ）は
送信信号、（Ｃ）は送信フレーム信号、（ｄ）は送信ク
ロック、（ｅ）はリセット信号、ωは等化出力信号、（
ｇ）は判定出力信号、（ｈ）は受信バースト信号をそれ
ぞれ示している。これらの信号は同じ符号によって第１
図中にも示されている。
第２図に、おいて、受信信号（→には送信信号（ｂ）に
対応した送信信号の漏れ込み（斜線を施して示す）が含
まれている。送信フレーム信号（Ｃ）と送信クロック（
カとは、送信信号（ｂ）を作成するために用いられたも
のであって、送信フレーム信号は送信信号の前縁に対応
し、送信フレーム信号の前縁は送信クロックに対応して
いる。リセット信号（ｇ）は送信信号（ｂ）に対応して
“１″となる。一方、等化出力信号ψは受信信号に対応
して発生し、斜線を施して示したように、送信信号の漏
れ込みに対しても等化出力信号が発生する。しかしなが
ら単安定マルチバイブレータ６は、リセット信号（ｇＪ
によって送信信号の期間リセットされる結果、その出力
である受信バースト制御信号（Ａ）は受信信号のみに対
応して発生する。
対応した送信信号の漏れ込み（斜線を施して示す）が含
まれている。送信フレーム信号（Ｃ）と送信クロック（
カとは、送信信号（ｂ）を作成するために用いられたも
のであって、送信フレーム信号は送信信号の前縁に対応
し、送信フレーム信号の前縁は送信クロックに対応して
いる。リセット信号（ｇ）は送信信号（ｂ）に対応して
“１″となる。一方、等化出力信号ψは受信信号に対応
して発生し、斜線を施して示したように、送信信号の漏
れ込みに対しても等化出力信号が発生する。しかしなが
ら単安定マルチバイブレータ６は、リセット信号（ｇＪ
によって送信信号の期間リセットされる結果、その出力
である受信バースト制御信号（Ａ）は受信信号のみに対
応して発生する。
以上説明したように、本発明のバースト検出回路によれ
ば、送信信号が受信信号に漏れ込んでいる場合にも、そ
の影響を受けることなく、受信バースト期間のみを正し
く検出することができるので、線路等化体のバースト制
御を確実に行うことができ、従ってバースト形双方向伝
送を行う場合の伝送距離を長くすることができるので甚
だ効果的である。
ば、送信信号が受信信号に漏れ込んでいる場合にも、そ
の影響を受けることなく、受信バースト期間のみを正し
く検出することができるので、線路等化体のバースト制
御を確実に行うことができ、従ってバースト形双方向伝
送を行う場合の伝送距離を長くすることができるので甚
だ効果的である。
第１図は本発明のバースト検出回路の一実施例の構成を
示すブロック図、第２図は第一図の実施例における各部
信号を示すタイムチャートである。 １・・・等化回路、２・・・判定回路、ろ・・・単安定
マルチバイブレータ、４・・・分周回路 特許出願人富士通株式会社（外１名） 鵠人弁理士玉蟲久五部（外３名）
示すブロック図、第２図は第一図の実施例における各部
信号を示すタイムチャートである。 １・・・等化回路、２・・・判定回路、ろ・・・単安定
マルチバイブレータ、４・・・分周回路 特許出願人富士通株式会社（外１名） 鵠人弁理士玉蟲久五部（外３名）
Claims (1)
- 受信パース、トごとに受４ｉ部の線路靜化体における骨
化な行うバースト形ディジタル伝送通信系の受信部にお
いて、線路肯化体からの受信出力が存在するとき出力を
発生する判定回路と、受信信号の加”連続期間よシも長
い時定数を有し前記判定回路の出力を加えられたとき該
時定数によって定まる時間１風の出力を発生する単安定
マルチバイブレータと、該単安定マルチバイブレータを
送信バースト期間リセットする手段とを具え、前記単安
定マルチバイブレータの出力を受信バースト期間を示す
１１号として出力することを特徴とするバースト検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112801A JPH0611121B2 (ja) | 1982-06-30 | 1982-06-30 | バースト検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112801A JPH0611121B2 (ja) | 1982-06-30 | 1982-06-30 | バースト検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594333A true JPS594333A (ja) | 1984-01-11 |
| JPH0611121B2 JPH0611121B2 (ja) | 1994-02-09 |
Family
ID=14595859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112801A Expired - Lifetime JPH0611121B2 (ja) | 1982-06-30 | 1982-06-30 | バースト検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611121B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947003A (ja) * | 1972-09-11 | 1974-05-07 |
-
1982
- 1982-06-30 JP JP57112801A patent/JPH0611121B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947003A (ja) * | 1972-09-11 | 1974-05-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611121B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567599A (en) | Automatic adaptive equalizer having improved reset function | |
| US4031317A (en) | Data communications system with improved digital phase-locked loop retiming circuit | |
| US20190349228A1 (en) | Demodulator for use in radio communication receivers | |
| US5737369A (en) | Apparatus and method for recovering data in the presence of error transients | |
| CN116633813A (zh) | 一种can总线的波特率自适应检测方法和系统 | |
| JP3527270B2 (ja) | Ｔｄｍａシステムにおけるマルチパス伝送補償方法 | |
| JP3980486B2 (ja) | 周波数オフセット推定器 | |
| US5832039A (en) | Data processing circuit | |
| JPS594333A (ja) | バ−スト検出回路 | |
| JPH10164152A (ja) | Ｆｓｋ受信機用中心誤差検出回路 | |
| CA1125403A (en) | Clock memory for digital data communications system | |
| JP2578555B2 (ja) | 位相等化方式、周波数等化方式及びこれらを用いた通信方式 | |
| US6661858B1 (en) | DC restoration circuit for a radio receiver | |
| US5602880A (en) | Method and system for minimizing resynchronization delays in digital microwave radio systems | |
| JPH05145445A (ja) | デジタルマイクロ波通信システムの自動等化器 | |
| JP3083125B2 (ja) | 同期語検出回路 | |
| JP3185378B2 (ja) | データ受信装置 | |
| JP2638294B2 (ja) | 自動利得制御回路 | |
| JP3039585B2 (ja) | 同期語検出回路 | |
| JPH03278724A (ja) | データ受信装置 | |
| JPH11340933A (ja) | Ｔｄｍａ受信装置および無線基地局と中継局 | |
| KR100590343B1 (ko) | 이동 통신 단말기의 망동기 제어 장치 | |
| JP2825054B2 (ja) | ２線式時分割伝送方式の受信方法と受信回路 | |
| JPS59128853A (ja) | プリアンブル検出器 | |
| JPS6266724A (ja) | 自動利得制御回路 |