JPS5942990B2 - 半導体スイツチ - Google Patents
半導体スイツチInfo
- Publication number
- JPS5942990B2 JPS5942990B2 JP3367477A JP3367477A JPS5942990B2 JP S5942990 B2 JPS5942990 B2 JP S5942990B2 JP 3367477 A JP3367477 A JP 3367477A JP 3367477 A JP3367477 A JP 3367477A JP S5942990 B2 JPS5942990 B2 JP S5942990B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- turn
- layer
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明は、ターンオフ時にゲート逆バイアスを行う半
導体スイッチの改良に関するものである。
導体スイッチの改良に関するものである。
第１図は従来の装置を示し、電源１０１と負荷１０２と
を含む主回路網１００の内の任意な主電路Ｘ−Ｙに直列
挿入されるターンオーフ時にゲート逆バイアスを行うサ
イリスタ（以下単にゲートターンオフサイリスタと代称
する。）３、そのゲートに点弧ゲートパルスｉｇ（ＯＮ
）を与える点弧手段４とゲートにターンオフゲートパル
スｉｇ（ＯＦＦ）を与えるターンオフパルス発生手段５
とからなる正逆ゲート制御手段４００を備える。上言己
従来の装置では、点弧後のゲート電流は無用であり、サ
イリスタ３はそれ自体の導電維持特性により、導電性を
維持することが知られている。ターンオフを行う場合も
所定の負ゲートパルスを与えてターンオフさせれば、そ
の後の負ゲートバイアスは無用であることが知られてい
る。又、上記パルス制御特性の故に、制御電力が小さい
という特長があつた。この他、ターンオフ時にアノード
逆バイアスを併用する（ゲートアシステツドターンオフ
サイリスタ）例もある。しかるに、これらゲート逆バイ
アスサイリスタの許容阻止電圧ＶＤＲＭを向上させたり
、ターンオフ特性を向上させようとすると、半導体ウェ
ハの厚みが増すか、あるいは比抵抗を増す必要があり、
ひいては導電中の電圧降下が高くなる欠点があつた。
を含む主回路網１００の内の任意な主電路Ｘ−Ｙに直列
挿入されるターンオーフ時にゲート逆バイアスを行うサ
イリスタ（以下単にゲートターンオフサイリスタと代称
する。）３、そのゲートに点弧ゲートパルスｉｇ（ＯＮ
）を与える点弧手段４とゲートにターンオフゲートパル
スｉｇ（ＯＦＦ）を与えるターンオフパルス発生手段５
とからなる正逆ゲート制御手段４００を備える。上言己
従来の装置では、点弧後のゲート電流は無用であり、サ
イリスタ３はそれ自体の導電維持特性により、導電性を
維持することが知られている。ターンオフを行う場合も
所定の負ゲートパルスを与えてターンオフさせれば、そ
の後の負ゲートバイアスは無用であることが知られてい
る。又、上記パルス制御特性の故に、制御電力が小さい
という特長があつた。この他、ターンオフ時にアノード
逆バイアスを併用する（ゲートアシステツドターンオフ
サイリスタ）例もある。しかるに、これらゲート逆バイ
アスサイリスタの許容阻止電圧ＶＤＲＭを向上させたり
、ターンオフ特性を向上させようとすると、半導体ウェ
ハの厚みが増すか、あるいは比抵抗を増す必要があり、
ひいては導電中の電圧降下が高くなる欠点があつた。
例えば、定格アノード電流１ａが２００Ａ以上、阻止電
圧ＶＤＲＭが６０ＯＶ以上のゲートターンオフサイリス
タでは、上記定格電流に対する順電圧ＶＦが４〜６Ｖに
も達するという欠点があつた。この発明は、ターンオフ
時にゲート逆バイアスを行うサイリスタの特性改善を目
的とする。先づ、本願発明者による先行発明の説明を先
に行う。第２図は、先行発明の一実施例を示す接続構成
図で、図において、４５０は導電中順方向ゲート電流の
供給を維持する順ゲート維持持続供給手段４０とターン
オフゲートパルス供給手段５とからなるゲート制御手段
である。６は再印加順電圧上昇抑制手段である。
圧ＶＤＲＭが６０ＯＶ以上のゲートターンオフサイリス
タでは、上記定格電流に対する順電圧ＶＦが４〜６Ｖに
も達するという欠点があつた。この発明は、ターンオフ
時にゲート逆バイアスを行うサイリスタの特性改善を目
的とする。先づ、本願発明者による先行発明の説明を先
に行う。第２図は、先行発明の一実施例を示す接続構成
図で、図において、４５０は導電中順方向ゲート電流の
供給を維持する順ゲート維持持続供給手段４０とターン
オフゲートパルス供給手段５とからなるゲート制御手段
である。６は再印加順電圧上昇抑制手段である。
第２図において、ゲート電流ｉｇは、第４図に示すタイ
ムチャートのように供給する。
ムチャートのように供給する。
点弧初期において最小点弧ゲート電流１ｉｇｌないし初
期点弧広がり促進ピークパルスゲート電流１ｉｇ２を与
えて点弧する。点弧後の定常導電期間を。Ｎ中は、順ゲ
ート維持電流ｅｌｇを供給する。ターンオフ過程では、
逆ゲートバイアス電圧ΘＶｇ又は逆ゲート電流０１，を
与えて消弧させる。ＩＥ畝順ゲート維持電流４８は、点
弧可能ゲート電流に比べて充分大きい値である。この効
果を発揮するために、カソード露出面Ｋとゲート露州面
Ｇとは互に入り組んだ構造を持つ。このコンダクタ面パ
タｉン図の例を第６図ａに示し、断面概念図を同図ｂに
示す。カソード層ＮＥのゲート露出面Ｐ８からの最長距
離λは、２ｍｍ以下にする。望むろくは１ｍｍ以下であ
つて、短距離である程よい。このことはゲートターンオ
フゲインの向上要求と一致する。尚、第６図ａにて、カ
ソードコンタクトＫの中央部点線円内の下にはゲート層
ＰＢの露出面ＰＢ８があつて、カソードコンタクトＫに
短絡されており、即ちシヨートエミツタを形成し、この
部分は四層構造ではない。
期点弧広がり促進ピークパルスゲート電流１ｉｇ２を与
えて点弧する。点弧後の定常導電期間を。Ｎ中は、順ゲ
ート維持電流ｅｌｇを供給する。ターンオフ過程では、
逆ゲートバイアス電圧ΘＶｇ又は逆ゲート電流０１，を
与えて消弧させる。ＩＥ畝順ゲート維持電流４８は、点
弧可能ゲート電流に比べて充分大きい値である。この効
果を発揮するために、カソード露出面Ｋとゲート露州面
Ｇとは互に入り組んだ構造を持つ。このコンダクタ面パ
タｉン図の例を第６図ａに示し、断面概念図を同図ｂに
示す。カソード層ＮＥのゲート露出面Ｐ８からの最長距
離λは、２ｍｍ以下にする。望むろくは１ｍｍ以下であ
つて、短距離である程よい。このことはゲートターンオ
フゲインの向上要求と一致する。尚、第６図ａにて、カ
ソードコンタクトＫの中央部点線円内の下にはゲート層
ＰＢの露出面ＰＢ８があつて、カソードコンタクトＫに
短絡されており、即ちシヨートエミツタを形成し、この
部分は四層構造ではない。
あるいは、又この点線円内の裏面（アノード側）にはＰ
Ｅ層を設けずＮＢ層を露出させてアノードコンタクトＡ
へ短絡する。即ちアノード側シヨートエミツタ構造とす
る。上記両者のシヨートエミツタを設けると逆導通特性
が得られる。この逆導通性（ダイオード部）を設ければ
、サイリスタのターンオフ特性の改善、特にターンオフ
時間の短縮を発揮する。さて、前述のゲート対カソード
構造にすることにより、順ゲート維持電流４８は第６図
ｂに示すように、ゲート層ＰＢの全域にキャリア注入効
果を発揮し、この電流を点線矢印で示す。
Ｅ層を設けずＮＢ層を露出させてアノードコンタクトＡ
へ短絡する。即ちアノード側シヨートエミツタ構造とす
る。上記両者のシヨートエミツタを設けると逆導通特性
が得られる。この逆導通性（ダイオード部）を設ければ
、サイリスタのターンオフ特性の改善、特にターンオフ
時間の短縮を発揮する。さて、前述のゲート対カソード
構造にすることにより、順ゲート維持電流４８は第６図
ｂに示すように、ゲート層ＰＢの全域にキャリア注入効
果を発揮し、この電流を点線矢印で示す。
但し、カソードＮＥから注入されるキャリア（電子）は
ＮＥから出る方向の流れであることは云うまでもない。
このキャリアの一部分又は多くの部分は、順電位のＮＢ
へ到達し導電特性を向上する。以上の如き作用はＮゲー
ト形サイリスタでも同様であり、各半導体層の導電形（
Ｎ形、Ｐ形の別）を反対にしてもよいことは云うまでも
ない。（以下の実施例も同様）。上記作用の結果、導電
中電圧降下Ｖａｋと通電電流１ａとの関係は、第５図ａ
に示すように、順ゲート維持電流ＥＩｇ付の場合の曲線
Ｂは、順ゲート維持電流１１ｇのない従来の場合の曲線
Ａより低電圧になる。
ＮＥから出る方向の流れであることは云うまでもない。
このキャリアの一部分又は多くの部分は、順電位のＮＢ
へ到達し導電特性を向上する。以上の如き作用はＮゲー
ト形サイリスタでも同様であり、各半導体層の導電形（
Ｎ形、Ｐ形の別）を反対にしてもよいことは云うまでも
ない。（以下の実施例も同様）。上記作用の結果、導電
中電圧降下Ｖａｋと通電電流１ａとの関係は、第５図ａ
に示すように、順ゲート維持電流ＥＩｇ付の場合の曲線
Ｂは、順ゲート維持電流１１ｇのない従来の場合の曲線
Ａより低電圧になる。
これを、順ゲート維持電流（ｆｌ）Ｉ，を横軸にし、通
電々流１ａをパラメータにし、電圧降下Ｖａｋを縦軸に
して示すと、第５図ｂのよらな曲線で低下する。この発
明の効果は、更に次のゲート構造により改良される。
電々流１ａをパラメータにし、電圧降下Ｖａｋを縦軸に
して示すと、第５図ｂのよらな曲線で低下する。この発
明の効果は、更に次のゲート構造により改良される。
ゲート層の厚みδを２０ミクロン以上（望むろくは３０
ミクロン以上）にし、ゲート層の横広がり抵抗を下げる
。あるいは、更に、低い比抵抗の第１ゲニト層ＰＢ，と
高い比抵抗の第２ゲート層ＰＢ，との２重ゲート層（あ
るいはそれ以上の多重ゲート層）にして、横広がり抵抗
を下げる。あるいは、ゲート層の厚みを反ゲート側中間
層の厚みより厚くする。換言すれば、ＮＢ層の厚みをＰ
Ｂ層の厚みより厚くしてＮＢ層をゲート層にする（Ｎゲ
ート形）か、あるいはＰＢ層の厚みをＮＢ層の厚みより
厚くしてＰＢ層をゲート層にする。これらにより、ゲー
トターンオフ能力（ターンオフ限界主電流値）が向上す
ると共に、順ゲート維持による電圧降下の低減効果（相
対的効果）が向上する。前記この行先発明の実施例によ
れば、同一素子の順電圧降下を低減し、損失を軽減する
効果を有する。
ミクロン以上）にし、ゲート層の横広がり抵抗を下げる
。あるいは、更に、低い比抵抗の第１ゲニト層ＰＢ，と
高い比抵抗の第２ゲート層ＰＢ，との２重ゲート層（あ
るいはそれ以上の多重ゲート層）にして、横広がり抵抗
を下げる。あるいは、ゲート層の厚みを反ゲート側中間
層の厚みより厚くする。換言すれば、ＮＢ層の厚みをＰ
Ｂ層の厚みより厚くしてＮＢ層をゲート層にする（Ｎゲ
ート形）か、あるいはＰＢ層の厚みをＮＢ層の厚みより
厚くしてＰＢ層をゲート層にする。これらにより、ゲー
トターンオフ能力（ターンオフ限界主電流値）が向上す
ると共に、順ゲート維持による電圧降下の低減効果（相
対的効果）が向上する。前記この行先発明の実施例によ
れば、同一素子の順電圧降下を低減し、損失を軽減する
効果を有する。
逆に同一電流密度、同一順電圧降下条件のもとでは、タ
ーンオフ限界電流の向上あるいは、順阻止電圧の向上あ
るいはターンオフタイムの短縮など他の特性改善へ向け
ることができる。次に、第２図の順ゲート維持電流の供
給法の更に詳細な実施例を説明する。第２図において、
順ゲート電流供給手段４０は、制御電源４１と制御スィ
ツチ４２と制御抵抗４３とからなる制御パルス発生器、
更に維持ゲート電流制御用維持ゲート制御スイツチ４４
及び第１直列ダイオード４５及び変流器二次巻線Ｎ２及
び一次巻線Ｎ１からなる維持ゲート電流供給手段を備え
る。
ーンオフ限界電流の向上あるいは、順阻止電圧の向上あ
るいはターンオフタイムの短縮など他の特性改善へ向け
ることができる。次に、第２図の順ゲート維持電流の供
給法の更に詳細な実施例を説明する。第２図において、
順ゲート電流供給手段４０は、制御電源４１と制御スィ
ツチ４２と制御抵抗４３とからなる制御パルス発生器、
更に維持ゲート電流制御用維持ゲート制御スイツチ４４
及び第１直列ダイオード４５及び変流器二次巻線Ｎ２及
び一次巻線Ｎ１からなる維持ゲート電流供給手段を備え
る。
変流器５８は主電路Ｘ−Ｙの主電流を検出して、Ｎ２−
５４−４４−３なるループで維持ゲート電流を自給する
。逆ゲートパルス供給手段５は電源１０１又は補助電源
５１と逆ゲート発生用スイツチ５２と変流器（パルス変
圧器）５８の三次巻線Ｎ３と二次巻線Ｎ２と、第２直列
ダイオード５７とを主体とする。
５４−４４−３なるループで維持ゲート電流を自給する
。逆ゲートパルス供給手段５は電源１０１又は補助電源
５１と逆ゲート発生用スイツチ５２と変流器（パルス変
圧器）５８の三次巻線Ｎ３と二次巻線Ｎ２と、第２直列
ダイオード５７とを主体とする。
逆ゲート発生スイツチ５２の制御電極に０ＦＦ信号パル
スＰＯＦＦを与えると、Ｎ３に５１の電圧が限流抵抗５
４を介して印加され、二次巻線Ｎ２の負電圧が第２直列
ダイオード５７を介してサイリスタ３をゲート逆バイア
スし、これをターンオフさせる。上記、逆ゲート発生ス
イツチ５２は検出巻線Ｎ４、帰還インピーダンス（抵抗
、コンデンサなど）５６及びダイオード５５からなる帰
還手段により自動導電時間制御され、変流器５８の磁束
のりセツト作用を行うことができ、このりセツト手段５
９を兼ねる。
スＰＯＦＦを与えると、Ｎ３に５１の電圧が限流抵抗５
４を介して印加され、二次巻線Ｎ２の負電圧が第２直列
ダイオード５７を介してサイリスタ３をゲート逆バイア
スし、これをターンオフさせる。上記、逆ゲート発生ス
イツチ５２は検出巻線Ｎ４、帰還インピーダンス（抵抗
、コンデンサなど）５６及びダイオード５５からなる帰
還手段により自動導電時間制御され、変流器５８の磁束
のりセツト作用を行うことができ、このりセツト手段５
９を兼ねる。
以上、の説明により、ゲート逆バイアスを行うサイリス
タに、順ゲート維持電流を供給することにより、順方向
通電々圧降下を軽減できることを述べた。
タに、順ゲート維持電流を供給することにより、順方向
通電々圧降下を軽減できることを述べた。
しかるに、その維持電流の供給は、第２図に述べたよう
に、複雑となり易い欠点があつた。
に、複雑となり易い欠点があつた。
この発明は、簡単な維持電流供給手段を与えると共に、
これに好適な新規な半導体スイツチ素子を提供すること
を目的とする。第３図Ａ，ｂは、この発明の夫々一実施
例を示す構成図である。
これに好適な新規な半導体スイツチ素子を提供すること
を目的とする。第３図Ａ，ｂは、この発明の夫々一実施
例を示す構成図である。
同図において、７は反ゲート極側主電極とゲート電極と
の間に接続したトランジスタである。このようにして、
順維持ゲート電流を主サイリスタ３の主電極間電圧から
供給することができる。補助トランジスタ７の制御極側
主電極を主ゲートターンオフサイリスタ３のゲート電極
側に接続すると共に、補助トランジスタ７の制御電極対
間に逆並列ダイオード８を設けることにより、補助トラ
ンジスタ７と主サイリスタ３とを共通制御端子からター
ンオフさせることができる。又、補助トランジスタ７に
直列に補助電圧供給手段１０（点線図示）を直列挿入し
て、順電圧降下を下げることができる。この補助電圧１
０は補助直流電源の他、変成器の２次巻線であつてもよ
い。更にその変成器は負荷回路や主サイリスタ通電々路
に直列挿入された一次巻線を持つ変圧器や変流器５８で
あつてもよい。この概念図を第３図ｂに示す。この変成
器５８は主回路の適宜の位置に移せる。更に、第３図Ａ
，ｂに示した、補助トランジスタ７は主ゲート逆バイア
スサイクリスタ３と共に共通パツケージに収納するのに
適する。
の間に接続したトランジスタである。このようにして、
順維持ゲート電流を主サイリスタ３の主電極間電圧から
供給することができる。補助トランジスタ７の制御極側
主電極を主ゲートターンオフサイリスタ３のゲート電極
側に接続すると共に、補助トランジスタ７の制御電極対
間に逆並列ダイオード８を設けることにより、補助トラ
ンジスタ７と主サイリスタ３とを共通制御端子からター
ンオフさせることができる。又、補助トランジスタ７に
直列に補助電圧供給手段１０（点線図示）を直列挿入し
て、順電圧降下を下げることができる。この補助電圧１
０は補助直流電源の他、変成器の２次巻線であつてもよ
い。更にその変成器は負荷回路や主サイリスタ通電々路
に直列挿入された一次巻線を持つ変圧器や変流器５８で
あつてもよい。この概念図を第３図ｂに示す。この変成
器５８は主回路の適宜の位置に移せる。更に、第３図Ａ
，ｂに示した、補助トランジスタ７は主ゲート逆バイア
スサイクリスタ３と共に共通パツケージに収納するのに
適する。
又１つの半導体ウエハに形成することができ、この実施
例を示す概念図を第７図に示す。第７図ａはトランジス
タ７との複合素子で、図ｂは回路記号接続図である。更
に、夫々ダイオード８のペレツトを内蔵装着した実施例
を示す。図第７図において、３１１は第１導電形Ｐ（又
はＮ），３１２は第２導電形Ｎ（又はＰ），３１３は第
１導電形、３１４は第２導電形で、夫々各半導体層であ
る。夫々添字ａの符号は主ゲートターンオフサイリスタ
３の形成層、添字ｂの符号は補助トランジスタ７の各半
導体層である。これらは、補助ベース電極Ｂから維持ゲ
ート順電流４Ｉ，ｉを供給したり、主ゲ＝ト電極Ｇ２か
ら維持ゲート順電流１１Ｇ３を供給したり、補助トラン
ジスタから維持ゲート順電流１１Ｇ２（１１ｇ１の増幅
量など）を供給するなど各種の作用法で、維持ゲート順
電流を与えることができるものである。
例を示す概念図を第７図に示す。第７図ａはトランジス
タ７との複合素子で、図ｂは回路記号接続図である。更
に、夫々ダイオード８のペレツトを内蔵装着した実施例
を示す。図第７図において、３１１は第１導電形Ｐ（又
はＮ），３１２は第２導電形Ｎ（又はＰ），３１３は第
１導電形、３１４は第２導電形で、夫々各半導体層であ
る。夫々添字ａの符号は主ゲートターンオフサイリスタ
３の形成層、添字ｂの符号は補助トランジスタ７の各半
導体層である。これらは、補助ベース電極Ｂから維持ゲ
ート順電流４Ｉ，ｉを供給したり、主ゲ＝ト電極Ｇ２か
ら維持ゲート順電流１１Ｇ３を供給したり、補助トラン
ジスタから維持ゲート順電流１１Ｇ２（１１ｇ１の増幅
量など）を供給するなど各種の作用法で、維持ゲート順
電流を与えることができるものである。
以上、この発明によれば、ターンオフ時にゲート逆バイ
アスを行う四層素子の順電圧降下を軽減するための順維
持ゲート電流を簡単に供給できる。
アスを行う四層素子の順電圧降下を軽減するための順維
持ゲート電流を簡単に供給できる。
第１図は従来の装置の構成図、第２図は行先発明の一実
施例を示す回路接続図、第３図Ａ，ｂはこの発明の夫々
一実施例を示す構成図及び回路接続図、第４図〜第５図
はこの発明の作用効果説明図、第６図Ａ，ｂは、この発
明に好適なゲートターンオフサイリスタの概略構造を示
す平面図及びその作用説明図、第７図Ａ，ｂはこの発明
の他の実施例を示す素子構造概念図及び回路接続図であ
る。 図において、３はゲートターンオフサイリスタ、４０は
導電中順ゲート維持電流を与える順ゲート電流供給手段
、５は逆ゲートパルス供給手段、４５０は４０と５とを
含むゲート制御手段、７は補助トランジスタ、８は制御
電極逆並列ダイオードである。
施例を示す回路接続図、第３図Ａ，ｂはこの発明の夫々
一実施例を示す構成図及び回路接続図、第４図〜第５図
はこの発明の作用効果説明図、第６図Ａ，ｂは、この発
明に好適なゲートターンオフサイリスタの概略構造を示
す平面図及びその作用説明図、第７図Ａ，ｂはこの発明
の他の実施例を示す素子構造概念図及び回路接続図であ
る。 図において、３はゲートターンオフサイリスタ、４０は
導電中順ゲート維持電流を与える順ゲート電流供給手段
、５は逆ゲートパルス供給手段、４５０は４０と５とを
含むゲート制御手段、７は補助トランジスタ、８は制御
電極逆並列ダイオードである。
Claims (1)
- 【特許請求の範囲】 １ ターンオフ時にゲート逆バイアスを行なうサイリス
タのゲート極と反ゲート極側主電極との間に補助トラン
ジスタのコレクタとエミッタを接続してなる半導体スイ
ッチ。 ２ サイリスタと補助トランジスタとが一体パッケージ
に収納されたことを特徴とする特許請求の範囲第１項に
記載の半導体スイッチ。 ３ サイリスタと補助トランジスタとが共通半導体ウェ
ハに形成されたことを特徴とする特許請求の範囲第１項
に記載の半導体スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3367477A JPS5942990B2 (ja) | 1977-03-26 | 1977-03-26 | 半導体スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3367477A JPS5942990B2 (ja) | 1977-03-26 | 1977-03-26 | 半導体スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53118984A JPS53118984A (en) | 1978-10-17 |
| JPS5942990B2 true JPS5942990B2 (ja) | 1984-10-18 |
Family
ID=12392993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3367477A Expired JPS5942990B2 (ja) | 1977-03-26 | 1977-03-26 | 半導体スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5942990B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS64802Y2 (ja) * | 1982-08-31 | 1989-01-10 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9127476D0 (en) * | 1991-12-30 | 1992-02-19 | Texas Instruments Ltd | A semiconductor integrated circuit |
-
1977
- 1977-03-26 JP JP3367477A patent/JPS5942990B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS64802Y2 (ja) * | 1982-08-31 | 1989-01-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53118984A (en) | 1978-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151762A (en) | Semiconductor device, fabricating method thereof and flash control device using the semiconductor device | |
| US4752818A (en) | Semiconductor device with multiple recombination center layers | |
| US4281336A (en) | Thyristor element with short turn-off time and method for producing such element | |
| EP0014098A2 (en) | Gate turn-off thyristor | |
| US5091766A (en) | Thyristor with first and second independent control electrodes | |
| JPH0534834B2 (ja) | ||
| US11430883B2 (en) | Semiconductor device including insulation film with plurality of opening portions and manufacturing method for semiconductor device | |
| JPH07506464A (ja) | オン電流飽和能力を有するｍｏｓゲーテッド・サイリスタ | |
| US5049965A (en) | Thyristor having adjustable breakover voltage and method of manufacture | |
| JPH08102545A (ja) | 半導体素子のライフタイム制御方法 | |
| US7034357B2 (en) | Insulated gate semiconductor device | |
| US4086610A (en) | High reliability epi-base radiation hardened power transistor | |
| JPS5942990B2 (ja) | 半導体スイツチ | |
| US4089024A (en) | Semiconductor switching device | |
| US4623910A (en) | Semiconductor device | |
| JP3046352B2 (ja) | 高速ターンオフサイリスタ構造 | |
| JPH06268226A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS62235782A (ja) | 半導体装置 | |
| EP0301761B1 (en) | Thyristors | |
| JPS63205958A (ja) | 静電誘導サイリスタ | |
| WO2015179718A9 (en) | Construction and optical control of bipolar junction transistors and thyristors | |
| JPH07122730A (ja) | Ｇｔｏサイリスタ | |
| JPS6276556A (ja) | 高速静電誘導サイリスタ | |
| US6469368B2 (en) | Method for producing a high-speed power diode with soft recovery, and a power diode produced using such a method | |
| JPS6019228B2 (ja) | ゲ−ト逆バイアス式サイリスタの制御装置 |