JPS594291Y2 - Electricity detection device - Google Patents

Electricity detection device

Info

Publication number
JPS594291Y2
JPS594291Y2 JP1980126145U JP12614580U JPS594291Y2 JP S594291 Y2 JPS594291 Y2 JP S594291Y2 JP 1980126145 U JP1980126145 U JP 1980126145U JP 12614580 U JP12614580 U JP 12614580U JP S594291 Y2 JPS594291 Y2 JP S594291Y2
Authority
JP
Japan
Prior art keywords
output
input
period
timer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980126145U
Other languages
Japanese (ja)
Other versions
JPS5648064U (en
Inventor
信治 高田
康明 三宅
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP1980126145U priority Critical patent/JPS594291Y2/en
Publication of JPS5648064U publication Critical patent/JPS5648064U/ja
Application granted granted Critical
Publication of JPS594291Y2 publication Critical patent/JPS594291Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【考案の詳細な説明】 この考案は、入力電気量が所定値以上か否かを検出する
電気検出装置に係り、特に交流電気量についての検出装
置に関するものである。
[Detailed Description of the Invention] This invention relates to an electricity detection device for detecting whether an input quantity of electricity is greater than or equal to a predetermined value, and particularly relates to a detection device for an alternating current quantity of electricity.

従来、簡単な電気量検出装置としては、例えば交流入力
の全波整流波が所定値以上となる期間が時定数で定まっ
た所定時間以上が否かにより、入力が所定値以上か否か
を検出する方法が一般的であった。
Conventionally, a simple electric quantity detection device detects whether the input is above a predetermined value by determining, for example, whether the period during which the full-wave rectified wave of the AC input is above a predetermined value is longer than a predetermined time determined by a time constant. The common method was to

これを、第1図のブロック図、第2図の波形線図に従っ
て説明すると、■は入力電気量で入力端子a1より全波
整流回路1に加えられ回路出力■1oが所定値■0以上
のとき、レベル検出回路2より出力V20をとりだし、
タイマーT1で゛出力V。
To explain this according to the block diagram in Fig. 1 and the waveform diagram in Fig. 2, ■ is the input electrical quantity that is applied to the full-wave rectifier circuit 1 from the input terminal a1, and the circuit output ■ 1o is a predetermined value ■ 0 or more. When the output V20 is taken out from the level detection circuit 2,
Timer T1 outputs V.

1としてタイマーT2をへて出力端子a2にとりだすも
ので゛、この際タイマーT□は、動作時間T1、復帰時
間零のタイマー、タイマーT2は、動作時間零1、復帰
時間T2のタイマーである。
1 and is output to the output terminal a2 through the timer T2. At this time, the timer T□ is a timer with an operating time T1 and a return time of zero, and the timer T2 is a timer with an operating time of zero 1 and a return time T2.

第1図の動作を第2図の波形図を用いて説明する。The operation of FIG. 1 will be explained using the waveform diagram of FIG. 2.

イは入力■が小さい時、口は人力Vが大きい時とし、ま
ずイの場合レベル検出回路2の出力時間幅tllがタイ
マーT1の判定時間T1より短かいため、タイマーT1
より出力はなく、出力端子a2よりの出力もない。
A is when the input ■ is small, and an input is when the human power V is large. First, in the case of A, since the output time width tll of the level detection circuit 2 is shorter than the judgment time T1 of the timer T1, the timer T1
There is no output from the output terminal a2.

又、同口で゛はレベル検出回路2の出力時間幅t1□が
タイマーT1の判定時間T1より長いので、タイマーT
1より(j12 Tl)の時間幅のパルス出力が士サ
イクルに1回発生し、タイマーT2により連続化され、
出力端子a2連続出力が出る。
Also, in the same way, since the output time width t1□ of the level detection circuit 2 is longer than the judgment time T1 of the timer T1, the timer T
1, a pulse output with a time width of (j12 Tl) is generated once per cycle, and is made continuous by timer T2,
Continuous output is output from output terminal a2.

こ・でT2−+十α(αは余裕時間)とする必要があり
、例えばT2−1サイクルに設定されている。
Therefore, it is necessary to set T2-+10α (α is the margin time), and for example, it is set to T2-1 cycle.

更に第3図イに於る第1図の回路の検出値を説明する。Furthermore, the detected values of the circuit of FIG. 1 in FIG. 3A will be explained.

この場合、T 1=2、レベル検出回路2の検出レベル
をVLとすれば、 となり、入力電気量の実効値■が■、より大きいか否か
を検出していることがわかる。
In this case, if T1=2 and the detection level of the level detection circuit 2 is VL, then the following equation is obtained, and it can be seen that whether or not the effective value of the input electric quantity is larger than ■ is detected.

このように第1図の従来装置でも一応、所定値以上か否
かを検出できるが、第1図の判定時間T1が入力周波数
によらず一定であるため、入力周波数が変化すれば検出
値が変化することになる。
In this way, the conventional device shown in Fig. 1 can detect whether or not the value is above a predetermined value, but since the judgment time T1 in Fig. 1 is constant regardless of the input frequency, the detected value changes if the input frequency changes. It's going to change.

例え1ば入力周波数f′が定格周波数fに対しf′=工
に変化すれば、定格周波数fではT1−%f であったが、ヲに対しては、電気角でT1=÷に相当す
るので、第3図口に示すようにこの時の検出条件は、 が検出値となる。
For example, if the input frequency f' changes to f' = m with respect to the rated frequency f, it was T1 - %f at the rated frequency f, but for w, it corresponds to T1 = ÷ in electrical angle. Therefore, as shown in Figure 3, the detection conditions at this time are: The detected value is .

即ち、定格周波数fの時の検出値の約77%が人、f 力周波数f =7の時の検出値となり周波数特性が著し
く悪い。
That is, about 77% of the detected values when the rated frequency f is human, and the detected values when the force frequency f = 7, resulting in extremely poor frequency characteristics.

入力周波数が変化しても前記時定数が変らず周波数特性
が悪いという従来装置の欠点を考慮して、この発明では
検出値が原理的に変化しない電気量検出装置を提供する
ものである。
In consideration of the drawbacks of conventional devices in that the time constant does not change even when the input frequency changes and the frequency characteristics are poor, the present invention provides an electrical quantity detection device in which the detected value does not change in principle.

第4図は、この考案の原理を示すブロック図で、1は第
1図の場合と同様、全波整流回路で出力■1゜が所定値
VL以下の期間t2を区分装置3で検出して出力V30
をだし、又■1以上の期間t1を区分装置4で゛検出し
て出力V40を出すようにする。
FIG. 4 is a block diagram showing the principle of this invention. As in the case of FIG. Output V30
Also, the sorting device 4 detects a period t1 of 1 or more and outputs an output V40.

又、5は入力Vの零点でパルスを発生するパルス発生回
路でその出力■。
Also, 5 is a pulse generation circuit that generates a pulse at the zero point of the input V, and its output is ■.

をタイマー7をへて積分器6に加え、又直接アンド回路
ANの一入力端子に加える。
is applied to the integrator 6 through the timer 7, and directly to one input terminal of the AND circuit AN.

7は5の出力を微少時間遅らすタイマーであり、積分器
6の出力V60はレベル検出器8を介してアンド回路A
Nの一入力端子として加えられ、その出力VANは、タ
イマーT2をへて出力端子a2にとりだされる。
7 is a timer that delays the output of 5 by a minute time, and the output V60 of the integrator 6 is sent to the AND circuit A via the level detector 8.
It is applied as one input terminal of N, and its output VAN is taken out to output terminal a2 through timer T2.

第6図は第4図に於る積分器6の一具体例でトランジス
タTri、Tr2を含みトランジスタTriのベースに
は入力端子a3.a4よりの入力V3o、V4Oが抵抗
R1,R2をへて加えられる。
FIG. 6 is a specific example of the integrator 6 shown in FIG. 4, which includes transistors Tri and Tr2, and the base of the transistor Tri has input terminals a3. Inputs V3o and V4O from a4 are applied through resistors R1 and R2.

又、トランジスタTriのコレクタ、ベース間にコンデ
ンサCが接続され、トランジスタTr□のコレクタには
直流電源電圧子Eが抵抗R3を介して加えられエミッタ
には直流電源電圧−Eが加えられる。
A capacitor C is connected between the collector and base of the transistor Tri, and a DC power supply voltage E is applied to the collector of the transistor Tr□ via a resistor R3, and a DC power supply voltage -E is applied to the emitter.

その化トランジスタTr2のベースには入力端子a5よ
り抵抗R4をへて入力V70が加えられる。
The input V70 is applied to the base of the transistor Tr2 from the input terminal a5 through the resistor R4.

トランジスタTr2のコレクタは、Trlのコレクタと
接続され出力端子a6より出力■6oとしてとりだされ
る。
The collector of the transistor Tr2 is connected to the collector of the transistor Trl, and the output is taken out from the output terminal a6 as an output 6o.

又、トランジスタTr2のエミッタは0点接地される。Further, the emitter of the transistor Tr2 is grounded to the zero point.

第7図は、第6図の波形による説明図である。FIG. 7 is an explanatory diagram using the waveforms of FIG. 6.

かくて、第6図は次のように動作する。Thus, FIG. 6 operates as follows.

まず第1にパルス■7oがトランジスタTr□のベース
に加えられることにより基準値(この場合はOV)にV
2Oがひきもどされる。
First, pulse ■7o is applied to the base of transistor Tr□, so that the reference value (OV in this case) is changed to V
2O is returned.

次に入力端子a3に入力V30が印加されると、コンデ
ンサCの電荷は−Eに向って の定電流で放電される。
Next, when the input V30 is applied to the input terminal a3, the charge in the capacitor C is discharged with a constant current toward -E.

又一方入力端子a4に入力V40が印加されると、今度
はコンデンサCの電荷は、+Eに向っての定電流で充電
される。
On the other hand, when the input V40 is applied to the input terminal a4, the capacitor C is charged with a constant current toward +E.

こ・でトランジスタTr□、コンデンサC9抵抗Rt、
R2,R3の回路はいわゆるミラー積分回路である。
Here, transistor Tr□, capacitor C9 resistor Rt,
The circuits R2 and R3 are so-called Miller integration circuits.

次に第4図の動作を第5図の波形図とあわせ説明する。Next, the operation shown in FIG. 4 will be explained in conjunction with the waveform diagram shown in FIG. 5.

まず入力■が所定値以下の時、入力■が所定値■1以下
の期間を検出する区分装置3の出力時間幅t 21=t
21い+t2□8が■1以上の期間を検出する区分装
置4の出力時間幅t2□よりも長いので積分器6の出力
Vsoは時間軸tの左半分に示すように負のイ直となり
、レベル検出器8より出力が出ない。
First, when the input ■ is below a predetermined value, the output time width t of the sorting device 3 which detects the period when the input ■ is below the predetermined value ■1 is 21=t
Since 21+t2□8 is longer than the output time width t2□ of the dividing device 4 that detects the period of 1 or more, the output Vso of the integrator 6 becomes negative A as shown in the left half of the time axis t. There is no output from level detector 8.

また積分器6の出力■。Also, the output of integrator 6■.

はパルス発生回路5の出力により、微少時間タイマー7
を通して周期的に(+■に1回)0点に復帰せられてい
る。
is set by the output of the pulse generation circuit 5, and the minute timer 7
The point is returned to 0 periodically (once in +■) throughout.

次に入力■が所定値以上の時には、入力■が所定値VL
組以上なる期間t1□が■、以下の期間t2□=t2□
A十t22Bに比べて長くなり、積分器6の出力■6o
は、時間軸tの右半分に示すように正の値になる。
Next, when the input ■ is greater than the predetermined value, the input ■ is the predetermined value VL
The period t1□ is ■, and the period t2□=t2□ is
It is longer than A0t22B, and the output of integrator 6 ■6o
becomes a positive value as shown in the right half of the time axis t.

従ってレベル検出器8よす、■8oで示すように+止に
1個のパルス出力が発生する。
Therefore, one pulse output is generated at the positive end of the level detector 8, as shown by 8o.

入力Vが零点の時にパルス発生回路5より周期的に(+
Hzに1回)パルスが発生しており、そのパルスが有の
時、レベル検出器8より出力が有で、アンド回路ANよ
り出力が出て、タイマーT2で゛連続化され出力端子a
2に出力がとりだされる。
When the input V is at zero point, the pulse generation circuit 5 periodically outputs (+
A pulse (once per Hz) is generated, and when the pulse is present, an output is generated from the level detector 8, an output is output from the AND circuit AN, and the signal is made continuous by the timer T2 and output from the output terminal a.
2, the output is taken out.

こ・で微少時間タイマー7は、タイマーT2で確実に検
出(連続化)後、積分器6の出力を基準値Oにひきもど
すための時間協調用タイマーで例えば10μs程度の時
間に設定される。
The minute time timer 7 is a time coordination timer for returning the output of the integrator 6 to the reference value O after reliable detection (continuation) by the timer T2, and is set to a time of about 10 μs, for example.

かくて第5図の検出限界点は入力Vが所定レベル以上と
なる期間t1以下となる期間t2において、t 1=
t 2=7となる時であり、検出値は第1図、第2図の
従来装置の場合と同じである。
Thus, the detection limit point in FIG. 5 is at the period t2 during which the input V is equal to or higher than the predetermined level or lower than the period t1, when t1=
This is when t2=7, and the detected value is the same as in the conventional device shown in FIGS. 1 and 2.

しかして、従来装置では、入力■が所定レベルVL以上
となる期間t1が一定期間T1より大きいか否かで検出
しているので、入力周波数が変化すると、検出値が著し
く変化する難点があったが、この考案ではtlとt2を
比較しているので、入力周波数が変化しても検出値は原
理的に変化しない。
However, in the conventional device, detection is performed based on whether the period t1 during which the input ■ is equal to or higher than the predetermined level VL is greater than a certain period T1, so when the input frequency changes, the detected value changes significantly. However, in this invention, since tl and t2 are compared, the detected value does not change in principle even if the input frequency changes.

又、第4図では期間t1に充電を行い、期間t2に放電
を行うようにしたが、tlで放電、t2で充電とするこ
ともでき、用途に応じて応用できるものである。
Further, in FIG. 4, charging is performed during period t1 and discharging is performed during period t2, but it is also possible to perform discharging during tl and charging during t2, depending on the application.

又、アンド回路ANより、一度動作力が出ると出力端子
a2に出力布としたが、場合によってはアンド回路AN
よりn回出力有で゛出力端子a2に出力をだす等の方法
で、更に安定な検出器とすることができることもいうま
でもない。
In addition, once the operating force is generated from the AND circuit AN, the output cloth is output to the output terminal a2, but in some cases, the AND circuit AN
It goes without saying that a more stable detector can be obtained by providing an output n times and outputting the output to the output terminal a2.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電気量検出装置のブロック図、第2図は
、第1図を説明する波形線図、第3図は第1図の検出値
を説明する波形線図、第4図はこの考案の一実施例を示
すブロック図、第5図は第4図を説明する波形線図、第
6図はこの考案に用いられる積分器の一例を示す回路結
線図、第7図は第6図を説明する波形線図である。 図ではVは入力電気量、1は全波整流回路、8はレベル
検出回路、T2.7はタイマー、a2は出力端子、3,
4は入力Vが所定値以上、以下の期間t1.t2を検出
する区分装置、5は零点パルス発生回路、6は積分器、
ANはアンド回路。 なお、各図中の同一符号は同−又は相当部分を示すもの
とする。
Figure 1 is a block diagram of a conventional electric quantity detection device, Figure 2 is a waveform diagram explaining Figure 1, Figure 3 is a waveform diagram explaining the detected values in Figure 1, and Figure 4 is a waveform diagram explaining the detected values in Figure 1. A block diagram showing an embodiment of this invention, FIG. 5 is a waveform diagram explaining FIG. 4, FIG. 6 is a circuit connection diagram showing an example of an integrator used in this invention, and FIG. It is a waveform diagram explaining a figure. In the figure, V is the input electricity amount, 1 is the full-wave rectifier circuit, 8 is the level detection circuit, T2.7 is the timer, a2 is the output terminal, 3,
4 is a period t1. during which the input V is greater than or equal to a predetermined value. 5 is a zero point pulse generation circuit, 6 is an integrator,
AN is an AND circuit. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力交流電気量Vを整流し、その瞬時値の大きさが所定
レベルVL以下の第1の期間を検出する第1の区分装置
と、所定値VL組以上第2の期間を検出する第2の区分
装置と、入力電気量■の零点でパルスを発生するパルス
発生回路と、前記第1、第2の区分装置並びにパルス発
生回路よりタイマーをへた出力が夫々加えられ、前記の
第2の期間に充電又は放電が行われ、前記第1の期間に
放電又は充電が行われる積分器と、前記積分器の出力電
圧が一定値以上かつ以下かを判定するレベル検出器とを
備え、前記パルス発生回路に出力がある時点の前記レベ
ル検出器の出力にもとづいて、交流電気量■の大きさが
所定値以下か否か又は以上か否かを検出するようにした
ことを特徴とする電気量検出装置。
a first sorting device that rectifies the input AC quantity of electricity V and detects a first period in which the magnitude of the instantaneous value is less than or equal to a predetermined level VL; A sorting device, a pulse generation circuit that generates a pulse at the zero point of the input electric quantity (■), and outputs from the first and second sorting devices and the pulse generation circuit to the timer are applied respectively, and the second period an integrator that is charged or discharged during the first period and discharged or charged during the first period; and a level detector that determines whether the output voltage of the integrator is above or below a certain value; Quantity of electricity detection, characterized in that it detects whether the magnitude of the quantity of alternating current electricity (■) is below or above a predetermined value based on the output of the level detector at the time when the circuit has an output. Device.
JP1980126145U 1980-09-04 1980-09-04 Electricity detection device Expired JPS594291Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980126145U JPS594291Y2 (en) 1980-09-04 1980-09-04 Electricity detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980126145U JPS594291Y2 (en) 1980-09-04 1980-09-04 Electricity detection device

Publications (2)

Publication Number Publication Date
JPS5648064U JPS5648064U (en) 1981-04-28
JPS594291Y2 true JPS594291Y2 (en) 1984-02-07

Family

ID=29358038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980126145U Expired JPS594291Y2 (en) 1980-09-04 1980-09-04 Electricity detection device

Country Status (1)

Country Link
JP (1) JPS594291Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50126275A (en) * 1974-03-22 1975-10-03

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50126275A (en) * 1974-03-22 1975-10-03

Also Published As

Publication number Publication date
JPS5648064U (en) 1981-04-28

Similar Documents

Publication Publication Date Title
KR920011020A (en) Simple low noise low power dual mode battery charging circuit
JPS594291Y2 (en) Electricity detection device
JP2581735B2 (en) Power failure detection device
JPS5925021Y2 (en) Electrical quantity detection device
US5821790A (en) Power line synchronization conditioner
KR890014202A (en) Condenser Type Welding Power Supply
JPS5911792A (en) Drive control circuit for motor
JPH0341800Y2 (en)
JPH0949859A (en) Power failure detection circuit
JPH0317949Y2 (en)
JP2733450B2 (en) Power failure detection device
JPS59188565A (en) Hit detector
JPH0637342Y2 (en) DC high voltage generator
JPS6127636Y2 (en)
JPH01202198A (en) Controller for ac motor
JPS5924374Y2 (en) electrostatic precipitator
JP3400141B2 (en) Voltage drop detection trigger generator
JPH0126278B2 (en)
JPH0226191Y2 (en)
JPH0640474Y2 (en) Speed detector
JPH066681Y2 (en) Battery charger
JPH0827660B2 (en) Switching semiconductor device control circuit
JPH0282168A (en) Voltage drop detector for ac voltage
JPS58144800U (en) Condenser X-ray device
JPS60156210A (en) Protective relay