JPH0226191Y2 - - Google Patents

Info

Publication number
JPH0226191Y2
JPH0226191Y2 JP7554083U JP7554083U JPH0226191Y2 JP H0226191 Y2 JPH0226191 Y2 JP H0226191Y2 JP 7554083 U JP7554083 U JP 7554083U JP 7554083 U JP7554083 U JP 7554083U JP H0226191 Y2 JPH0226191 Y2 JP H0226191Y2
Authority
JP
Japan
Prior art keywords
circuit
voltage
phase
output
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7554083U
Other languages
Japanese (ja)
Other versions
JPS59179432U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7554083U priority Critical patent/JPS59179432U/en
Publication of JPS59179432U publication Critical patent/JPS59179432U/en
Application granted granted Critical
Publication of JPH0226191Y2 publication Critical patent/JPH0226191Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【考案の詳細な説明】 本考案は三相電源の欠相検出回路の改良に関す
るものである。
[Detailed Description of the Invention] The present invention relates to an improvement of an open phase detection circuit for a three-phase power supply.

欠相検出には従来メータ式のものが使用されて
いるが、その構造上から小形化には限度があり、
近年半導体回路を使用したいわゆる静止型といわ
れるものが使用されるようになつてきている。そ
の検出方式には様々なものがあるが、その一例の
ブロツク構成を第1図及び第2図に示す。
Conventionally, meter-type devices have been used to detect open phase, but due to their structure, there are limits to miniaturization.
In recent years, so-called stationary devices using semiconductor circuits have come into use. There are various detection methods, and the block configuration of one example is shown in FIGS. 1 and 2.

第1図に於いて、1は三相交流入力端子、2は
変圧回路、3は正相分検出回路、4は逆相分検出
回路、5は比較回路、6は出力回路、7は出力端
子である。この方式では、三相入力が正常な場合
に正相分と逆相分がバランスしていることで、比
較回路5の出力が零であり、出力端子7には信号
が出ない。欠相又は停電した場合には、正相分と
逆相分に差が生じ、その差を比較回路5で検出し
出力回路6を通して出力端子7に信号を出そうと
するものである。しかしながら、この方式では、
停電して三相電圧が共に低くなつた場合でも、正
相分、逆相分が同じである限り出力端子に信号が
出ることはないが、三相電圧の各相電圧に歪があ
る場合には、電圧が正常範囲内であつても、正相
分と逆相分に差が生じ、出力端子に信号を出して
しまう欠点がある。
In Figure 1, 1 is a three-phase AC input terminal, 2 is a transformer circuit, 3 is a positive phase detection circuit, 4 is a negative phase detection circuit, 5 is a comparison circuit, 6 is an output circuit, and 7 is an output terminal. It is. In this method, when the three-phase input is normal, the positive phase component and the negative phase component are balanced, so the output of the comparator circuit 5 is zero, and no signal is output to the output terminal 7. In the event of an open phase or a power outage, a difference occurs between the positive phase component and the negative phase component, and the comparison circuit 5 detects this difference and outputs a signal to the output terminal 7 through the output circuit 6. However, with this method,
Even if all three-phase voltages become low due to a power outage, no signal will be output to the output terminal as long as the positive and negative phase components are the same. However, if there is distortion in each phase voltage of the three-phase voltage, has the disadvantage that even if the voltage is within the normal range, there is a difference between the positive and negative phase components and a signal is output to the output terminal.

又、第2図は他の方式の例であり、図に於い
て、1は三相交流入力端子、2は変圧回路、5は
比較回路、6は出力回路、7は出力端子、8は三
相全波整流回路、9は平滑回路、10は安定化回
路、11は基準電圧回路、12は積分回路であ
る。又、第3図及び第4図はその動作波形であ
る。
Fig. 2 is an example of another method, and in the figure, 1 is a three-phase AC input terminal, 2 is a transformer circuit, 5 is a comparison circuit, 6 is an output circuit, 7 is an output terminal, and 8 is a three-phase AC input terminal. 9 is a smoothing circuit, 10 is a stabilizing circuit, 11 is a reference voltage circuit, and 12 is an integrating circuit. Moreover, FIGS. 3 and 4 show its operating waveforms.

今、三相入力が正常である場合には、三相全波
整流回路8の出力点Aの波形は第3図aの如くで
あり、図中の一点鎖線は基準電圧回路11の出力
電圧(以下基準電圧と呼ぶ)である。この場合、
基準電圧よりA点の電圧が高いために、比較回路
5の出力点Bには電圧が現われず、出力端子7に
は信号が出ない。ここで、停電した場合を考える
と、A点の電圧と基準電圧の関係は第3図bの如
くなる。即ち、停電によりA点の電圧が徐々に低
下して基準電圧以下になれば、その期間比較回路
5の出力点Bの電圧が出ることになる。これを示
したのが第3図cである。このB点の電圧は積分
回路12に供給され、第3図dの如くB点の電圧
の存在する期間はその出力電圧が上昇し、B点の
電圧がない期間にはその出力電圧が低下するとい
う動作となる。この電圧は出力回路6中の比較回
路で比較され、一定電圧に達すれば出力信号7に
送出される。第3図dの一点鎖線が検出レベルで
あり、第3図eの出力端子7に送出される信号で
ある。
Now, when the three-phase input is normal, the waveform at the output point A of the three-phase full-wave rectifier circuit 8 is as shown in FIG. (hereinafter referred to as reference voltage). in this case,
Since the voltage at point A is higher than the reference voltage, no voltage appears at output point B of comparator circuit 5, and no signal appears at output terminal 7. Now, considering the case of a power outage, the relationship between the voltage at point A and the reference voltage is as shown in FIG. 3b. That is, if the voltage at point A gradually decreases to below the reference voltage due to a power outage, the voltage at output point B of the comparator circuit 5 will be output during that period. This is shown in Figure 3c. This voltage at point B is supplied to the integrating circuit 12, and its output voltage increases during the period when the voltage at point B exists, as shown in FIG. 3d, and decreases during the period when there is no voltage at point B. This is the operation. This voltage is compared by a comparison circuit in the output circuit 6, and when it reaches a certain voltage, it is sent out as an output signal 7. The one-dot chain line in FIG. 3d is the detection level, and is the signal sent to the output terminal 7 in FIG. 3e.

又、三相入力が欠相した場合を考えると、A点
の電圧と基準電圧の関係は第4図aの如くとな
る。図に於いてA点の電圧が基準電圧以下になる
期間、比較回路5の出力点Bの電圧が出ることに
なる。これを示したのが第4図bである。このB
点の電圧が積分回路12に供給され、その出力電
圧は第4図cの如く上昇、下降を続けながら徐々
に電圧が高くなり、時刻t1にて予め定められた検
出レベルに達すると出力端子7に信号が送出され
ることになる。
Also, considering the case where the three-phase input has an open phase, the relationship between the voltage at point A and the reference voltage is as shown in FIG. 4a. In the figure, during a period when the voltage at point A is below the reference voltage, the voltage at output point B of the comparator circuit 5 is output. This is shown in FIG. 4b. This B
The voltage at the point is supplied to the integrating circuit 12, and its output voltage gradually increases while continuing to rise and fall as shown in Figure 4c, and when it reaches a predetermined detection level at time t1 , the output terminal A signal will be sent to 7.

以上説明した如く、第2図に示した方式に於い
ては、停電時及び欠相時共に出力端子に信号が送
出されてしまう欠点を有している。しかしながら
第1図に示した方式のような三相電圧の歪による
誤動作は発生しにくい。
As explained above, the system shown in FIG. 2 has the disadvantage that a signal is sent to the output terminal both during power outage and during phase loss. However, malfunctions due to distortion of the three-phase voltage as in the system shown in FIG. 1 are less likely to occur.

本考案は従来の技術に内在する上記欠点を解消
する為になされたものであり、従つて本考案の目
的は、第2図で示した方式を改良し、停電時には
出力信号を出さず、欠相時にのみ出力信号を送出
する如く構成した新規な欠相検出回路を提供する
ことにある。
The present invention was made in order to eliminate the above-mentioned drawbacks inherent in the conventional technology. Therefore, the purpose of the present invention is to improve the system shown in FIG. It is an object of the present invention to provide a novel open-phase detection circuit configured to send out an output signal only when the phase is in phase.

上記目的を達成する為に、本考案に係る欠相検
出回路は、三相交流電圧を全波整流した電圧と基
準電圧とを比較回路に加え、欠相時に全波整流電
圧が基準電圧を下まわることを検出し、積分回路
を介して出力回路を働らかせる方式の欠相検出回
路に於いて、前記比較回路と前記積分回路との間
に演算増幅器、タイミング用抵抗器及びコンデン
サを主構成要素とする単安定マルチバイブレータ
回路を設けて構成される。
In order to achieve the above object, the phase loss detection circuit according to the present invention adds a voltage obtained by full-wave rectification of a three-phase AC voltage and a reference voltage to a comparison circuit, so that the full-wave rectified voltage becomes lower than the reference voltage at the time of phase loss. In an open phase detection circuit that detects rotation and operates an output circuit via an integrating circuit, the main components include an operational amplifier, a timing resistor, and a capacitor between the comparator circuit and the integrating circuit. It is constructed by providing a monostable multivibrator circuit as an element.

次に本考案をその好ましい一実施例について図
面を参照しながら具体的に説明する。
Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.

第5図に本考案に係る欠相検出回路の一実施例
のブロツク構成を示す。本考案の一実施例は第2
図に示される比較回路5と積分回路12との間に
単安定マルチバイブレータ回路13を設けたもの
であり、このような構成にすることにより前述の
欠点を除こうとするものである。
FIG. 5 shows a block configuration of an embodiment of an open phase detection circuit according to the present invention. One embodiment of the present invention is the second
A monostable multivibrator circuit 13 is provided between the comparator circuit 5 and the integrator circuit 12 shown in the figure, and this configuration is intended to eliminate the above-mentioned drawbacks.

第6図に本考案の一実施例の具体的回路構成例
を示す。図中点線で囲んだ部分はそれぞれ第5図
のブロツク図に相当するものであり、1は三相交
流入力端子、2は変圧回路であり、三相降圧変圧
器101からなる。8は三相全波整流回路であ
り、シリコン体6個で構成されるブリツジ回路1
02からなる。9は平滑回路であり、シリコン体
103、コンデンサ104からなる。10は安定
化回路であり、トランジスタ105、抵抗器10
6、定電圧ダイオード107からなる。11は基
準電圧回路であり、抵抗器110、定電圧ダイオ
ード111からなる。5は比較回路であり、演算
増幅器112からなり、抵抗器108,109で
分圧された検出電圧と、定電圧ダイオード111
の端子電圧である基準電圧を比較するように構成
される。13は単安定マルチバイブレータ回路で
あり、シリコン体113,117,120,12
1,126、抵抗器114,115,118,1
19,122,124、コンデンサ116,12
5及び演算増幅器123からなる。12は積分回
路であり、シリコン体127、抵抗器128,1
30、コンデンサ129からなる。6は出力回路
であり、抵抗器131、リレー132、サイリス
タ133からなる。134はリレー132の接点
であり、出力端子7に接続される。
FIG. 6 shows an example of a specific circuit configuration of an embodiment of the present invention. The parts surrounded by dotted lines in the figure respectively correspond to the block diagram in FIG. 8 is a three-phase full-wave rectifier circuit, and bridge circuit 1 is composed of six silicon bodies.
Consists of 02. A smoothing circuit 9 includes a silicon body 103 and a capacitor 104. 10 is a stabilizing circuit, which includes a transistor 105 and a resistor 10.
6, consisting of a constant voltage diode 107. A reference voltage circuit 11 includes a resistor 110 and a constant voltage diode 111. Reference numeral 5 denotes a comparator circuit, which includes an operational amplifier 112, which outputs a detection voltage divided by resistors 108 and 109, and a constant voltage diode 111.
is configured to compare a reference voltage which is a terminal voltage of. 13 is a monostable multivibrator circuit, which includes silicon bodies 113, 117, 120, 12
1,126, resistor 114, 115, 118, 1
19, 122, 124, capacitor 116, 12
5 and an operational amplifier 123. 12 is an integrating circuit, which includes a silicon body 127, a resistor 128, 1
30 and a capacitor 129. Reference numeral 6 denotes an output circuit, which includes a resistor 131, a relay 132, and a thyristor 133. 134 is a contact of the relay 132 and is connected to the output terminal 7.

又、第7図及び第8図は本考案に係る回路の動
作を説明する波形図である。以下に本考案の動作
を説明する。
Further, FIGS. 7 and 8 are waveform diagrams illustrating the operation of the circuit according to the present invention. The operation of the present invention will be explained below.

三相交流入力端子1に加えられた電圧は変圧器
101で降圧され、シリコン体102で三相全波
整流される。三相全波整流された電圧波形は第7
図a及び第8図aに示されている。この電圧は抵
抗器108,109にて分圧され演算増幅器11
2の非反転入力端子に加えられている。一方、三
相全波整流された電圧は、平滑回路9及び安定化
回路10により三相交流入力の変動や欠相にも影
響されない直流回路電圧となる。この安定化され
た直流回路電圧より、抵抗器110及び定電圧ダ
イオード111により作られた基準電圧が前述の
演算増幅器112の反転入力端子に加えられてい
る。
The voltage applied to the three-phase AC input terminal 1 is stepped down by the transformer 101, and is subjected to three-phase full-wave rectification by the silicon body 102. The three-phase full-wave rectified voltage waveform is the seventh
It is shown in Figure a and Figure 8a. This voltage is divided by resistors 108 and 109, and the operational amplifier 11
2 non-inverting input terminals. On the other hand, the three-phase full-wave rectified voltage becomes a DC circuit voltage by the smoothing circuit 9 and the stabilizing circuit 10, which is not affected by fluctuations in the three-phase AC input or phase loss. From this stabilized DC circuit voltage, a reference voltage created by a resistor 110 and a constant voltage diode 111 is applied to the inverting input terminal of the operational amplifier 112 mentioned above.

このように構成されることにより、反転入力端
子電圧より非反転入力端子電圧が低くなつた時に
のみ演算増幅器112の出力電圧が低くなり(約
2V)、他の条件では出力電圧は常にほぼ直流電圧
値となる。演算増幅器112の出力端子はコンデ
ンサ116を介して単安定マルチバイブレータ回
路13のトリガ信号を与える如く接続されてい
る。単安定マルチバイブレータ回路13の演算増
幅器123の反転入力端子には直流回路電圧を抵
抗器114,118により分圧された電圧が加え
られている。また、この電圧は直流回路電圧のほ
ぼ1/2に分圧されている。一方、演算増幅器12
3の非反転入力端子には直流回路電圧を抵抗器1
15,119により分圧された電圧がシリコン体
120を通じ加えられており、この電圧は約2V
になつている。又演算増幅器123の非反転入力
端子には、演算増幅器123の出力よりコンデン
サ125が接続されると共に抵抗器122が直流
回路電圧の負極に接続されている。このコンデン
サ125と抵抗器122は単安定マルチバイブレ
ータ回路13のタイミング回路を構成しており、
出力パルス幅を決定する。シリコン体113,1
17,121は演算増幅器123の反転入力端子
及び非反転入力端子の保護用であり、シリコン体
126はタイミング用コンデンサ125の放電用
である。又抵抗器124はプルアツプ抵抗であ
る。
With this configuration, the output voltage of the operational amplifier 112 becomes low only when the non-inverting input terminal voltage becomes lower than the inverting input terminal voltage (approximately
2V), and under other conditions the output voltage is always approximately the DC voltage value. The output terminal of the operational amplifier 112 is connected via a capacitor 116 to provide a trigger signal for the monostable multivibrator circuit 13. A voltage obtained by dividing the DC circuit voltage by resistors 114 and 118 is applied to the inverting input terminal of the operational amplifier 123 of the monostable multivibrator circuit 13. Moreover, this voltage is divided into approximately 1/2 of the DC circuit voltage. On the other hand, operational amplifier 12
The DC circuit voltage is connected to the non-inverting input terminal of 3 through resistor 1.
A voltage divided by voltages 15 and 119 is applied through the silicon body 120, and this voltage is approximately 2V.
It's getting old. Further, a capacitor 125 is connected to the non-inverting input terminal of the operational amplifier 123 from the output of the operational amplifier 123, and a resistor 122 is connected to the negative pole of the DC circuit voltage. This capacitor 125 and resistor 122 constitute a timing circuit of the monostable multivibrator circuit 13.
Determine the output pulse width. Silicon body 113,1
17 and 121 are for protecting the inverting input terminal and non-inverting input terminal of the operational amplifier 123, and the silicon body 126 is for discharging the timing capacitor 125. Also, resistor 124 is a pull-up resistor.

ここで、単安定マルチバイブレータ回路13の
動作を簡単に説明する。通常状態では演算増幅器
123の反転入力端子電圧の方が非反転入力端子
電圧より高くなるよう設定されているために、演
算増幅器123の出力電圧は低く、約2Vとなつ
ている。前述の如く非反転入力端子には約2Vの
電圧が加えられるよう設計されているために、タ
イミングコンデンサ125の両端電圧はほぼ零ボ
ルトである。今反転入力端子に負のトリガ信号が
加えられ非反転入力端子より低くなると、演算増
幅器123の出力電圧は、ほぼ直流回路電圧まで
高くなる。その時点で抵抗器122の電圧、即ち
非反転入力端子電圧は直流回路電圧近くまで高く
なる。反転入力端子電圧は直流回路電圧のほぼ1/
2に設定されていて、トリガ信号がなくなつても
非反転入力端子電圧の方が反転入力端子電圧より
高いために、演算増幅器123の出力電圧は高く
なつたままとなる。タイミングコンデンサ12
5、抵抗器122の経路で電流が流れることによ
り、コンデンサ125が充電されるに従い、抵抗
器122の電圧、即ち非反転入力端子の電圧は低
くなつてくる。この電圧が反転入力端子の電圧以
下になつた瞬間、演算増幅器123の出力は低く
なる。この時点よりコンデンサ125に充電され
た電荷はシリコン体126を通し放電され、次の
トリガ信号に備える。このようにトリガ信号が一
瞬間加えられることにより、単安定マルチバイブ
レータ回路13の出力は、タイミングコンデンサ
125及び抵抗器122で定まる一定時間のみ現
われることになる。
Here, the operation of the monostable multivibrator circuit 13 will be briefly explained. In a normal state, the inverting input terminal voltage of the operational amplifier 123 is set to be higher than the non-inverting input terminal voltage, so the output voltage of the operational amplifier 123 is low, about 2V. As described above, since the design is such that a voltage of approximately 2V is applied to the non-inverting input terminal, the voltage across the timing capacitor 125 is approximately zero volts. When a negative trigger signal is now applied to the inverting input terminal and becomes lower than the non-inverting input terminal, the output voltage of the operational amplifier 123 increases to approximately the DC circuit voltage. At that point, the voltage across resistor 122, ie, the non-inverting input terminal voltage, increases to near the DC circuit voltage. The inverting input terminal voltage is approximately 1/ of the DC circuit voltage.
2, and even if the trigger signal disappears, the output voltage of the operational amplifier 123 remains high because the non-inverting input terminal voltage is higher than the inverting input terminal voltage. timing capacitor 12
5. As the capacitor 125 is charged by current flowing through the path of the resistor 122, the voltage of the resistor 122, that is, the voltage of the non-inverting input terminal becomes lower. The moment this voltage becomes less than the voltage at the inverting input terminal, the output of the operational amplifier 123 becomes low. From this point on, the charge stored in the capacitor 125 is discharged through the silicon body 126 in preparation for the next trigger signal. By applying the trigger signal momentarily in this manner, the output of the monostable multivibrator circuit 13 appears only for a certain period of time determined by the timing capacitor 125 and the resistor 122.

単安定マルチバイブレータ回路13の出力はシ
リコン体127及び抵抗器128を通じてコンデ
ンサ129を充電する。単安定マルチバイブレー
タ回路13の出力がなくなればコンデンサ129
に充電された電荷は抵抗器130,131を通し
て放電される。コンデンサ129の電圧が高くな
り、サイリスタ133のゲートトリガ電圧以上に
なると、サイリスタ133は点弧してリレー13
2が付勢され、その接点134が出力されること
になる。
The output of monostable multivibrator circuit 13 charges capacitor 129 through silicon body 127 and resistor 128. When the output of the monostable multivibrator circuit 13 disappears, the capacitor 129
The charges charged in the resistors 130 and 131 are discharged through the resistors 130 and 131. When the voltage of the capacitor 129 increases and becomes equal to or higher than the gate trigger voltage of the thyristor 133, the thyristor 133 is fired and the relay 13 is activated.
2 will be energized and its contact 134 will be output.

次に実際の停電時及び欠相時の動作を第7図及
び第8図に基づき説明する。第7図aは比較回路
5の反転入力端子及び非反転入力端子に加えられ
る正常時の波形であつて、一点鎖線で示されてい
るのが反転入力端子に加えられる基準電圧であ
り、実線で示されているのが非反転入力端子に加
えられる検出電圧である。今、停電が起つたこと
を想定するとその波形は第7図bの如く変化す
る。従つて、比較回路5の出力電圧は第7図cに
示す如く、第7図bの実線で示される検出電圧が
一点鎖線で示される基準電圧を下まわつた期間の
み立下る。この立下り電圧が単安定マルチバイブ
レータ回路13のトリガ信号となる。第7図dは
単安定マルチバイブレータ回路13の出力電圧を
示している。この図において“τ”の単安定マル
チバイブレータ回路13のトリガに必要な時間で
あり、これより短かいトリガ信号ではトリガされ
ない。又“tp”はタイミング回路で定まる一定値
である。第7図c及びdよりわかるように、停電
した場合には単安定マルチバイブレータ回路13
の出力は単発パルスとなるために、積分回路12
のコンデンサ129が充分充電されず、第7図e
に示す如く、一点鎖線で示すサイリスタ133の
ゲートトリガ電圧に至らない。従つて、第7図f
の如く出力端子7には信号は送出されない。
Next, the actual operation during a power outage and an open phase will be explained based on FIGS. 7 and 8. FIG. 7a shows the normal waveforms applied to the inverting input terminal and non-inverting input terminal of the comparator circuit 5, where the dashed line indicates the reference voltage applied to the inverting input terminal, and the solid line indicates the reference voltage applied to the inverting input terminal. Shown is the sense voltage applied to the non-inverting input terminal. Now, assuming that a power outage has occurred, the waveform will change as shown in FIG. 7b. Therefore, as shown in FIG. 7c, the output voltage of the comparator circuit 5 falls only during the period when the detected voltage shown by the solid line in FIG. 7b is lower than the reference voltage shown by the dashed-dotted line. This falling voltage becomes a trigger signal for the monostable multivibrator circuit 13. FIG. 7d shows the output voltage of the monostable multivibrator circuit 13. In this figure, "τ" is the time required to trigger the monostable multivibrator circuit 13, and a shorter trigger signal will not trigger it. Further, "tp" is a constant value determined by the timing circuit. As can be seen from Figure 7c and d, in the event of a power outage, the monostable multivibrator circuit 13
Since the output of is a single pulse, the integration circuit 12
The capacitor 129 in Fig. 7e is not sufficiently charged.
As shown, the gate trigger voltage of the thyristor 133 is not reached as indicated by the dashed line. Therefore, Fig. 7 f
No signal is sent to the output terminal 7 as shown in FIG.

次に欠相となつた場合を考えると、下記の如く
である。第8図aは正常時の波形であり、第8図
bは欠相時に比較回路5に加えられる電圧波形で
ある。従つて、比較回路5の出力は前述までの動
作により第8図cの様な波形となり、これにより
単安定マルチバイブレータ回路13をトリガす
る。欠相の場合にはこのトリガ信号が連続して発
生する為に、単安定マルチバイブレータ回路13
の出力も“tp”のパルス幅を持つ電圧が連続して
現われることになる。その結果、積分回路12の
コンデンサ129は充電放電を繰返しながら徐々
に充電されていき、サイリスタ133のゲートト
リガ電圧に達する。この時点でサイリスタ133
は点弧されてリレー132が付勢され、その接点
134が出力端子に送出される。この間の波形が
第8図d,e,fである。
Next, considering the case of an open phase, the situation is as follows. FIG. 8a shows the waveform during normal operation, and FIG. 8b shows the voltage waveform applied to the comparator circuit 5 during phase loss. Therefore, the output of the comparator circuit 5 has a waveform as shown in FIG. In the case of phase loss, this trigger signal is generated continuously, so the monostable multivibrator circuit 13
The output of ``tp'' will also be a continuous voltage with a pulse width of ``tp''. As a result, the capacitor 129 of the integrating circuit 12 is gradually charged while repeating charging and discharging, and reaches the gate trigger voltage of the thyristor 133. At this point, thyristor 133
is fired, energizing relay 132 and sending its contact 134 to the output terminal. The waveforms during this period are shown in FIG. 8 d, e, and f.

以上述べた様に、本考案の如く単安定マルチバ
イブレータ回路を比較回路と積分回路の中間に設
けることにより、停電時には信号を出さず、欠相
時にのみ確実に信号を送出する欠相検出回路が実
現される。
As described above, by providing a monostable multivibrator circuit between the comparator circuit and the integrating circuit as in the present invention, a phase loss detection circuit that does not output a signal during a power outage and reliably sends a signal only when a phase loss occurs can be created. Realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来の欠相検出回路のブロ
ツク図、第3図及び第4図は第2図の動作波形
図、第5図は本考案に係る欠相検出回路の一実施
例を示すブロツク構成図、第6図は本考案の欠相
検出回路の具体的構成図、第7図及び第8図は本
考案の動作を説明する波形図である。 1……三相交流入力端子、2……変圧回路、3
……正相分検出回路、4……逆相分検出回路、5
……比較回路、6……出力回路、7……出力端
子、8……三相全波整流回路、9……平滑回路、
10……安定化回路、11……基準電圧回路、1
2……積分回路、13……単安定マルチバイブレ
ータ回路、101……変圧器、102……ブリツ
ジ回路、103,111,113,117,12
0,121,126,127……シリコン体、1
04,116,125,129……コンデンサ、
105……トランジスタ、106,108,10
9,110,114,115,118,119,
122,124,128,130,131……抵
抗器、107……定電圧ダイオード、112,1
23……演算増幅器、132……リレー、133
……サイリスタ、134……リレー接点。
1 and 2 are block diagrams of conventional open phase detection circuits, FIGS. 3 and 4 are operational waveform diagrams of FIG. 2, and FIG. 5 is an example of the open phase detection circuit according to the present invention. FIG. 6 is a detailed block diagram of the open phase detection circuit of the present invention, and FIGS. 7 and 8 are waveform diagrams illustrating the operation of the present invention. 1...Three-phase AC input terminal, 2...Transformer circuit, 3
... Positive phase detection circuit, 4... Negative phase detection circuit, 5
... Comparison circuit, 6 ... Output circuit, 7 ... Output terminal, 8 ... Three-phase full-wave rectifier circuit, 9 ... Smoothing circuit,
10... Stabilization circuit, 11... Reference voltage circuit, 1
2... Integrating circuit, 13... Monostable multivibrator circuit, 101... Transformer, 102... Bridge circuit, 103, 111, 113, 117, 12
0,121,126,127...Silicon body, 1
04,116,125,129...Capacitor,
105...transistor, 106, 108, 10
9,110,114,115,118,119,
122, 124, 128, 130, 131...Resistor, 107... Constant voltage diode, 112,1
23...Operation amplifier, 132...Relay, 133
...thyristor, 134...relay contact.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 三相交流電圧を全波整流した電圧と基準電圧と
を比較回路に加え、欠相時に全波整流電圧が基準
電圧を下まわることを検出し、積分回路を介して
出力回路を働らかせる方式の欠相検出回路に於い
て、前記比較回路と前記積分回路との間に演算増
幅器、タイミング用抵抗器及びコンデンサを主構
成要素とする単安定マルチバイブレータ回路を設
けたことを特徴とする欠相検出回路。
A method that adds a voltage obtained by full-wave rectification of three-phase AC voltage and a reference voltage to a comparison circuit, detects that the full-wave rectified voltage is lower than the reference voltage in the event of a phase failure, and activates the output circuit via an integrating circuit. In the phase loss detection circuit, a monostable multivibrator circuit whose main components include an operational amplifier, a timing resistor, and a capacitor is provided between the comparator circuit and the integration circuit. detection circuit.
JP7554083U 1983-05-19 1983-05-19 Open phase detection circuit Granted JPS59179432U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7554083U JPS59179432U (en) 1983-05-19 1983-05-19 Open phase detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7554083U JPS59179432U (en) 1983-05-19 1983-05-19 Open phase detection circuit

Publications (2)

Publication Number Publication Date
JPS59179432U JPS59179432U (en) 1984-11-30
JPH0226191Y2 true JPH0226191Y2 (en) 1990-07-17

Family

ID=30205606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7554083U Granted JPS59179432U (en) 1983-05-19 1983-05-19 Open phase detection circuit

Country Status (1)

Country Link
JP (1) JPS59179432U (en)

Also Published As

Publication number Publication date
JPS59179432U (en) 1984-11-30

Similar Documents

Publication Publication Date Title
JP2628642B2 (en) Automatic voltage switching power supply
US5426776A (en) Microprocessor watchdog circuit
JPH0226191Y2 (en)
JPS63238566A (en) Method for detecting alternating current input voltage
JPS6254264B2 (en)
JPH02263169A (en) Method and apparatus for detecting drop in input voltage into power source device
TW202007062A (en) Power converters, and methods and primary controllers for controlling same
US20050017700A1 (en) Voltage regulator using a transimpedance block to measure output
JPH0145223Y2 (en)
JP2524897Y2 (en) Power supply
JPH028146B2 (en)
JPS6349110Y2 (en)
JPH0431772A (en) Service interruption detecting circuit
JPH06776Y2 (en) Voltage change detection circuit
JPH04325866A (en) Apparatus for dc power supply
JPS59188565A (en) Hit detector
JPS594291Y2 (en) Electricity detection device
JPS59139869A (en) Method and device for detecting commutation
CN110635700A (en) Power converter, method for controlling power converter and primary controller
JPH0238545Y2 (en)
JPH04150734A (en) Charging circuit for secondary battery
JPS6116764Y2 (en)
JPS583538A (en) Storage battery charger
JPH02136024A (en) Service interruption detection circuit
JPS639868A (en) Detection circuit for service interruption