JPS5942780Y2 - transistor circuit device - Google Patents

transistor circuit device

Info

Publication number
JPS5942780Y2
JPS5942780Y2 JP1980170850U JP17085080U JPS5942780Y2 JP S5942780 Y2 JPS5942780 Y2 JP S5942780Y2 JP 1980170850 U JP1980170850 U JP 1980170850U JP 17085080 U JP17085080 U JP 17085080U JP S5942780 Y2 JPS5942780 Y2 JP S5942780Y2
Authority
JP
Japan
Prior art keywords
circuit
transistor
noise
signal
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980170850U
Other languages
Japanese (ja)
Other versions
JPS5695179U (en
Inventor
修 藤田
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP1980170850U priority Critical patent/JPS5942780Y2/en
Publication of JPS5695179U publication Critical patent/JPS5695179U/ja
Application granted granted Critical
Publication of JPS5942780Y2 publication Critical patent/JPS5942780Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案はトランジスタ回路装置、特にテレビジョン受像
機の映像信号処理回路の集積回路(以後ICと称する)
に関するものである。
[Detailed description of the invention] The present invention is a transistor circuit device, particularly an integrated circuit (hereinafter referred to as IC) for a video signal processing circuit of a television receiver.
It is related to.

従来用いられてきた回路構成を第1図に示す。FIG. 1 shows a conventionally used circuit configuration.

図において、1はチューナ、2は映像中間周波増幅回路
(以後VIP回路と称する)、3は第2映像検波回路(
以後DET回路と称する)、4は自動利得制御回路(以
後AGC回路と称する)、5は同期分離回路、6は雑音
消去回路である。
In the figure, 1 is a tuner, 2 is a video intermediate frequency amplification circuit (hereinafter referred to as VIP circuit), and 3 is a second video detection circuit (
4 is an automatic gain control circuit (hereinafter referred to as an AGC circuit), 5 is a synchronous separation circuit, and 6 is a noise cancellation circuit.

点線で囲んだ部分がIC回路である; Tは第2映像検波回路3に接続されたエミッタフォロア
回路を構成するトランジスタで、エミッタより低インピ
ーダンスで複合映像信号を出力し、同期分離回路5に加
える。
The part surrounded by the dotted line is the IC circuit; T is a transistor that constitutes an emitter follower circuit connected to the second video detection circuit 3, which outputs a composite video signal with a lower impedance than the emitter and adds it to the synchronous separation circuit 5. .

同期分離回路5は自己バイアス方式で、ベース回路に自
己バイアス用の時定数回路51,52,53,54が接
続されている。
The synchronous separation circuit 5 is of a self-biasing type, and time constant circuits 51, 52, 53, and 54 for self-biasing are connected to the base circuit.

55は同期分離トランジスタで、ベースに加わった複合
映像信号より同期信号を分離してとり出す。
55 is a sync separation transistor which separates and extracts a sync signal from the composite video signal applied to the base.

同期分離トランジスタ55のエミッタと電源vccO間
にスイッチングトランジスタ62が接続されている。
A switching transistor 62 is connected between the emitter of the synchronous separation transistor 55 and the power supply vccO.

このスイッチングトランジスタ62は雑音消去回路6の
出力ゲート段に相当するもので、雑音信号検出回路61
の出力によって制御される。
This switching transistor 62 corresponds to the output gate stage of the noise cancellation circuit 6, and the noise signal detection circuit 61
controlled by the output of

即ち、外来雑音が無い場合スイッチングトランジスタ6
2は飽和状態となり、外来雑音が入った場合、スイッチ
ングトランジスタ62は遮断状態となるように制御され
、外来雑音によジ同期分離動作が乱されるのを防止して
いる。
That is, when there is no external noise, the switching transistor 6
2 is in a saturated state, and when external noise enters, the switching transistor 62 is controlled to be in a cut-off state to prevent the synchronization separation operation from being disturbed by external noise.

一方、雑音信号検出回路61の出力信号はAGC回路4
にも加えられ、外来雑音が入った場合、AGC回路4の
動作を停止させたり、AGC回路4の入力信号の雑音成
分と逆位相の雑音を加えて入力信号の雑音を抑制してA
GC回路4の動作が雑音で乱されないようにしている。
On the other hand, the output signal of the noise signal detection circuit 61 is
When external noise enters, the operation of the AGC circuit 4 is stopped, or the noise of the input signal is suppressed by adding noise with the opposite phase to the noise component of the input signal of the AGC circuit 4.
The operation of the GC circuit 4 is prevented from being disturbed by noise.

さて第1図の回路構成で、同期分離動作について考える
Now, consider the synchronous separation operation using the circuit configuration shown in FIG.

外来雑音が入ってきた場合、スイッチングトランジスタ
62が庶断状態になり、同期分離トランジスタ55も庶
断状態になって同期分離動作は停止し、外来雑音は同期
分離出力に現われない。
When external noise enters, the switching transistor 62 is turned off, the synchronous separation transistor 55 is also turned off, the synchronous separation operation is stopped, and the external noise does not appear in the synchronous separation output.

しかし外来雑音が入ると、ベースバイアス抵抗56.5
7を通して時定数回路51,52.5354に雑音によ
る充電電流が流れ、コンデンサ51.53が過充電され
てし1い、雑音がなくなってスイッチングトランジスタ
62が飽和し、同同期分離トランジスタ550回路が正
常に動作する回路接続になっても、コンデンサ51.5
3に過充電された雑音電流が放電する壕で同期分離トラ
ンジスタ55のベースバイアスはカットオフ方向のバイ
アスとなり、同期分離出力が現われなかったり、あるい
は同期分離出力の波形が正常な電圧波形にならなかった
りして同期が乱れたり、映像が歪むといった不都合があ
った。
However, when external noise enters, the base bias resistance is 56.5
A charging current due to noise flows through the time constant circuit 51, 52.5354 through 7, and the capacitor 51.53 is overcharged.The noise disappears, the switching transistor 62 becomes saturated, and the synchronous isolation transistor 550 circuit becomes normal. Even if the circuit connection is made to operate normally, the capacitor 51.5
In the trench where the overcharged noise current discharges in step 3, the base bias of the synchronous separation transistor 55 becomes a bias in the cutoff direction, and the synchronous separation output does not appear or the waveform of the synchronous separation output does not become a normal voltage waveform. This caused problems such as synchronization being disrupted and video being distorted.

一方、外来雑音が入らない場合について考える。On the other hand, consider a case where no external noise is introduced.

この場合、スイッチングトランジスタ62は飽和状態に
あり、同期分離動作は正常に行なわれるのではあるが、
同期分離トランジスタ55のエミッタと電源Vce間に
スイッチングトランジスタ62の飽和抵抗が接続される
ことになり、この飽和抵抗により、同期分離動作に次の
ような不都合が生じる。
In this case, the switching transistor 62 is in a saturated state, and although the synchronous separation operation is performed normally,
The saturation resistance of the switching transistor 62 is connected between the emitter of the synchronous separation transistor 55 and the power supply Vce, and this saturation resistance causes the following inconvenience in the synchronous separation operation.

第2図にこの場合の等何回路を、第3図にその動作説明
図をそれぞれ示す。
FIG. 2 shows the equivalent circuit in this case, and FIG. 3 shows an explanatory diagram of its operation.

第2図の63はスイッチングトランジスタ62の飽和抵
抗である。
63 in FIG. 2 is the saturation resistance of the switching transistor 62.

第3図は横軸にベース電圧VB、縦軸にコレクタ電流I
cをとったときの同期分離段の動作特性図である。
In Figure 3, the horizontal axis is the base voltage VB, and the vertical axis is the collector current I.
FIG. 4 is a diagram showing the operating characteristics of the synchronous separation stage when c is taken.

イは飽和抵抗、63が無い場合、口は飽和抵抗63があ
る場合で、イにくらべ同じコレクタ電流を流すには大き
なベース電圧が必要である。
A is a case where there is no saturation resistor 63, and an opening is a case where there is a saturation resistor 63, and compared to A, a larger base voltage is required to flow the same collector current.

第3図下方に示したものがベース入力電圧波形、右方に
示したものがコレクタ出力波形である。
The waveform shown at the bottom of FIG. 3 is the base input voltage waveform, and the waveform shown at the right is the collector output waveform.

イの特性の動作について考えると、ベース入力複合映像
信号の同期信号の尖端で同期分離トランジスタ55が飽
和するようにベースバイアス■blがベースバイアス抵
抗56.57にて選定されべ一7人力信号■b1に対し
てコレクタ出力信号icmが現われ、同期信号のみが分
離される。
Considering the operation of the characteristics of A, the base bias BL should be selected with the base bias resistors 56 and 57 so that the synchronization separation transistor 55 is saturated at the peak of the synchronization signal of the base input composite video signal. A collector output signal icm appears for b1, and only the synchronization signal is separated.

一方、口の特性の動作について考えると、前記と同様に
ベース入力複合映像信号の同期信号の尖端で同期分離ト
ランジスタ55が飽和するようにベースバイアス■b2
を選定すると、ベース入力信号■b2に対してコレクタ
出力信号ic2が現われるが、図にも示すようにイの場
合と同じベース入力信号では完全な同期分離動作が行な
われず、ペデスタル部及び映像部が混入して同期動作が
乱れる。
On the other hand, considering the operation of the mouth characteristics, the base bias ■b2 is set so that the synchronization separation transistor 55 is saturated at the peak of the synchronization signal of the base input composite video signal, as described above.
When selecting , the collector output signal ic2 appears in response to the base input signal b2, but as shown in the figure, complete synchronization separation operation is not performed with the same base input signal as in case A, and the pedestal section and the video section This will disrupt synchronized operation.

これを防止するにはベース入力複合映像信号を大きくす
れば良いが、電界強度が小さくなり、あるレベル以下(
VIP回路を制御するVIP、AGC回路が動作するレ
ベル以下)になると、複合映像信号は小さくなり、前述
のような不都合が生じる。
To prevent this, you can increase the base input composite video signal, but the electric field strength will become smaller and below a certain level (
(below the level at which the VIP and AGC circuits that control the VIP circuit operate), the composite video signal becomes small, causing the above-mentioned problems.

即ち、同期分離段のエミッタ回路はインピーダンスをl
O〃にしておく方が良好な同期分離動作が行なわれるの
であり、第1図のごときスイッチングトランジスタ62
を接続して訃くのは良くない。
That is, the emitter circuit of the synchronous separation stage has an impedance of l
A better synchronization separation operation is achieved when the switching transistor 62 as shown in FIG.
It is not good to connect and die.

一方、IC回路としてみた場合、同一パッケージによう
多くの機能を収納し、価格を安くするには出来る限りピ
ン数を減らす必要がある。
On the other hand, when viewed as an IC circuit, it is necessary to reduce the number of pins as much as possible in order to accommodate many functions in the same package and keep the price low.

従って、回路構成もピン数の極力少なくてすむ構成にす
る必要がある。
Therefore, it is necessary to configure the circuit so that the number of pins is as small as possible.

これらの不都合、問題点をなくしたのが本考案の回路構
成である。
The circuit configuration of the present invention eliminates these inconveniences and problems.

本考案の回路構成の一実施例を第4図に示す。An embodiment of the circuit configuration of the present invention is shown in FIG.

第1図と同一ブロック、同一素子には同一符号をつけた
The same blocks and elements as in FIG. 1 are given the same reference numerals.

第1図と第4図との相異点は、第1図のエミッタフォロ
アのトランジスタの前段にトランジスタ7と逆極性のエ
ミッタフォロアトランジスタ8の回路を接続し、これら
エミッタフォロア回路1.8の回路内で雑音消去回路6
の入出力を接続したもので、雑音消去された信号はトラ
ンジスタ7のエミッタB端子に現われ、B端子より同期
分離回路5およびAGC回路4へ信号を供給している。
The difference between FIG. 1 and FIG. 4 is that a circuit of an emitter follower transistor 8 having a polarity opposite to that of the transistor 7 is connected to the front stage of the emitter follower transistor in FIG. Noise cancellation circuit 6
The noise-cancelled signal appears at the emitter B terminal of the transistor 7, and the signal is supplied from the B terminal to the synchronous separation circuit 5 and the AGC circuit 4.

ここで、雑音除去の動作について説明すると、雑音を含
む複合映像信号の同期信号の尖頭値を基準レベルとして
、その基準レベル以上の雑音を検出する手段と、高周波
のスパイク状の雑音信号を検出する手段の双方かいずれ
か一方を備えた雑音信号検出回路で上記雑音消去回路6
を構成し、この雑音消去回路6より複合映像信号に含1
れた雑音入力信号と逆位相の被検出雑音信号を出力して
Here, to explain the operation of noise removal, the peak value of the synchronization signal of a composite video signal containing noise is set as a reference level, and there is a means for detecting noise that is higher than the reference level, and a means for detecting high-frequency spike-like noise signals. The above-mentioned noise canceling circuit 6 is a noise signal detection circuit equipped with one or both of means for
1 included in the composite video signal from this noise canceling circuit 6.
outputs a detected noise signal that is in opposite phase to the input noise signal.

トランジンタフのベースにおいてもとの雑音を含んだ複
合映像信号に重畳して雑音信号を除去するようにしてい
る。
At the base of Transin Tough, the noise signal is removed by superimposing it on the original composite video signal containing noise.

このようにすれば第1図のごとくスイッチングトランジ
スタ62を用いる必要もなく、前述したような不都合も
なく、外来雑音によって同期分離動作が乱されることも
ない。
In this way, there is no need to use the switching transistor 62 as shown in FIG. 1, there is no inconvenience as mentioned above, and the synchronization separation operation is not disturbed by external noise.

また、AGC回路4で第1図の場合に述べたような雑音
消去用回路(例えば同期分離回路のスイッチングトラン
ジスタ62に相当するような回路)も全く不要で回路構
成も簡素化される。
Furthermore, the noise canceling circuit (for example, a circuit corresponding to the switching transistor 62 of the synchronous separation circuit) as described in the case of FIG. 1 is not required at all in the AGC circuit 4, and the circuit configuration is simplified.

一方、AGC回路4の入力信号の直流レベルについて考
えると、第1図の場合は第2映像検波回路3の出力点よ
り直接とり出していたが、第4図ノ場合は2段のエミッ
フォロア回路7.9を通っているが、トランジスタ7.
8のベース・エミッタ電圧はほとんど同じであり、相互
に補償しあっており、B点の電位とA点の電圧はほとん
ど同じであり、第2映像検波出力の直流電位を即、B点
の直流電位とみることが出来る。
On the other hand, considering the DC level of the input signal to the AGC circuit 4, in the case of Fig. 1 it is taken out directly from the output point of the second video detection circuit 3, but in the case of Fig. 4 it is taken out directly from the output point of the second video detection circuit 3, but in the case of Fig. 7.9, but transistor 7.
The base-emitter voltages of 8 are almost the same and compensate each other, and the potential at point B and the voltage at point A are almost the same, so the DC potential of the second video detection output is immediately converted to the DC voltage at point B. It can be seen as a rank.

第4図の場合もIC回路部分を点線で囲んであるが、第
1図と比較しても明らかなようにピン数が1つ減って2
−[、(第1図の場合のD端子がない)IC化回路に適
当な回路であり、第1図の場合より、同一パッケージ使
用の場合は多機能化がはかれる。
In the case of Figure 4, the IC circuit part is also surrounded by a dotted line, but as can be seen from the comparison with Figure 1, the number of pins has decreased by 1 to 2.
-[, this circuit is suitable for an IC circuit (there is no D terminal in the case of FIG. 1), and it can be multifunctional when using the same package compared to the case of FIG.

すなわち、本考案の構成によれば、IC回路を考えると
必要とする端子数が少なくて済み、したがって同一端子
数のパッケージで同一機能の回路ICを作る場合、従来
例よりも使用する端子数が少なくて済み、その結果、余
った端子を用いて他の機能を持つ回路をICに内蔵する
ことができ、いわゆる多機能化がはかれるものである。
In other words, according to the configuration of the present invention, the number of terminals required is small when considering an IC circuit, and therefore, when making a circuit IC with the same function in a package with the same number of terminals, the number of terminals used is smaller than in the conventional example. As a result, the remaining terminals can be used to incorporate circuits with other functions into the IC, resulting in so-called multifunctionality.

また、本考案においてはピン数を減らすことにより、価
格をより安価にすることが出来る。
Furthermore, in the present invention, by reducing the number of pins, the price can be lowered.

本考案の他の実施例を第5図に示す。Another embodiment of the invention is shown in FIG.

但し第5図は本考案回路の特徴とする主要部のみを示す
However, FIG. 5 only shows the main features of the circuit of the present invention.

第5図の場合は第4図のトランジスタ7と8の位置を交
換しただけで、動作、働きは全く同じである。
In the case of FIG. 5, only the positions of transistors 7 and 8 in FIG. 4 are exchanged, but the operation and function are exactly the same.

第6図は本考案の他の実施例の主要部を示す。FIG. 6 shows the main parts of another embodiment of the present invention.

第6図は入力インピーダンスを上げるため、入力側のエ
ミッタフォロアのトランジス゛り8,8′をダーリント
ン接続したもの丁、この場合、後段のエミッタフォロア
7.7′もダーリントン接続したもので動作、特徴とす
るところは上記実施例と全く同じである。
Figure 6 shows the transistors 8 and 8' of the emitter follower on the input side connected to Darlington in order to increase the input impedance. In this case, the emitter follower 7 and 7' of the subsequent stage are also connected to Darlington. This is exactly the same as in the above embodiment.

第7図には本考案のさらに他の実施例を示す。FIG. 7 shows still another embodiment of the present invention.

第7図はA端子とB端子間にある極性をもったトランジ
スタ(例えばNPN)ランジスタ)をn個、エミッタフ
ォロア回路として接続し、それと逆極性のトランジスタ
(例えばPNP)ランジスタ)をn個エミッタフォロア
回路として接続し、これらエミッタフォロア回路の入力
端、あるいは必要によっては入力端と出力端の中間の任
意の点より雑音消去回路6の入力信号をとり出し、その
入力信号をと9だした回路より後段の任意の点に雑音消
去信号を加え、外来雑音信号を除去するようにした2n
段のエミッタフォロア回路の場合である。
Figure 7 shows how n transistors with the same polarity (for example, an NPN transistor) are connected between the A terminal and the B terminal as an emitter follower circuit, and n transistors with the opposite polarity (for example, a PNP transistor) are connected as an emitter follower circuit. Connected as a circuit, the input signal of the noise canceling circuit 6 is taken out from the input end of these emitter follower circuits, or from an arbitrary point between the input end and the output end if necessary, and the input signal is taken out from the circuit 9. 2n that adds a noise cancellation signal to any point in the latter stage to remove external noise signals.
This is the case for a stage emitter follower circuit.

この回路も第4図と同じ動作をし、特徴とするところも
同じである。
This circuit also operates in the same way as the circuit shown in FIG. 4 and has the same features.

このように本考案の構成をとることにより、外来雑音が
入らない場合の問題点を除去でき、また外来雑音による
同期分離動作の乱れをも防止することができる構成の簡
素化された回路を得ることができる。
By adopting the configuration of the present invention as described above, it is possible to obtain a circuit with a simplified configuration that can eliminate problems when external noise does not enter, and can also prevent disturbance of synchronization separation operation due to external noise. be able to.

またIC化した場合、ピン数が減り、安価に構成するこ
とができるとともに、多機能化が容易にはかれる利点を
有する。
Furthermore, when integrated into an IC, the number of pins is reduced, the structure can be made at low cost, and it has the advantage of being easily multifunctional.

さらに本考案によれば、雑音除去された映像信号が検波
出力の直流レベルをその11保持し、かつ出力インピー
ダンスの低い信号を供給することができ、第2のトラン
ジスタからの出力信号をそのIAGc回路および同期分
離回路に供給して良好な動作特性を得ることができるも
のである。
Further, according to the present invention, the video signal from which the noise has been removed can maintain the DC level of the detection output and provide a signal with low output impedance, and the output signal from the second transistor can be transferred to the IAGc circuit. It can also be supplied to a synchronous separation circuit to obtain good operating characteristics.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は縦来のトランジスタ回路の回路図、第2図は第
1図の要部の等価回路図、第3図は第2図の回路の動作
説明図、第4図は本考案の一実施例におけるトランジス
タ回路装置の回路図、第5図、第6図、第7図は本考案
の他の実施例を示す要部回路図である。 3・・・・・・第2映像検波回路、4・・・・・・自動
利得制御回路、°5・・・・・・同期分離回路、6・・
・・・・雑音消去回路、7.8・・・・・・トランジス
タ。
Figure 1 is a circuit diagram of a conventional transistor circuit, Figure 2 is an equivalent circuit diagram of the main part of Figure 1, Figure 3 is an explanatory diagram of the operation of the circuit in Figure 2, and Figure 4 is an example of the present invention. The circuit diagrams of the transistor circuit device according to the embodiment, FIGS. 5, 6, and 7 are main part circuit diagrams showing other embodiments of the present invention. 3...Second video detection circuit, 4...Automatic gain control circuit, °5...Synchronization separation circuit, 6...
...Noise cancellation circuit, 7.8...Transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] テレビジョン受像機の第1映像検波出力回路に第1のト
ランジスタをエミッタフォロア回路として接続し、この
回路のエミッタ出力端に第1のトランジスタと逆極性の
第2のトランジスタをエミッタフォロア回路として接続
し、前記第1のトランジスタのベース回路より雑音消去
回路の入力信号を供給し、この雑音消去回路にて雑音信
号を検出しその出力端にこの雑音消去回路の入力端に加
わる雑音信号と逆極性の雑音信号のめを取り出し上記第
2のトランジスタのベース回路に加えて雑音信号を打消
し合うようにするとともに、同期分離用トランジスタ耘
よびこのトランジスタのベース回路に挿入された時定数
回路よりなる同期分離回路と、自動利得制御回路とを備
え、前記第2のトランジスタのエミッタ出力端子より雑
音の除去された複合映像信号を前記同期分離用トランジ
スタのベースに時定数回路を介して、また自動利得制御
回路へ直接訃の訃の加えるようにし、かつ前記第1.第
2のトランジスタ、雑音消去回路訃よび前記時定数回路
を除く同期分離回路を一つの基板上に集積回路化したこ
とを特徴とするトランジスタ回路装置。
A first transistor is connected as an emitter follower circuit to a first video detection output circuit of a television receiver, and a second transistor having a polarity opposite to that of the first transistor is connected to an emitter output terminal of this circuit as an emitter follower circuit. , an input signal to a noise canceling circuit is supplied from the base circuit of the first transistor, a noise signal is detected by this noise canceling circuit, and a noise signal having a polarity opposite to that of the noise signal applied to the input terminal of this noise canceling circuit is sent to its output terminal. The noise signal is taken out and added to the base circuit of the second transistor so as to cancel out the noise signals, and a synchronization isolation transistor consisting of a synchronization isolation transistor and a time constant circuit inserted in the base circuit of this transistor is provided. circuit, and an automatic gain control circuit, the noise-removed composite video signal is transmitted from the emitter output terminal of the second transistor to the base of the synchronous separation transistor via a time constant circuit, and the automatic gain control circuit. Add the deceased directly to the above-mentioned 1. A transistor circuit device characterized in that a second transistor, a noise canceling circuit, and a synchronous separation circuit excluding the time constant circuit are integrated on one substrate.
JP1980170850U 1980-11-27 1980-11-27 transistor circuit device Expired JPS5942780Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980170850U JPS5942780Y2 (en) 1980-11-27 1980-11-27 transistor circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980170850U JPS5942780Y2 (en) 1980-11-27 1980-11-27 transistor circuit device

Publications (2)

Publication Number Publication Date
JPS5695179U JPS5695179U (en) 1981-07-28
JPS5942780Y2 true JPS5942780Y2 (en) 1984-12-15

Family

ID=29681694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980170850U Expired JPS5942780Y2 (en) 1980-11-27 1980-11-27 transistor circuit device

Country Status (1)

Country Link
JP (1) JPS5942780Y2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3430068A (en) * 1966-01-10 1969-02-25 Electrohome Ltd Transistor noise suppression network particularly for television receivers
JPS506215A (en) * 1973-05-17 1975-01-22

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3430068A (en) * 1966-01-10 1969-02-25 Electrohome Ltd Transistor noise suppression network particularly for television receivers
JPS506215A (en) * 1973-05-17 1975-01-22

Also Published As

Publication number Publication date
JPS5695179U (en) 1981-07-28

Similar Documents

Publication Publication Date Title
KR100211412B1 (en) Interrupting the video if signal path during fm radio mode in a television receiver
US4463379A (en) Synchro separation circuit
JPS5942780Y2 (en) transistor circuit device
KR100210545B1 (en) The color television receiver
KR960008946B1 (en) Signal connecting circuit device
JP3077067B2 (en) Television receiver
JPH0528848Y2 (en)
JPS6345052Y2 (en)
JP2815865B2 (en) Synchronous signal separation circuit
JPS6058637B2 (en) Automatic saturation control circuit
JPH0526846Y2 (en)
KR940006304Y1 (en) Noise preventing circuit of vcr
JPS607588Y2 (en) horizontal deflection circuit
JPS5939173A (en) Vertical deflector
JPS58222673A (en) Signal switching controller of television receiver
JP2558757B2 (en) Clamp circuit
JP2946586B2 (en) Chroma signal output circuit
JPS5822354Y2 (en) Television receiver adjustment device
KR960007566Y1 (en) Voice signal processing circuit
JP3685107B2 (en) Audio muting circuit for DVD player and television receiver having the same circuit
JPH0535628Y2 (en)
JPS5915237B2 (en) video amplification circuit
US4484227A (en) Automatic kinescope bias control system compensated for sense point impedance variations
JPS6333358B2 (en)
JPH06253332A (en) Chroma signal circuit in video integrated type television