JPS5941929A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS5941929A JPS5941929A JP58131781A JP13178183A JPS5941929A JP S5941929 A JPS5941929 A JP S5941929A JP 58131781 A JP58131781 A JP 58131781A JP 13178183 A JP13178183 A JP 13178183A JP S5941929 A JPS5941929 A JP S5941929A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- diode
- transistor
- constant current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、レベルシフトのために、ベースをコレクタに
接続されたトランジスタとして実施されていて少なくと
もほぼ一定の電流を通されるダイオードが設けられてい
るような電流切換技術における集積回路に関する。
接続されたトランジスタとして実施されていて少なくと
もほぼ一定の電流を通されるダイオードが設けられてい
るような電流切換技術における集積回路に関する。
２進順序および非順序論理の集積回路の欠陥のある標本
を分離するための検査は、入力端子に適当なビットパタ
ーンもしくはビット列を印加しその結果化じる出力信号
を観察することによって行なわれる。しかし、とのや夕
方では検知できないか、あるいは検知が非常に困難な内
部の欠陥が存在することがあハこれが例えば耐ノイズ性
を低下させたシ信号伝達時間を長びかせたりして、これ
によシシステムに組込んだときに故障の原因をもたらす
恐れがある。
を分離するための検査は、入力端子に適当なビットパタ
ーンもしくはビット列を印加しその結果化じる出力信号
を観察することによって行なわれる。しかし、とのや夕
方では検知できないか、あるいは検知が非常に困難な内
部の欠陥が存在することがあハこれが例えば耐ノイズ性
を低下させたシ信号伝達時間を長びかせたりして、これ
によシシステムに組込んだときに故障の原因をもたらす
恐れがある。
ＯＭＬ技術、とくにＥＯＬ技術およびに２０ Ｌ技術の
回路装置においては、しばしばダイオードとして接続さ
れたトランジスタがレベルシフトツタめに使用される（
１９７８年７月発行１− Ｄｅｒ Ｆｅ−ｒｎｍｅ：
Ｌｄｅｉｎｇｅｎｉｅｕｒ Ｊの第２０３ｊ第１．３図
参照）。
回路装置においては、しばしばダイオードとして接続さ
れたトランジスタがレベルシフトツタめに使用される（
１９７８年７月発行１− Ｄｅｒ Ｆｅ−ｒｎｍｅ：
Ｌｄｅｉｎｇｅｎｉｅｕｒ Ｊの第２０３ｊ第１．３図
参照）。
製造欠陥によジコレクタ接触部が接続されていなめ場合
に、まだベース・工ばツタ・ダイオードが有効にとどま
っているが、しかし約７０〜１３０ｍＶだけ高められた
電圧降下を生じる。普通の場合には少なくとも近似的に
一定の電流の大部分がトランジスタのコレクタ・エミッ
タ区間を介して流れ、ベースによってはほんの僅かの部
分しか引き受けられないのに対して、欠陥時には全電流
はベース・エミッタ・ダイオードを介してのみ流れる。
に、まだベース・工ばツタ・ダイオードが有効にとどま
っているが、しかし約７０〜１３０ｍＶだけ高められた
電圧降下を生じる。普通の場合には少なくとも近似的に
一定の電流の大部分がトランジスタのコレクタ・エミッ
タ区間を介して流れ、ベースによってはほんの僅かの部
分しか引き受けられないのに対して、欠陥時には全電流
はベース・エミッタ・ダイオードを介してのみ流れる。
正常値に対して間違った大きさだけずれたレベルは、後
段の差動増幅器の非対首、な市１」御をもたらし、これ
により一方の側の低下し、た耐ノイズ性をもたらす。
段の差動増幅器の非対首、な市１」御をもたらし、これ
により一方の側の低下し、た耐ノイズ性をもたらす。
本発明の目的は、電流切換え技術の原理による集積回路
装置を次のように構成すること、すなわち上述のような
欠陥を有する構成ユニットを定常的な出力信号の検査に
よって確実に検知してそれにより適時に除去することが
できるように構成することにある。本発明によれはこの
目的はダイオードを形成するトランジスタのベース・コ
レクタ間にそのトランジスタに対して分離された抵抗を
挿入し、この抵抗の値を少なくとも近（、ＬＪ的に一定
の電流が抵抗に信号高低レベル差よりも小さく月つそれ
の半分よりも大きい電圧降下が生ビるように選定するこ
とによって達成される。
装置を次のように構成すること、すなわち上述のような
欠陥を有する構成ユニットを定常的な出力信号の検査に
よって確実に検知してそれにより適時に除去することが
できるように構成することにある。本発明によれはこの
目的はダイオードを形成するトランジスタのベース・コ
レクタ間にそのトランジスタに対して分離された抵抗を
挿入し、この抵抗の値を少なくとも近（、ＬＪ的に一定
の電流が抵抗に信号高低レベル差よりも小さく月つそれ
の半分よりも大きい電圧降下が生ビるように選定するこ
とによって達成される。
以下、図面に示す実施例を参照しながら本発明をさらに
詳細に説明する。図は、エミッタホロワとして接続され
ていてベースに入力信号Ｅが印加されるトランジスタＴ
と、トランジスタにて形成されたダイオードＤと、定電
流源工にと、一般に差動増幅器の制御入力端に接続され
る出力端Ａとを有する入力回路を示す。まず、抵抗Ｒが
短絡されていると考えると、かかる入力段は直列結合の
回路原理を使用するとくにＥＣＬおよびＥ２ＣＬ回路に
おいて信号レベルシフトのために用いられる。
詳細に説明する。図は、エミッタホロワとして接続され
ていてベースに入力信号Ｅが印加されるトランジスタＴ
と、トランジスタにて形成されたダイオードＤと、定電
流源工にと、一般に差動増幅器の制御入力端に接続され
る出力端Ａとを有する入力回路を示す。まず、抵抗Ｒが
短絡されていると考えると、かかる入力段は直列結合の
回路原理を使用するとくにＥＣＬおよびＥ２ＣＬ回路に
おいて信号レベルシフトのために用いられる。
しかし、レベルシフトのだめのダイオードは、例えば基
準電圧の発生のための補助回路やＥｃＬもしくはＥＣＬ
回路からＴ Ｔ Ｔ、回路への伝達およびその逆の伝達
を行なう場合における信号レベル整合のための回路にも
見られる。この場合しばしば多数のダイオードが直列に
接続される。
準電圧の発生のための補助回路やＥｃＬもしくはＥＣＬ
回路からＴ Ｔ Ｔ、回路への伝達およびその逆の伝達
を行なう場合における信号レベル整合のための回路にも
見られる。この場合しばしば多数のダイオードが直列に
接続される。
図による実施例において製造欠陥により、ダイオードＤ
として接続されたトランジスタのコレクタが接続されて
ｂない場合には、定電流源ＩＫによって供給される電流
■のすべてが抵抗Ｒを通って流れ、抵抗Ｒに付加的な電
圧降下が生じ、これがベース・エミッタ・ダイオードの
電圧降下に加わる。抵抗Ｒの呟け、抵抗Ｒ［おける電圧
降下が信号高低レベル差の半分よりも大きく選定される
べきであり、これにより欠陥を定常的な出刃１８号の検
査によって確実に姑っけることができる。
として接続されたトランジスタのコレクタが接続されて
ｂない場合には、定電流源ＩＫによって供給される電流
■のすべてが抵抗Ｒを通って流れ、抵抗Ｒに付加的な電
圧降下が生じ、これがベース・エミッタ・ダイオードの
電圧降下に加わる。抵抗Ｒの呟け、抵抗Ｒ［おける電圧
降下が信号高低レベル差の半分よりも大きく選定される
べきであり、これにより欠陥を定常的な出刃１８号の検
査によって確実に姑っけることができる。
欠陥のない場合には抵抗Ｒにおける電圧降下は欠陥のあ
る場合に生しる値のほぼ１％に下がるので、実質的に何
の役割も演じない。さらに、レベルシフトの大きさへの
僅かの影響は標準的な基準電圧、例えば接続される差動
増幅器の基準電圧の調整によって補償することができる
。しかし、外乱のときに抵抗Ｒに生じる電圧降下が信号
高低レベル差よりも大きくしないのがよい。
る場合に生しる値のほぼ１％に下がるので、実質的に何
の役割も演じない。さらに、レベルシフトの大きさへの
僅かの影響は標準的な基準電圧、例えば接続される差動
増幅器の基準電圧の調整によって補償することができる
。しかし、外乱のときに抵抗Ｒに生じる電圧降下が信号
高低レベル差よりも大きくしないのがよい。
抵抗ＲはダイオードＤを形成するトランジスタに対して
絶縁分離された領域に配置されなけれはならな−。さも
なければ抵抗Ｒとトランジスタとの間に意図した作用の
邪魔になる畜生ダイオードが生じるからである。。
絶縁分離された領域に配置されなけれはならな−。さも
なければ抵抗Ｒとトランジスタとの間に意図した作用の
邪魔になる畜生ダイオードが生じるからである。。
図は本発明一実施例を示す回路図である。
Ｄ・・・ダイオードを形成するトランジスタ、ＩＫ・・
・定電流源、Ｒ・・・抵抗。
・定電流源、Ｒ・・・抵抗。
Claims (1)
- 】）レベルシフトのために、ベースがコレクタに接続さ
れたトランジスタとして構成された少なくとも近似的に
一定の電流が流れるタイオードが設けられているような
集積回路において、ダイオード（Ｄ）を形成するトラン
ジスタのベース・コレクタ間にこのトランジスタに対し
て分離された抵抗（Ｒ）が挿入され、この抵抗の値は少
なくとも近似的に一定の電流（Ｉ）がこの抵抗において
信号高低レベル差よりも小さく且つそれの半分よりは大
きい電圧降下を生じるように選定されていることを特徴
とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823227651 DE3227651C1 (de) | 1982-07-23 | 1982-07-23 | Integrierte Schaltungsanordnung in Stromumschaltetechnik mit einer Diode zur Pegelverschiebung |
| DE32276516 | 1982-07-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941929A true JPS5941929A (ja) | 1984-03-08 |
Family
ID=6169205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58131781A Pending JPS5941929A (ja) | 1982-07-23 | 1983-07-19 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0099506A1 (ja) |
| JP (1) | JPS5941929A (ja) |
| DE (1) | DE3227651C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350649B2 (en) | 2010-07-31 | 2013-01-08 | Kissling Electrotechnik GmbH | Electronic plunger switch |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2404637B2 (de) * | 1974-01-31 | 1975-11-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verknüpfungsglied in ECL-Technik zur ODER/UND Verknüpfung von Eingangssignalen |
| DE3006176C2 (de) * | 1980-02-19 | 1981-12-03 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zur Signalpegelverschiebung |
-
1982
- 1982-07-23 DE DE19823227651 patent/DE3227651C1/de not_active Expired
-
1983
- 1983-07-04 EP EP83106520A patent/EP0099506A1/de not_active Withdrawn
- 1983-07-19 JP JP58131781A patent/JPS5941929A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350649B2 (en) | 2010-07-31 | 2013-01-08 | Kissling Electrotechnik GmbH | Electronic plunger switch |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0099506A1 (de) | 1984-02-01 |
| DE3227651C1 (de) | 1983-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860009431A (ko) | Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US4743862A (en) | JFET current mirror and voltage level shifting apparatus | |
| KR890017875A (ko) | 마스터-슬레이브 플립플롭회로 | |
| US5107148A (en) | Bidirectional buffer having tri-state buffers for circuit isolation | |
| US4410816A (en) | ECL Integrated circuit | |
| JPS58197921A (ja) | 論理素子 | |
| US5091658A (en) | Circuit configuration for noise signal compensation | |
| JPS5941929A (ja) | 集積回路 | |
| US6255857B1 (en) | Signal level shifting circuits | |
| US3541466A (en) | Gated differential amplifier | |
| US4135103A (en) | Logic transition circuits | |
| KR100326063B1 (ko) | 본딩 패드용 테스트 장치 | |
| KR910005576A (ko) | 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로 | |
| KR0132756B1 (ko) | 이씨엘(ecl) 회로의 번인 방법 및 장치 | |
| US4967151A (en) | Method and apparatus for detecting faults in differential current switching logic circuits | |
| US4902916A (en) | Identification of defects in emitter-coupled logic circuits | |
| JPH04212518A (ja) | 信号レベル変換器 | |
| US3422284A (en) | Or type fail-safe logic circuit | |
| US4967106A (en) | Emitter-coupled logic circuit | |
| US4546271A (en) | Integrated logic element in E2 CL technology | |
| EP0356365B1 (en) | Method and apparatus for detecting faults in differential current switching logic circuits | |
| US4800301A (en) | Method and apparatus for sensing signals | |
| JP4472484B2 (ja) | フリップフロップ回路 | |
| JPH0536754B2 (ja) | ||
| JPS6315526A (ja) | ドツト化回路 |