JPS5941856A - セラミツク多層配線板の製造法 - Google Patents

セラミツク多層配線板の製造法

Info

Publication number
JPS5941856A
JPS5941856A JP15139582A JP15139582A JPS5941856A JP S5941856 A JPS5941856 A JP S5941856A JP 15139582 A JP15139582 A JP 15139582A JP 15139582 A JP15139582 A JP 15139582A JP S5941856 A JPS5941856 A JP S5941856A
Authority
JP
Japan
Prior art keywords
insulating layer
paste
printed
ceramic
surface insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15139582A
Other languages
English (en)
Inventor
Naoya Kaneko
金子 直哉
Tetsuo Takeoka
竹岡 哲雄
Takao Ito
伊藤 貴夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP15139582A priority Critical patent/JPS5941856A/ja
Publication of JPS5941856A publication Critical patent/JPS5941856A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はセラミック多層配線板の製造法に関する。
セラミック多層配線板は高融点金属粉からなる導体ペー
ストによシ導体層を、セラミック質の粉末からなる絶縁
ベース)Kよシ絶縁層を交互に形成して製造される。
高融点金属とセラミックスは熱膨張率が大きく異なるた
め2種々の熱衝撃工程において応力が発生する。従来は
、導体の層数が増加した91層あたりの配線密度が増加
した場合、すなわち配線板内に占める高融点金属粉の割
合が増した場合、熱衝撃による応力が増大し1表面絶縁
層中にき裂が発生していた。表面絶縁層中にき裂が発生
すると、リーク電流の増加、耐電圧の低下などの絶縁特
性の低下が発生し、大きな問題となる。
本発明はかかる欠点のないセラミック多層配線板の製造
法を提供することを目的とするものである。
本発明は導体ペーストとセラミック質の絶縁ペーストと
をセラミックグリーンシート(以下グリーンシートとい
う)上に複数回印刷し、同時焼成してセラミック多層配
線板を製゛造する方法において9表面絶縁層に粒径1μ
m以下のセラミック微粉末を用いるセラミック多層配線
板の製造法に関する。
本発明は上記のように構成することにより。
表面絶縁層の機械的強度を増大し、熱衝撃工程における
表面絶縁層中のき裂によりもたらされるリーク電流の増
加、耐電圧の低下などの絶縁特性の低下を解消したセラ
ミック多層配線板を製造しようとするものである。
なお本発明において導体ペーストに使用される材料は特
に制限はなく1例えばW(タングステン)、Mo(モリ
ブデン) 、 Mn (マンガン)。
Mo−Mnなどの高融点金属粉が使用され、これらの導
体ペーストの印刷厚さについでも特に制限はない。
また表面絶縁層以外の絶縁層に用いられる絶縁ペースト
の種類、印刷厚さについても特に制限はないが、グリー
ンシートと同材質の絶縁ペーストを使用することが好ま
しい。
表面絶縁層に用いられる絶縁ペーストには粒径1μm以
下のセラミック微粉末を使用することが必要であり2粒
径1μmを越えるセラミック粉末を使用すると熱衝撃に
よる応力が増大し。
表面絶縁層中にき裂が発生し1本発明の目的を達成する
ことができない。
以下実施例により本発明を説明する。
A、/loa 95.3重量% 、 5ift 3−3
重量%、MgO1,2重量%及びCa00.2重量−の
組成からなる平均粒径4μmのセラミック粉末100重
量部にポリビニルブチラール6重量部、ブチルベンジル
フタレート3重量部及びエチレンクロライド系溶剤を適
量添加したものをボールミルにより均一に混合してスリ
ップ状とし、これをキャスティング法によジグリーンシ
ートを得た。
上記とは別に平均粒径2μm、1μm及び0.5μmの
W粉末をそれぞれ60.20及び20重量%の割合で混
合したもの100重景部にニトロセルロース2重量部、
エチルセルロース2重量部、ブチルベンジルフタレート
2重量部及びブチルカルピトールとテルピネオールとを
重量比1:2に混合した溶媒を適量加え、これをらいか
い機で混合して導体ペーストを得た。
次にグリーンシー)Kする前のスリップにブチルカルピ
トールを適量添加し、加熱攪拌しながら吸引してスリッ
プ中のエチレンクロライド系溶剤を除去して内層用の絶
縁ペーストを得た。
さらに上記とけ別にセラミック粉末として平均粒径20
0AのAToOs微粉末を用い、以下前述のグリーンシ
ートを製造する時と同様の工程を経てスリップを製造し
、このスリップにブチルカルピトールを適量添加し、加
熱攪拌しながら吸引してスリップ中のエチレンクロライ
ド系溶剤を除去して表面絶縁層用の絶縁ペース)Aを得
た。
次に前述で得たグリーンシート上に前述の導体ペースト
を印刷して導体回路を形成した後その上部に前述の内層
用の絶縁ペーストを印刷し、この工程を9回くり返した
後表面絶縁層に前述の表面絶縁層用の絶縁ベース)Aを
印刷し、さらにその上部に前述の導体ペーストを印刷し
て導体回路を形成し10層の多層回路を形成した。
その後窒素94モルチ、水素4モルチおよび水蒸気2モ
ル−〇組成からなる混合ガス雰囲気中で1560℃の焼
成温度で焼成をおこないセラミック多層配線板を得た。
比較例1 実施例1で得たグリーンシート上に実施例1で得た導体
ペーストを印刷して導体回路を形成した後その上部に実
施例1で得た内層用の絶縁ペースト(表面絶縁層も内層
用の絶縁ペースト便用ンを印刷し、この工程を10回く
り返し1重層の多層回路を形成した。
その後実施例1と同様の方法で焼成してセラミック多層
配線板を得た。
次に実施例1及び比較例1で得られたセラミック多層配
線板について曲げ強度及び熱衝撃試験を行ない表面絶縁
層中のき裂発生率を調べた。その結果を第1表に示す。
なお熱衝撃試験は100℃の水中に5分間浸漬後、即座
に0℃の水中に5分間浸漬し、この後再び100℃の水
中に浸漬することを15回繰り返して行なった。曲げ強
度は絶縁ペーストAを200μmの厚さに形成、乾燥し
た後前述と同様の条件にて焼成したものについて測定し
た。
以下余白 第1表 第1表よシ明らかなように表面絶縁層に平均粒径200
大のアルミナ微粉末を用いることにより絶縁層の曲げ強
度が従来値0.300Paの1.5倍の0、45 GP
aまで増大し9機械的強度の高い表面絶縁層を形成でき
ることがわかる。この結果熱衝像に伴うき裂が従来約4
5%発生し−Cいたのに文・まし。
200^のアルミナ微粉末を使用した場合は皆無であっ
た。すなわち表面絶縁層に平均粒径200Aのアルミナ
微粉末を用い表面絶縁層の機械的強度を増大することに
より、高耐熱衝撃性セラミック多層配線板を得ることが
できる。
実施例2 セラミック粉末として平均粒径50^のA603微粉末
を用い、以下実施例1のグリーンシートを製造する時と
同様の工程を経てスリップを製造し。
このスリップにブチルカルピトールを適量添加し。
加熱攪拌しながら吸引してスリップ中のエチレンクロラ
イド系溶剤を除去して表面絶縁層用の絶縁ペーストBを
得た。
次に実施例1で得たグリーンシート上に実施例1で得た
導体ペースト’を印刷して導体回路を形成した後その上
部に実施例1で得た内層用の絶縁ペーストを印刷し、こ
の工程を9回くり返した後表面絶縁層に前述の表面絶縁
用の絶縁ペース)Bを印刷し、さらにその−上部に前述
の導体ペーストを印刷して導体回路を形成し10層の多
層回路を形成した。
その後実施例1と同様の方法で焼成してセラミック多層
配線板を得た。
次に実施例1と同様の方法で熱衝撃試験を行ない表面絶
縁層のき裂発生率を調べた。その結果絶縁層の曲げ強度
が従来値0.30 GPaに比べ0.52と増大し1機
械的強度の高い表面絶縁層を形成でき、またき裂は皆無
であった。
実施例3 セラミック粉末として)dhos 98.0重fi%、
5iOx1.2重量%、Mg00.6重量%及びCaO
0,2重i%の組成からなる平均粒径3000Aのセラ
ミック粉末を用い、以下実施例1のグリーンシートを製
造する時と同様の工程を経てスリップを製造し。
このスリップにブチルカルピトールを適量添加し9加熱
攪拌しながら吸引してスリップ中のエチレンクロライド
系溶剤を除去して表面絶縁層用の絶縁ペーストCを得た
次に実施例1で得たグリーンシート上に実施例1で得た
導体ペーストを印刷して導体回路を形成した後その上部
に実施例1で得た内層用の絶縁ペーストを印刷し、この
工程を9回くシ返した後表面絶縁層に前述の表面絶縁用
の絶縁ペーストCを印刷し、さらにその上部に前述の導
体ペーストを印刷して導体回路を形成し10層の多層回
路を形成した。
その後実施例1と同様の方法で焼成してセラミック多層
配線板を得た。
次に実施例1と同様の方法で熱衝撃試験を行ない表面絶
縁層のき裂発生率を調べた。その結果絶縁層の曲げ強度
が従来値0.30 GPaに比べ0.40と増大し9機
械的強度の高い表面絶縁層を形成でき、またき裂は皆無
であった。
本発明は表面絶縁層に粒径1μm以下のセラミック微粉
末を用いるので熱衝撃工程において発生していた表面絶
縁層中のき裂によりもたらされるリーク電流の増加、耐
電圧の低下などの絶縁特性の低下を解消することができ
、これにより耐熱衝撃性を大幅に向上させたセラミック
多層配線板を製造することができる。
手続補正書(自発) 昭和 6k 11月11日 特許庁長官殿 1、事件の表示 昭和57年特許願第151395号 2、発明の名称 セラミック多層配線板の製造法 3、補正をする者 事件との関係     特許出願人 名 称 (4451日宜化成工業株式会社4、代 理 
人 5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 Mn(マンガン)などの・・・」と訂正します。
以上 260−

Claims (1)

    【特許請求の範囲】
  1. 1、導体ペーストとセラミック質の絶縁ペーストとをセ
    ラミックグリーンシート」二に複数回印刷し、同時焼成
    してセラミック多M配線板を製造する方法において1表
    面絶縁層に粒径1μm以下のセラミック微粉末を用いる
    ことを特徴とするセラミック多層配線板の製造法。
JP15139582A 1982-08-31 1982-08-31 セラミツク多層配線板の製造法 Pending JPS5941856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15139582A JPS5941856A (ja) 1982-08-31 1982-08-31 セラミツク多層配線板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15139582A JPS5941856A (ja) 1982-08-31 1982-08-31 セラミツク多層配線板の製造法

Publications (1)

Publication Number Publication Date
JPS5941856A true JPS5941856A (ja) 1984-03-08

Family

ID=15517642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15139582A Pending JPS5941856A (ja) 1982-08-31 1982-08-31 セラミツク多層配線板の製造法

Country Status (1)

Country Link
JP (1) JPS5941856A (ja)

Similar Documents

Publication Publication Date Title
US4493789A (en) Electroconductive paste and process for producing electroconductive metallized ceramics using the same
KR900002303B1 (ko) 절연페이스트 및 그 제조방법
US4695403A (en) Thick film conductor composition
WO2000060613A1 (en) Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate
US4871608A (en) High-density wiring multilayered substrate
US4837408A (en) High density multilayer wiring board and the manufacturing thereof
JPH0324796B2 (ja)
US4481261A (en) Blister-resistant dielectric
JPH08274433A (ja) 銀系導電性ペースト及びそれを用いた多層セラミック回路基板
JPS5941856A (ja) セラミツク多層配線板の製造法
US5723073A (en) Conductive paste containing 2-tetradecanol and ceramic circuit substrate using the same
US5011530A (en) Metallizing composition for use with ceramics
JP2717054B2 (ja) 厚膜サーミスタおよび厚膜サーミスタ用の組成物
JPS63265858A (ja) 多層基板用低温焼結磁器組成物
JP2002231049A (ja) 導電性ペースト
JP3222296B2 (ja) 導電性インキ
JPS622406A (ja) 多層基板用絶縁ペ−スト
JP3016932B2 (ja) スルーホールを有するセラミックス基板の製造方法
EP0269063A2 (en) Mullite ceramic multi-layered substrate and process for producing the same
JPH0289387A (ja) 銅導体ペーストと多層セラミックス基板
JPS59184595A (ja) セラミツク多層配線板の製造法
JPH024549B2 (ja)
JPH08162358A (ja) 積層セラミックコンデンサ内部電極用ペースト
JPS5941896A (ja) セラミツク多層配線板の製造方法
JPH02228375A (ja) 厚膜ペースト