JPS5940744A - コンピユ−タ間で直接メモリ対メモリの通信を行なう方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分ｙ！ｒ 本発明は、コンピュータシステムの相互接続の分野に係
り、特に、コンピュータネットワークの第１ノードに関
連したメモリから上記ネットワークの第２ノードに関連
したメモリへイＨ報を転送する方法及び装置に係る 発明の背Ｖ 相！ｉ、接続されたコンピュータノードのシステムより
成る分配式コンピュータネットワークにおいて、システ
ムのイ山々の構成快ぷを相互作用できるようにするため
に番−１、コマンド、レスポンス及びデータより成る情
報を２つ以上のノード聞及びノードの組合せ体間で伝送
しなけ１Ｌはならない。

このようなイツトワーク’ｒ−５ｉｌｕ）Ｉするのに含
−止れる組曲はこの業界で完全に形式仕込れてい７，１
／）ので、ここで用いる次の用ｉ、ｔは、こノＬが用い
らね、る技術背景から外！シ々い限り、次に示すような
一町味をもつものと理屑さノしｌこいＯ 偶ボート”は、６インターフエイス”又ハ”γダンブタ
”とも４亦するが、これは（ン１ススト〕コンピュータ
や他の装置ａがこれを通してノ（スにアク−ヒスして他
のコンピュータ穴・装置ａと通信する九ｙ）の’ｌ浅榴
であ、／Ｊ。ボートは、ボートグロ・ヒツーＶ−１．Ｉ
！−トバツファ及びリンク用部品’ｔ　す１ｒ妙’　、
こＪｔ＋；６１呪１１’ｌ’１０役ＮについてはＪノ、
下に述ベイ）。

６ノードはホストコンピュータと少なくとも１つのボー
トより成るものであるが、ノー１−）：ｉ多数のボー１
−を有し′ｆｃυ用いたシしても↓く、これらのボート
はバスを介して互Ｖ）に通・１イする。

”バス゛°は装置ｕ間の相互う及成体でおり、こノｔを
通して（＋（４ｒＩｊ、が成る装置から別の装置Ｊへと
１１云送さｇる。バスは、通（ｎチャンネルと、と７１
に関連した部品及びｆｔ１ｌｌ　Ｍｌ器とを備えている
。

″イツトワーク″は共通バスを経て相互接続されたノー
ドのシステムでおる。

成るノードから別の］−ドへ（・亡（７て成るボートか
ら別のボートへ）情報を転送するのに用いられる機構は
、イツトワークの辿イを効率及び処理効率の両方に者［
７く影Ｕする。こ）Ｌ′まで、例外を除くと、コンピュ
ータの相互接続＋＝ｇは、（１）通信チャンネルを闇槙
化するか、又は（２）装置の特定機稙の特定の特性を馬
属するかのいずれかで設計されている。然し乍ら、製造
梨省・Ｖコンピュータ装置ｄの（汲：ｈＭ　（Ｄ急増に
伴ない、’ｘｌｒ率が＋％　＜同頬製品に適合し得る汎
用コンピュータに対してｔ、１、率なるチャンネル以上
のものでめって然も製品専用バス以上に有用性のｒｉ＞
広いようなコンピュータ間ｉ　（，４１Ｊンクがしばし
ば８資とされる。この８賛性は、（１）−亡れ自体のｊ
１Ｍ能力が肴しく大さいいわゆる”インテリジェント”
入出カシステム、（２）それ自体の独立したメモリ及び
オペ１／−ジョンシステム’ｔ６々４ｆする育接＋ａ　
Ａｙｔ、コンピュータのネットワークとして構成６れた
高利用度システム、及び（６）多数の密接接Ｕコンピュ
ータがファイルシスデムの如き共通の情報線を共有する
ような負荷分担分配処理システム、の出現により、急激
にｊ冒大しｌこ。

多ノードネットワークに対するメツセージ通４ｆｔシス
テムの設ム［は、′μ気的な相互接続体として便用ざ）
Ｌるバスの′４１Ｍ頬に工って大きく左右される。

このようなネットワークは互いに性貝が具なり、その１
ＮｊＱは、バスをアクセスする仕方と、成る点から別の
点へとメツセージを案内する仕方とにある。こノｌ、は
メツセージの行先を指示しそして確認する方法と、メツ
セージを処理するタスクをｔｌ＋制御する仕方と、使用
でノＬる信頼性向土俵Ｈし、エフ−検出機能及びエラー
イー正機能の形式とをｉ゛む。色々な設ハトＥの）＃決
ボがおるために、メツセージ転送を行なうのに８胃なス
テップの作動シーケンスがイツトワークごとに者しく異
なる。

コンピュータネットワークは、一般に、督接接続型と弛
晟接Ｕｃ型のいずれかに公知される。弛辰接航型のネッ
トワークは”分配″ネットワーク又はシステムとも４１
′ｌｒされる。布Ｍ２接わヒ捜のネットワークには一般
的にメモリが１つあシ、このメモリは袖々の装置例えば
プロセツツ゛や入出力装釘尋によつで共有δル、これら
は全て物理的に接近している１つこれらの柚々の装置１
１１、（′／（報全父換することのでさるメイルボック
スとしてメモリをｆ重用し、成る装置はこのメイルボッ
クスにメツセージを入力しそしてス１」の装置はメイル
ボックスから情報を取シ出す。メモリバスリ、メモリと
曲の装置とを相互接続す２）　０これに対し、弛級接枕
型のネットワークにおいては、１８Ｆ二の装置及びサブ
システムを含むノードが通常は和尚の距離藤されてお９
、従って共通のメモリバスを効率よく１史ハ」すること
ができない。それ故、この上うなネットワークのノード
訓の相互接続はしばしｔ、１伐る袖の通イＨバスとなり
、これは牢に通信チャンネルとして鋤くに過ぎない。従
って分配型ネットワークは通常は密接接続ネットワーク
とは作動モードが巣なり、成るノードから別のノードへ
の情報転送全行なうのに非常に多数のステップを必要と
する。父、送信ノードは、通常ｔＪ１受（，４）−ドが
そのメモリに特定のメツセージを入れたところの場所を
知ら〃い。

−形式の通信バス、ここで使用される形式でもある、を
回線争奪裁定式ビットシリアルバスと称する。

公知システムの他の一般的な欠点は、（１）成るノード
のメモリを他のノードから直接アクセスでｂないので、
一方向性の転送しか維持されないことがあり、ν１１　
ｃ）誓き込み作動だけは維持でれるが統み取９作動は維
持されないことがあり、■メツセージが時々失なわれる
ことがあり、（６）長距離の転送が不当に長時間バスを
独占することがあり、そして（４）転送の終了を金回す
るのにプロセッサの割ｐ込みが必要である。実際には、
バスを経て送られるパケット当りｐｋこ１回という頻度
でホストＹロセンダ゛に何回もＷ！ｌυ込むことが必要
とされ、そ１７て各々の割ｐ込みのたびに、７°ロセツ
ツーは仙の作業からその向′＠ヲ転じることに／Ｉ−’
）、ｒｉｋ作用の進行が一遅れることになる。

ィＩ庇って、本発明の目的は、効率が島く同類の製品に
適合できる汎用のコンピュータ間通信リンクをコンピュ
ータネットワーク用として提供することである。

本り６明の別の目的は、蛮接接庵ノ、ｚ型のネットワー
クの性能を厳密に模擬するような分配型コンピュータネ
ットワーク用のメッセ・−ジ転送システムを提供するこ
とである。

本発す」の更に別の目的０，１、各メツセージが送られ
る受信ノード（及びボート〕のメモリ内の位置全速１−
ノ・−ド（及びボー）・色が少なくともロ１シ号によつ
−Ｃ知るｊ：うなメツセージ転送システム全提供するこ
とである。

本発明の更に別の目的は、１Ｆ１報転送に対して高いイ
ｍ頼性を確保するような・１４・１成と共に、回線争奪
裁定式のビットンルアルバスを用いて、多ノードネット
ワークのノード間でメツセージを転送するｖｒ規を方法
及び装置ｄ全」是供することである。

本発明の匹に別の目的は、メンーヒージ転送が基板さＪ
ｔず、その唄失がなく然もエフ−がないように保ａ１１
．−ａ　７するネットワーク及び装置ＩＩを提供するこ
とである。

４へ発明のりＪに別の目的は、多ノーｌ゛ネントワｉり
の、／−ド１０］で眩−１）−取り及び☆き込みの内作
動を維持゛（！さ乙」、うなｊｌｉｊ方向性の相互接続
体（ｌ−提供することである、 本発明の更に別の目的曇１、バスの待ち時間がた−よっ
ていかないように１つの転送をンロックに分番〕、長い
転送がそのｕｉ４１ｔｊｊから、ｊ冬了゛まで成るボー
ト’ｔ　Ｉ！Ｉｆ害することのない」：うにする、ｌン
アトミンク転送作動を提ａ（することである。

本発明のり！に別の目的は、６：７ｅ　’）　ｊ１７り
及び１ムキ込与を開始するノーｌ°がその内作ねｂに対
して礫先順位ｒ決めるようにすることである、。

Ａ；　’ｉ６明の−に別の目的番６１、転送を開始−ｆ
るノ・−ドが行先ノードのメモリアドレス４＋４　ｕ＝
　ｋ　Ｄｒ’　ｓ、、ｉｌｌに知る・６安性をなく１−
ように、行先ノーどのバッファを一般的にアドレスする
ことで、ちる。

本発明のりＬに別の目的は、ホストコンビ；Ｊ−タが介
在するｉｙｉ　貸回該即ちホストコンピュータに割シ込
みする所快回数を最少限にする（即ち、実質的に減少す
る）ような転送装置Ｊ及び方法を提供することである。

発明の（は侠 本発明の前記及び他の目的並びに幼果は、受信（即ち、
行先）ボー；・の特定呼称のメモリ位置へ向けて送信を
開始するボートがランダムアクセスを行なえるようにす
る同速データ転送方法及び装置によって達成される。送
信ノード及びボートは受信ノード及びボートの実際のメ
モリＷ造（仮想メモリであるが実メモリであるｔ−）を
知る必ＪＡＬがない。

全ての伝送は、送Ｍノードのメモリバッファと受信ノー
ドのメモリバッファとの間で行なゎノする。

これらのバッファは名ノードの実メモリであシ、ボート
のデータリンク内−ζ：通・１ｄバスとノードの他の’
ｌとのｌｌ）ｊをインターフェイスする通イＢバンファ
と混同さｎることけない。

各々のメモリバッフγには呼４／ｌ：かつけられ、これ
らの呼称は所定の一定長さのものである。メモリバソフ
ァの呼称を実際のメモ＋）　／（ヘ−スＫ　対１．。

てマツピングすることは、その場合場合によって特定に
行なりｔする。転送の前に、他のノードのバッファの呼
称、オフセット及び長さが決定され、筒レベルのプロト
コルを介して交換さＪＬる。本発明のメツセージパケッ
トは、バッファに対して、呼称、長さくバイト〕及びオ
フセット（即ちバッファのスタートアドレスに対する位
置）のみヲｄ照する。オフセットのマツピングもその場
合場合によって異なる。

第１ノードから牙２ノードヘデータを１き込むために、
第１ノードは適当な数のいわゆる５ＮＴＤＡＴパケツト
を通信バづに送り出し、その各々は、データの１部分會
自−んでいると共に、刃・２ノードの行先（即ち、受信
）バッファの呼称及び受１ｄバッファのλフ七ソトが表
示されている。バクーットのグループに対して独特のト
ランザクション識別子も送られるが、これはメツセージ
確認プロセスに用いられる。

メツセージのｔｕｔ　ｔｉｔのパケットは、送信ボート
によって追加された独特のフラグによって江別される。

受信ボートでこのフラグが受イ、１されると、受信ボー
トはこれ自体にコマンドを元して、その＊信を薙−する
メツセージを送信ボートへ送り返すようにそれ自ｒ＋に
６＋＞　４ｆ　”ｊ−６゜この（Ｉ′ＩＩｉ詔メツセー
ジはトランザクション猷別子を備えている。この確認は
、特定のパケットシーケンスがバスを経て醍尾よく送ら
れたことを示すだけでなく、こ）１．が受信ノードのホ
ストコンビコータに届いた時に（通信バッファＫＴ度届
くのに対し、　）完全な状態であったことも示（−１史
に、この確認は丁度送られたメツセージに関係（，７て
いると誤ってとられた別のメツセージに対するものでは
ないことも示す。

蛇絶ながらｏｉｊ単に述べるが、ノード、ボート及びバ
ッファをそれらの（炭能に従って１１５明するための用
Ｉｆａの曲い方に注怠さＪ［たい。ノード又はボートは
メツセージの送出を開始し、トランザクションを実行１
／、確認信号の受１汀を４′冬了するか、又はメツセー
ジの受信を開始し１、次いで元のメツセージが到来した
ボートへ伸１認伯号を送出（即ち送・ｔＭ　）する。こ
の２つの役割はしばＥ７ば用「ｌｊに若干の混同をｊ（
１＜。このような混同を軽減するために、同じノード又
はボート全、”送イば器ＩＺ１１開始器１”送出器°′
等々、或いはこれと反対に６受信器””応基器″尋々と
いうような色々な状態で呼ぶことにする。バッファは、
通常、ここでは１ｒｆ卒ＩＪを１１（給しているか受（
、ｉ−ｔ、ているかに基づいて、嚇にｆ”ソース、″又
は”行先”と呼ぶことにする。

牙２のノードからデータを絖みＩＩｙ、６ために、牙１
のボー１−　ｋ、ｌ、ソースバッファ及び行先パン７ア
の呼４力、及びオフセット並びに転込め長さを保持する
特殊安２くパケット（１）ＡＴＲｆＤＱ　）を第２のノ
ードにｊ公用す７乙。このＤＡ’ｆ’ＲＥＱパケットに
より受イ」（即ち、第２）ボートはその内ＷＢで書キ込
みコマンド〜ＶＲＩ　Ｔ　Ｅ全開９三ｊ７、そして要刃
くさ７ｔた１青報會、５ＮＴＩ）ＡＴパケットと同嵌の
フォーマットをした戻りｊ−タ（）ζＥ’ｉ’ｌ）Ａ’
ｌ’　）パケットと共に、送出（即ち、」′１）ボート
に偵さ込１ｒ、データは第２の（即ちＩｒ４、谷もしく
Ｑ−１受１ば）ボートによって必要な数のパケットに詮
；すれて炭される。転送の最陵のパケットは、送信の最
終パケットであることを意味する特殊なフラグでマーク
付けさノする。これは送信器に対し、転送が１尾よく完
了したことを確認するものである。

ホストコンピュータへの割り込みの故を最少限にするた
め、送信ボートからの基本的なコマンドに応答して受信
ボートにおいて０顧ｊ的にコマンドを形成することがで
き、これは確認メツセージを形式しｆｃシ或い＆：１：
　ｋｔｊｒ、み取り作動を実行したシする場合も同様で
ある。従って、局部的なボートのコマンドはホストコン
ピュータの介在なしに遠隔ボートにおいて実行さハる。

メツセージ（コマンド、レスポンス７６、　ＣＦ　デー
タ）はパケットとして転送されるが、大きなデータクロ
ックはそのサイズが琲１パケットに佃」限されない。従
って、大きなｊ−タブロックは多数のパケットに分けら
れこｒｔ、らが（１６１々に転送される。この場合、送
信ノードけそれ自体を転送の状態に関係付ける必袂があ
るが、受信ノートの状態ｔ」ゾ′最終パケット°フラグ
によって制岬されゐ。

全ての作！１１２１は、開始ボートにおいて処理が完了
した除に確認がとられる。。

以下で１≠細に述べるように、通１ぼけボート対ボート
の仮想回路を介し−Ｃ行なわれる。絖み取り又は誓き込
み転送中にエラーが生じ′ｆｃ場合にｔｌｌ　エラーが
俵用されたボートにおいて仮想回路が閉じるようにされ
る。これにより転送の完了が明止されるが、エラーが検
出されたボートのみがこれを１ばちに知る。他の関連ボ
ートにこれ全知らせそして回路の作動を再開するために
は、尚レベルプロトコルでの交侯全用いなければならな
い。

（仮想回路は、これが使用できる時にパ開き°′そして
便用できない時に１閉じる°′とされていることに江怠
されたい。このｉ′葉の選択／ｒｉ崩朶技術で受は容れ
られ−Ｃいるが、適確なものではない。

というのは、この用胎は発明者の１１Ｊ作ではないが、
°“開”回路が融断６れたものでありそして”閉″回路
が有効経路でおるという電気回路の用ｆｉＢとの混同を
招くからである。〕 １つの転送に多数のデータパケットが必要とされる場合
には、これらのパケットを連続的に送出する必要がなく
、同じ対の制御器間に他のパケットが散在するようにさ
れてもよい。然し乍ら、これらはオフセットが大きくな
る庖４に送られね番まならない。

データパケットの長さは個々に食えられる。Ｍ段のパケ
ット以外の全ての転送パケットはタイズの一致したもの
でなければならず、そしてＮＬ後のパケットは他の部分
を保持しなければならず、そのツ゛イズは手前のパケッ
トに尋しいか又はそれ以下でなけれはならない。

本発明ｄ１特許請求の範囲で特に指愉する。本発明の上
記及び他の目的並びに効果は、絡付図面を参照した以下
の８５２明よシ理解されよう。

解説のための実施例のｕ（６明 刀・１図は°、本発明が癩用に用いら７’＋るネットワ
ーク１０の一例を示している。この場合を１６つのノー
ド１２．１４及び１６がバス１８によって接続されてい
る。ノード１２はインテリジェント入出力（Ｉｌｏ）ノ
ードであり、−カノード１４及び１６はσＬ用コンピュ
ータである。各ノードは、プｏ　（！　７　ｔ　（２２
Ａ　％　　２２　Ｂ又は２２ｃ）と、７＋−Ｅす（２４
Ａ、２４Ｂ又は２４Ｃ）と、バスインターフェイス即ち
ボート（２６Ａ、２６Ｂ父は２６Ｃ）とを備えている。

Ｉ１０ノード１２のメモリ２４Ａは、Ｉ１０システムバ
ッファメモリ２８と、大Ｍ記憶装置２９との２つの部分
で形成さＪ′Ｌるがここでの説明においては、大門ｆｅ
憶装置には触れない。プロセッサ２２Ａは太線記憶装置
２９の制俳（１器を含てｒｏ　これに対し、メモリ２４
Ｂ及び２４Ｃは１次メモリユニットであり、これは周辺
装置ではなく、個別の制御器全必要としない。

メモリ２４Ａ１２４Ｂ及び２４Ｃは、ここに述べろよう
に情報交換を行なうメモリバッファ全備えている。例え
は、メモリ２４Ｂはメモリバッフγ位Ｒ２５Ａ及び２５
Ｂ＝ｉ有するように示されておシ、一方メモリ２４Ｃは
メモリバッファ２５Ｃ及び２５Ｄｋ有するように示さｉ
ｔている。本発明の最も高度な考え方においては、レリ
えは第１ノード２４Ｂのメモリバッファ２５Ａから第２
ノード２４Ｃのメ七すバン７ア２５Ｃヘパケット転ａ　
ｉｉ行なわれ、これがこ）′１．らメモリバッファ間の
破綜で示されている ノード（即ち、プロセッッ及びメモリ〕のホストコンピ
ュータシステノ’＆」、例えは、米国、マザテユーセッ
ッ州、メイナードのデジタルエクイツブメントコ−ポレ
ーションの型式ＶＡＸ　１１／７８０又は他のＶＡＸ　
二７ンピユータである。ホストコンピュータ（又は例え
はそのメモリ、）の特定の特性についてａｒ（明する場
合にｒ−ｔ　、ぞのＭ）＋・明の基員としてそのコンピ
ュータが１更用さ７′するものとする１、このようなコ
ンピュータについての過白な背量情報は、デジタルエク
イラグメントコ−ポレーションにょシ出版さノｉ、ｆＣ
″ＶＡＸアーキテクチャハンドブック師に１１．１載さ
れても・シ、これについて説明する（例えば、ｖＡｘメ
モリマツピングの６８Ｊ４）。

各ボートは、独特なアドレスｔｊ号によって職別される
。これは例えば８ビットの赦別子である。

ボート間の全ての通信はパケットに関して行なわれる。

各バケットシ１、特殊なスタート文字と、パケットの兄
出しに保持右ｔｌたバイトカウントとによって枠付りａ
Ｊする。６２ビツトのＣＲＣ（即’）　Ｓｕ’）返し冗
長度チェック少文字がＨ１算され、でしてイ云込エノー
の検出のためにパケットの終り番こ迫力１１さＪしる。

パケットの長８曇」、例えは、見出しフィールド及び俵
ｉきフ・「−ルドを除く・と、約１０ないし約４，１０
０バイトの整鵡バーｒ”ト故である。各バイトは例えば
マンチェスメニンコード法を用いて直り１１ピントとし
て伝送式７する。

バス１Ｂ會ノ託で転込避れる１１”ｊわパン゛ソトは刀
・２図に示されたフォーマントを有し、牙２図ｔ１ｃ　
Ｊｒいては、最ＩＩ　Ｋ　ｆｉ迭さｊＬるバイトが最も
上にありそして最後に伝送さノするバイトが最も下にあ
る。各パケットは６つの部分に公開され乙。第１の部分
（即ら、見出し）６７は一連のビット同期及び文子同期
バイトより成る。刃・２の部分はパケットの１に報セク
ショ／６８である。パケットの刀・６の最後の部分３９
は（、：　ＲＣ文字及び一連の１女書きバイト全ホんで
いる。〕′１及び刀１６のパケット部分３７及び６９′
ｔＪ：　ＩＪ　／り６６によって送られ乙。刀・２の情
報パケット部分６８はパケットバッファ６４によって送
られる３゜ パケット部分６８は、パケットの型式の指示及びパケッ
ト長さフィールドの幾つかの上位ビット４０Ａで始まり
、これは次のバイト４ｏＢへと続く。その故、行先ノー
Ｆｌｐｉ林の負の値及びその補数値４０Ｃ及び４０Ｄが
送らノシ、これに次いでソースコードの呼称４０Ｅが送
られる。パケットの実際の本体（即ちデータ、コマンド
、レスポンス、等）はパケットの部分４０　Ｉｉ’　ｐ
ｃおいてｔ４ｉｔ＆に送られる。

確認パケット（以下診Ｉ１１　）については、パケット
長さ及びパケット本体の不侠部分が取り除かれる以外は
、同じフォーマットである。

３つの主な型式の通信依構がこの相互、接続によって維
持され７．、”データダラム→ノービス（Ｄａｔａ−ｇ
ｒａｍ　５ｅｒｖｉｃｅ　）　”　　と称する第１の通
信＋Ｊａ　楕＆−Ｊ：　／ｄ　４而単なものでろシ、単
１データブロック全Ｍ尚の効率で（損失が無くはないが
）（Ｊｌ：給する。いわゆる６メツセージサービス（ム
４ａｓｓａｇｅ　５ｅｒｖｉｃｅ　）”　と称するち・
２の通イ＝機構は、゛仮想回路”を用いて、同様のサイ
ズのデータブロックをより確実に転送する。１ブロツク
データ転瀦ザービス（Ｂｌｏｃｌｃ　１）ａｔａｔｒａ
ｎａｆｅｒ　ａｅｒｖｉｃｅ　）”と称するオ６の機構
も、仮想回路を経て、長いデータブロックを転送する。

仮想回路をま公知であり、１９８１年、Ｐｒａｎｔｉｃ
ｅＨａｌｌ、　Ａｎｄｒｅｗ　Ｓ、　Ｔａｎａｎｂａｕ
ｍ　皆のコンビ−Ｌ−ｐ４ソトワーク（（：ｏｍｐｕｔ
ｅｒ　ＮＩ３ｔｗｏｒｋｓ　）　　の如き文献に説明さ
れている。各々の仮想回路は、送１６ホート及び受信ボ
ートにおける１ｍの状紗父数で構成ちれる。

仮想回路は、パケットが損失なく、重複なく、逐次に、
そしてエラーなく供給されることを確保する。″′損失
なく”という＝９は、パケットのその行先への供給が保
証されることを意味する。″重役なく”という飴ｒ：ｔ
、ハケソトがいったんｉ゛尾よく送られた後に再びすの
パケットを受は取らないことを、Ｇ味する。″逐次”供
給とは、データが既に送られた１１序と同じ順序で送ら
れることを６ｍ保する３、”エラーなく”供給するとは
、データが辿低下されないことを意味する。

仮想回路で１ｌｉ１１仙１されるメツセージツービス化
Ｕは、逐次であり、Ｍ鏡がなく、ぞ〔７てエラーがない
が、損失なし特性は使用されない。

”ブロックデータ転送サービス”は、大きなバッファデ
ータブロックを成るメモリから別のメモリへ１α接転送
する（ＤＭＡ）のに用いられる。これは、このような大
きなブロックを多数のサブブロックに分けそして（ノン
アトミカルに〕これらを個々のパケットで転送すること
によって行なわれる。ブロックデータサービスはメツセ
ージサービスと同じ仮想回路を用い、そハ故、逐次、エ
ラーなし及び損失な【−特性が保ｋＩＦされる。

パケットの確認は直ちに行なわれ、即ち受信器が送信器
に確認を送り返すために各パケットの退出直故にバス時
間が確保で１１る。確認の形式は送信の結果に基づくも
のである。パケットにエラーが検出された場合には、確
−信号が送られず、送信器はタイマの時間経過波に問題
を検知する。バク°ットが正しく受は取られバッファさ
れた（少なくともインターフェイスに）場合には、背定
確認（特殊な″ＡＣＫ″パケットの形式の）が開始ボー
トに送られる。パケットは正しく受は取られたがこれを
インターフェイスにバッファすることができない場合に
は、否定確認パケット（”ＮＡＫ’″）が送り返でれる
。レスポンスが肯定確ｇｊソ外のものである場合には再
転送が生じるが、このような再転送は規定のアルゴリズ
ムに従う。このアルコ゛リズムは、限界時間内に欠陥が
検出された場合にはおそらくパードウ噸ア欠陥が生じた
というように設＃ｉｉされる。

各々のバスインターフェイスは、刀・６図に示されたよ
うな６つの機能部品より成る。これら６つの部品は、ボ
ートプロセッサ６２、ノシケットノくツファ６４及びリ
ンク６６である。ボートプロセッサ６２け、ホストのメ
モリバス金縁てノードのホストメモリ（例えば、メモリ
２４＆、２４Ｉ）又は２４ｃ）へインターフェイスされ
、りンク６６及びパケットバッファ６４を制御する。ボ
ートプロセッサ６２は、データ倉マツプし、アドレス全
変挟し、バッファをロードし、パケットｋ　）’Ｊ’Ｉ
Ｅ　シ、そしてホストとボートとの相互接続含制ｒａｌ
ｌするといつ役割ヲ！Ａ！、たす。バク°ツトバツファ
６４は、リンク６６とポートプロセラ＠ｊ６２との間の
一時的なｉ己１．ハインターンエイスでめる。

バッファが全パクーソト（Ｉ−ｔつくり保持するに足る
大ささであることはなＬ安ではない。例えば、バッファ
は実際Ｖ（は小さな先入れ先出Ｌ（ＦＩＦＯ，）スメツ
クであってもよい１、然し、全てのパケットをバッファ
しない場合に４：ｊ　Ｘ　↓・七ら〈パケット全体に対
しバスのビット転送速度でｆ−夕全受は入れることにな
りう。バッフγのオーパーンＵ・−によってボートが多
−のパケツｌ−を失なう場合にはバスの実効バンドｒｌ
Ｊが相歯番Ｃ減少さノｔ、再度の試みが心安となる。

リンク３６１ユデータリンクグ１］トコルの大部力ｆ：
実行しそしてバス１８とパケットバッファ６４との間で
データを転送する役′Ｗすを果たす８　リンクは、エン
コード／デコード及びキャリヤ４尖出のビットレベル作
＃を行ガう前端１１（ｋ　（ｌｉ＆えている。リンク３
６については、１ｌｏｂｅｒＬ　Ｇｉｇｇｉ、　Ｊｏｈ
ｎ　Ｂｕｚｙｎｂｌｃｉ及びＲｏｂｅｒｔ　Ｓｔｅｗａ
ｒｔ氏の６シリアルデータコミユニケーシヨンリンク用
のインターフェイス°′と題する米国特奸出願に詳細に
述べられている。

アーキテクチャという点からみると、バスを介してのコ
ンピュータ間通信ン〔ついての砕細な説明には、６つの
Ｊ−の仕様が含まれている。′実チャンネル”と称する
最も下の層については、伝送媒体、ビットエンコード／
デコード、及びキャリヤ検出機能の説明が含まれている
。６データリンク°′と称する中間の層には、データの
パケット化及びバス制御（即ち、裁定及び確認）の機能
が含まれる。”ボートプロセッサｊ−”と称する最も上
の１４Ｊは、ボート対ボートの通信に対してプロトコル
が指定されるようなレベルであり、これは最もレベルの
高い通４Ｍ機構を果たす。次に扁いノーヘホストボート
をインターフェイスすることは、その場合場合に応じて
行なわれ、これは各々のノードにあるポストコンピュー
タシステムによって異なるので、この仕様の範囲外であ
る。。

成る層内での作動父更が効釆的に隔離されるよりｔζ、
各ノーの内部（表能の仕様は、出来得る限シ、他の層に
は拘シないようｅ（される。然し乍ら、実際には、ハー
ドウェア／ファームウェア／ソフトウェアの兼ね合いで
はこのような隔離が指示されないことが認められる。成
るＪ−に用いられた１イ報は、これが通る全ての下位ｊ
−によって無視され例ら作用を受けないのが８！想でお
る。成る１ωによって便用された情報は”剥ｈ＊　”さ
れてから上位層へ通される。これに対する例外はアドレ
ス作動と枠付は作動の場合である。ボートプロセッサ１
−での枠イ、ｊけＱユデータリンクの棒伺けに西然含ま
れる。

アドレス作動報はデータリンク層及びボートプロセッサ
１−の両方によって用いら〕′しる。

上り己したように、メツセージサービスにおいては、ボ
ート対ボートの独立した仮想回路を介してエラーなしの
逐次の供紹作動が与えられる。仮想回路の状態は、全て
の作動ボートに対しボート毎のベースで各々のボートに
維持される。各回路の状態は、回路が開（即ちオン）で
あるか閉（即らオフ）であるか″ｆｉ：指示する１つの
ビットと、メツセージパケットの送信について１つそし
てメツセージパケットの受信について１つの合１２個の
早１ビットシーケンス番号とで構成式Ｊする。成る。１
？−トから別のボートへ首尾よくメツセージを送ｉする
ーまでには、対応する送信及び受信シーケンス番号が等
【−＜且つ回路が開でなければならない。これは尚レベ
ルプロトコルによって行なＪ′）れる。いかなる形式の
エラーがあっても回路が閉Ｖこなり、従って作動再開が
必要となるので、メツセージ機構は、”侶ｈ４″できる
通信即ち局い確度で予想できる通信に対してのみ１史用
される。

ブロックデータ転送機構は、成るノードのノくツファか
ら別のノードの７（ツファヘデータブロツクを転送する
ための信頼性の篩い多）（ケラト転送作動を与える。こ
の機構は、メツセージに対して用いられたものと同じボ
ート対；１？−トの仮想回路を用いて、重↑Ｊのない逐
次の転送を保証する。データ転送は、いずれのボートに
ついても両方向に行なうことができ、即ち絖み取り°′
及びパ書キ込み”の両方を行なうことができる。）くツ
ファには呼称が付されており、各バッファの呼称ｉ１、
Ｍレベルプロトコルによるそれ゛までのμ定４１３ｐの
］・に、他のノードへ送らねはならない。ブロックデー
タ転送中にエラーが生じると、仮想回路か閉じ、ブロッ
クデータ通信もメツセージ通（ｆｌも不能にされる。

データリンクｌ−は、実チャンネルを手黄切って早１バ
ク゛ットを確実にボートに１ハ給する。これは、当然、
パケットの特性だけであり、デー・タリンク層を越えて
どんなパケットが米るかｔこついてはｈ及せず、これも
仮想回路の特性には拘シない。データリンク層はデータ
ブロックのパケット化及びチャンネルアクセス制御１Ｉ
Ｌ１ヲ果たす。パケット化には、枠伺け、アドレス作動
及び完全性のチェックが會まれる。枠付けは、同朋文字
と称する特殊な文字でパケットの開始点にマーク伺けを
行なうことによって達成される。パケットの終りに）；
ケラト長さ指示体によって決定され、この長さ指示体は
パケットに含まれるものであり１同期文字の直後に続く
。アドレス作動！ま、ノ（ケシ゛ト長さの毅に行先ボー
トアドレスをもたせることによって行なわれる。アドレ
スはボート番号である。各ボート１−１　、これが接続
された特定のバスに対して独特の１アドレスを１つ有し
ている。信頼性を丸くすると共に単１部品故障源を除外
するために、行先ボートアドレスに対応する第２の信号
がその補数の形態で送られる。行先ボートが＃ＪＭ認イ
キ号を送り返せるようにするため、ソースボートアドレ
スも送られる。

パケットの完全性は、上記の６２ビツトの縁り返し冗長
度チェック（ＣａＣ）文字によってチェックされ、この
文字はパケットの内容からＭｌされそして送信インター
フェイスによってパケットに追加される。パケットの受
信時にをま、受信したパケット本体に対してＮｔ３１が
＃３ｉシ返さ７′シ、その結果が、そのパケットと共に
送られた値に対してチェックされる。比軟によｐｃＲｃ
文字の一致が示された場合には、パケットが実際上正し
く受は取られｆｃ１叡という確率が高い。チャンネルの
アクセス及び制御には、裁定、確認及び再送信（もし必
要ならば）が會゛まれる。女子゛ましい裁定（災構が″
１α列バス用のデュアルカウント、ンウントロビン分配
置ｎ　ｉｘ定技術（Ｄｕａｌ−（：ａｕｎｔ、　Ｒｏｕ
ｎｄ−Ｒｏｂｉｎ　ＤｉｓｔｒｉｂｕｔｅｄＡｒｌ）ｉ
ｔｒａｔｉｏｎ　’ｌ’ｅｃｈｎｉｑｕａ　ｆｏｒ　３
ｅｒｉａｌ　Ｂｕａｅｓ　）”と題する米国時１１・出
願に開示されている。

本発明によれば、パケットを受信するボートはこの受信
を直ちに確認する。パケット送信の終りに、送信を行な
、Ｊ）うとしている全てのボートは、パケットの行先ボ
ートが確認パケットを送シ返す最少限の時間中待期する
必要がるる。確認の性質は送信結果に基づく。パケット
が首尾よく受信されなかった場合にｔす（例えは、伺突
や、バスエラーや、受信−器が使用中であることによシ
ン、確認信号が送信されず、開始ボートは確認信号受信
・ｆンターバルに対して時間切れすることによシこ）シ
を検出する。バク゛ットが行先ボートに首足よ〈受信さ
れてバッファされた場合に）−、ｉ　、１’Ｊ定確詔（
Ａｃｔ（）パケットが送り返される。パケットは正しく
受イｄされたがインターフェイスがこれをバッファでき
ない場合にをユ、否定確認／ＮＡＫ）が送ル返される。

送信不良の場合には、送信ボートは、裁定及び送信を行
なうか或いは成る遅延時間侍期した後に裁定及び送（ｇ
を行なうかを同じ確率で直ちに判断する。遅延が行なわ
れた場合にｒよ、遅延時間の仮に同じ＋ＩＪ＆ｌ、ｌｉ
がなされる。これは再送（ｆｉが行なわれるまで繰り返
される。このランダム遅延（指故関数的な配分）けデッ
ドロック状態を打ち破るために用いられる。これについ
ては、Ｗｉｌｌｉａｍ　Ｄ−５ｔｒｅ−ｃｋｅｒ、　Ｊ
ｏｈｎ　Ｅ、　Ｂｕｚｙｎｓｌｃｉ及び］）ａｖｉｄ　
Ｔｈｏｍｐｓｏｎ　　氏の７回線争４−裁定式直列バス
用のデュアルカウント、ラウントロピン分配式裁定技術
（Ｄｕａｌ−Ｃｏｕｎｔ、　Ｒｏｕｎｄ−Ｒｏｂｉｎ　
Ｄｉｓｔｒｉｂｕｔｅｄ　Ａｒｂｉｔｒａｔｉｏｎ　Ｔ
ｅｃｂｎｉｑｕｅ　ｆｏｒ　Ｃｏｎｔｅｎｔｉｏｎ−Ａ
ｒｂｉｔｒａｔｅｄ　５ｅｒｉａｌ　Ｂｕｇｅｓ　）”
と題する米国４ＩｉｌＩ許出願を参照されたい。

実チヤンネル層は２つのボートのデータリンク層間のイ
ンターフェイスである。データパクーツトは調整されそ
してライン駆動装置によってバスに送出され、その他端
で、行先ボートに受（ｉされる。

各パケット（刀・２図参照）のデータ、アドレス、ＣＲ
Ｃ、見出し及び後書き成分は、パケットが実チャンネル
に通された時に、−繍に組立てられる。

このノーは、バス′ｔ−経てデータを転送する瞳に、媒
体に対して特定のタスクｆ：火打する。これには、ブー
タフ０フ２４ｄ号を開化し、データ音クロックで工ンコ
ー　ドし、デー、ＩＺをデコードし、クロックを分驕【
−１媒体を駆動してこれを斐け１１ゾシ、ギヤリヤ検出
１ｆｊｉｉ理伯号を発止し、−１１，てデータ信号をボ
ートからボートへ送ることが含゛まれる。このＪ−は、
ボート／ノード間に′電気的な適−８′性を与えると共
に、データ転送に対して信籾性のある手段を果たす。好
壕（−いキ・ヤリャ検出回路、クロック分離１２１路及
びクロック／分離回路が６１は列データ通信９７２月」
のインター　７−１−イス（Ｉｎｔｏｒｆａｃｅ４ｏｒ
　５ｅｒｉａｌＤａｔａ　Ｃｏｎｕｎｕｎｉｃａｔｉｏ
ｎｇ　１ｉｎｌｃ　）″と題する米国特許出願に開示さ
れでいる。

パケット本体の一般的なフ」−マットが第４図に示され
ている。第４図に示込ＪＬ／ｃように、パケット本体は
、オペレーションコード（ｏｐｃ）を含む２・１バイト
４２と、特殊なＷＩｉコード修正子よυ成る７２グを含
む第２バイト４４と、パケット型の特殊情報を言む一連
のバイト４６とで構成される。各々のパケット本体と共
にデータリンク層とやり取りされるパラメータは、ＤＳ
Ｔ、　ＳＲＣ，ＢＯＤＹＬＥＮ　５ＴＡＴＵＳ　として
示される。ＤＳＴは、送信の場合はパケットを受は取る
ボートの番号（即ちｄｏｓｔｉｎａｔｉｏｎ　）又は受
信の場合にはそのボートの・−号を指す。ＳＲＣは、バ
ケツ）ｋ送出する場合にはその開始ボートの番号（即ち
、ａｏｕｒｃａ　）又は受信の時にはバケツ）ｋ送った
ボートの曲￥＋を指す。

ＢＯＤＹ　ＬＥＮはパケット本体の長さをバイト単位で
表わす。これは形式によって特定であるので、各形式の
パケットごとに値が指定さｉシる。実際のパケット長さ
、バーｆト、は所定の量だけ１３０１）Ｙ　ＬＩＣＮの
（＋ｆｔとは異なる。５ＴＡＴＵＳは、受信パケットと
共に送られてこれらパケットの送信仮に戻されるパケッ
トの状態を指す。

逐次性及び段先順位 ボート（ボート駆動装置によって作動が開始されるもの
及び受イばしたパケットによって作動が開始されるもの
）の作動は多数の後先順位で行なわれる。これにより、
性能が重要視されるトランザクションの待ち時間が短縮
される。もちろん、待ち時間は主としてネットワークの
負荷の関数であるから、実時間応答を保証することはで
きない。

然し乍ら、この４ｊＡ構を用いて、所望のバンド帯を非
比例的に与えることができる。逐次性はパケット本体の
ベースでボート対間に保持されねばならない。後先順位
の決定は各々のパケットに対して行なわれるが、実際に
は、実行手段のパイプライン化によって限定される。後
先順位決定についての唯一の保証は手前のオペレーショ
ンをベースとして呆九される。オペレーションはサービ
スに対して特定のものであるが、＠−に指示のない限ｐ
。

特定のパケツｉｆ送出することよ構成る。

次のような１組の規定によシオペレーションの後先順位
シーケンスが定められる。

第１の優先順位のオペレーションが実行されている間に
、更に優先順位の高いオペレーションが同じボートで行
なえるようになった場合には、俊先順位の低いオペレー
ション全パケット間に閉じ込めて優先順位の高いオペレ
ーション全完全に実行しそして優先順位の低いオペレー
ションヲ再開するように最適な処置がとられる。この最
適な処ばは４個のパケットに限定され、即ち後先１貝位
の筒いオペレーションが行なえるようになった後には、
優先順位の低いオペレーションの４　個Ｌｕ　下のパケ
ットが送信される。

いかなる故の優先順位を用いることもできる。

４個の優先Ｉ１１位を設けるのが好ましいと分った。

仮想回路 仮想回路は、一連のパケットに対して質の高い作用を果
たすために用いられる機構である。前記したように、仮
想回路の制御の下でのパケットの供給ｉ１．損失がなく
、エラーがなく、逐次であシそして重複がないように保
証さハる。この回路は送信ボート及び受信ボートにおけ
る１組の状態変数で杓成される。仮想回路はボートごと
のベースで維持される。即ち、各々のボート対は他の回
路に対する仮想回路状態を有している。それ故、各ボー
トにおいては、状態値の配列が維持され、ボート当たり
１組が仮想回路によって″接続”される。

ボートに指定される通信機構の多くは仮想回路を用いて
いる。実際には、使用中のいずれかの機構によって同じ
回路が同時に共有される。回路の保証は、特定のパケッ
トの形式に拘りなく（その形式のものが回路を使用する
限シ）パケットごとのペースで果される。回路の状態は
、各ボートの６つのビット、即ち回路状態（Ｃ８Ｔ）　
、送信ジ−タンス番号ＣＮ５）及び受信シーケンス番号
（ＮＲ）より成る。回路状態（Ｃ８Ｔ）ビットは特定の
回路が初期化されたかどうか′ｔ−表わしている。その
値はオープン（ＯＰＥＮ）（初期化され、６オン”であ
る）及びクローズド（ＣＬＯ８ＥＤ）（初期化されず、
“オフ”である〕である。各状態を宍わすビット値はそ
の場合によるが、示唆された値はオープンが１であシそ
してクローズドが０である。

送信シーケンス番号（ＮＳ）は、送信さるべき次のパケ
ットの番号（又は供給が試みられている現在パケットの
幼゛）である。受イばシーケンス番号は受信式るべき次
のパケットの番号である。迭イｇ終了時に、パケットを
供給すべき時には、フラグフィールド４４の規定ビット
に現在ＮＳ値がロードされる。データリンクが送信成功
状態を送り返す時にはＮＳ値がモジュロ２に増加される
（即ち、袖紅化される）。受信ボートにおいて、成る回
路に対してパケットが受イＪされる時には、シックフィ
ールドのＮ　Ｓビットの値がＮＲの現在値に対してチェ
ックされる。これらがすしければ、そのパケットが父は
容れられ、ＮＲの補数がとられる。

さもなくば、そのパケットが捨てられる。これは重復パ
ケット′ｔ−捨てる機構である。確認信号（データリン
クレベルにある）がバスエラーによって失なわｈた場合
には、送信端によってパケットが送信し厘される。パケ
ットが実際に受信さＪ′シたが確認のみがなされなかっ
た場合にｔま、ＮＲの補数がとられ、そのパケットが受
は入れられる。送信し直されたものを受は取った際に）
：ｉ、ＮＳがＮＲに等しくなく、第２のパケット（重複
）が捨てられるが、データリンクノーにおいて確認され
る。

パケットが回路に送られたか或いは回路に受は入れられ
たかが回路の状態によって決定される。

送イぎ端において回路が閉じた場合には、仮想回路パケ
ットがその回路に対して送られない。受信ボートの状態
が閉の場合には、その回路に対して入って来る仮想パケ
ットがボートレベルにおいて捨てられる。仮想回路パケ
ットの送信に失敗し斥場合には回路状態が閉にならねば
ならない。更に、ボートはいっその回路を閉にしてもよ
い。一般に逐次性のあるエラーはいかなる形式のもので
あっても回ＦＮｒ１−閉状態にしなければならない。

デーメグラム 全てのボートは、両方向性の汎用デーメグラム作動を果
たす。ノード＃′ｉ所定の最小長さのデータグラムデキ
ス）ｔ−処理できねばならない。この例においては、こ
の最小値が５８バイトである。例えば４０８９バイトの
ような成る所定の最大バイトまでの大きな値を以前の協
定に基づいてボート間で使用してもよい。サイズ増加制
限に対する以前の協定は更に高レベルのプロトコルに１
９だねられる。

データグラム本体のフォーマットが刃２５図に示されて
いる。第５図に示されたように、データグラム本体の第
１バイト４８は、データダラムを表わすオペレーション
コード（ＯＰＣ）ｆｆｉｉんでいる。

牙２のバイト５０において、下位の７ビツトはゼロでな
ければならず（ＭＢＺ）、最上位ビット５２はデータバ
ッキング（ブロック尚たり５１２又は５７６バイト）の
型式ヲ弐わすノくツキングフオーマソトフラグＰＦ’（
ｒ含んでおり、これをま幾つ力為の形式のボートに対し
て有用である。残りの）くイト５４は、ボート１−へ送
られるデータグラムテキストを含むテギストフイールド
より成る１、従つＣ、データダラムについては、その本
体の長さくノ（イト数ンがテキストの長さく）（イト数
）プラス２　Ｋ等しい。

メツセージ メツセージ機構に１仮υ回路を用いて非常に高い信頼性
で単１ノ（ケラトを供給する。メツーヒージはその長さ
を変えることができ、構造上の長さは０から成る上限値
（例えば４０８９バイト）までである。ボート間で交換
できる最大サイズのメツセージは以前の協定事項によっ
てｉ冒ｊレベルプロトコルにおいて決定される。然し乍
ら、メツセージを受は取ることのできるボートは、例え
ば５８バイトという少なくとも上記の構造上の長さをも
つメツセージを受信できねばならない。

メツセージのパケット本体のフォーマット６０が第６図
に示されている。このようなフォーマットには、牙、１
バイト６２、第２バイト６４及び板数側のバイト６６が
含まれ、この後者は可変長さのメッセージテギストフィ
ールドより成る。第１バイト６２は、パケットがメツセ
ージパケットであること′ｔ−表わすオペレーションコ
ード（ＯＰＣ）を含んでいる。刀・２バイト６４は４つ
のフィールドに分けられる。その最下位ビット６８Ａは
０即ちＭＢＺでなければならない。次のビット６８Ｂは
送（ｉｆフシ−ンス番号を含んでおり、これは回路の行
先ボートに対するＮＳの現在値を保持している。次の５
つのビット、即ちフィールド６８Ｃは０でなければなら
ない。最上位ビット６８Ｄは、成る型式のボートによっ
て使用されるデータバッキングの形式全表わすパラキン
グツメ−マット（ＰＦ）７シグを會んでいる。

データ転送 本発ψｊのデータ転送機構は、サイズが単１パケットに
制限されないような大きなデータブロックの転送を果た
す。もちろん、パケットの個数については、バッファサ
イズに基づいて１「容できる成る上限がある。データブ
ロックは多数のパケットに分けられ、これらのパケット
はデータリンクノーによって個々に転送される。転送の
状愈は、データ送信端に維持ちれる。絖与取シ及び曹き
込みの内作動が行なわれるが、その各々は開始ボートに
ふ・いて作動が終了した瞳に確認される。

データ転送に宮まハる金てのパケットは、質の昼いサー
ビスを果たすように仮想回路を経て送られる。データ転
送は所定の長さをもつ叶（メメ伺きバッファを参照する
。バッファの呼称を実際のメそリスベースヘマッピング
する操作は、その場合場合に応じて特定に行なわｆ＋、
る。送（ｔ４Ｔされたパケットは、バッファの呼称、長
さ（バイト）及びオフセット（各々６２ビツト）のみｋ
ｍ照する。オフセントマツピングも場合場合に応じたも
のである。

オフセントけ、パケットのデータをバッファのどこに入
れたりどこから１１覧り出したりするかを決定する４、
バッファの１ｒｆ−イ丙Ｎｆ的、オフ・ヒツト及び良さ
は転送前に高レベルプロトコルによって決定しなけｔｌ
ばならない。この、［うなプロトコルは本発明の部分を
構成するものではなく、それ故詳細にｊＱ明し々い。

データ全書き込むためには、ボートは、適当なオペレー
ションコードを用い“°Ｃ転送パケッＩ−全行先ボート
へ送信するだけである。転送の最伎のパケットは、特殊
フックでマークが付けられている。

このようなパケツ）・ｆ受け）１ンつた際に、転送が首
尾よく終った場合に＃二ｉ　、受信ボートが、この状態
を指示する特殊な確認パケットを送シ返す。データ′？
Ｉ：読み取るためには、ボートは、ソースバツ７ア及び
行先バッファの呼称及びオフセット並びに転送長さを保
持した特殊な要求パケットを送信する。受（ｇボートは
、あたかもこれがその要求を発【７ているボートにデー
タを書き込むかのように応答する。この場合も、転送の
最後のパケットは特殊なフラグでマーク付けされている
。これは転送がｉ″尾よく完了したという確認を開始ユ
ニットに与える。

以下で更に述べるように、耽み取シ作動によって発生さ
れる特殊胃求パケットは、データ書き込み作動信号を開
始ユニットへ送シ返すように受信ボートに命令する指示
を含んでいる。従って、遠隔ボートにある開始ユニット
によって書き込み作動が行なわれる。それ故、書き込み
作動が行なえるようになると、実質上コストを追加せず
に、読み取り作動機能も得られる。更に、コマンド全遠
隔ボートへ送って、この遠隔ボートのホストコンピュー
タの介在なしにこのコマンドｆ：　ｒｔｊ接実行させら
れるような一般化された機能もアリ、これは例えば−１
ｔＪｒに対して特に有用である。

読み取り又は番き込み転送を行なう際にエラーが生じる
と、これを検出したボートにおいて仮想回路が閉になる
。この閉回路は転送の完了を阻止する。エラーを検出し
たボートのみがこれを知る。

必要ならば、高レベルプロトコルを用いて、他の関連ボ
ー）Ｋエラーを知らせ、そして回路を再び初ル」化しな
ければならない。

牟１転迭のデータパケットは連続的に送信される必要ｉ
′ｉない。こｔ′ｌらのパケットは前記したように別の
転送のパケットと共に散在してもよい。

バッファ記述子表 呼称付きのメモリバッファは、バツンア記述子＆（ＢＤ
Ｔ）のバッファ記述子によって指定される。

バッファの呼称は６２ビツト値であシ（例えば）これは
刃・７図に示すようなフォーマットを有している。坩・
７図に示されたように、Ｂｌ）Ｔへのオクタワードとし
て下位の１６ビツト（６９）が用いられる。上位の１６
ビツト（７ｔｌ　）は”キー”として働くフィールドで
ある。このキーはバッファ記述子の対応キーフィールド
に一致しなければならない。このインターロックキーの
便用によシ、バッファを不適切にアクセスするおそれが
少なくきれる。

バッファ全開状態にするため、ボート駆動装置は適当な
フィールドにバッファ記述子を入れ、そして有効（即ち
Ｖ″）ビットをセットする（以下Ｃ照う。この点におい
て、バッファ記述子及びこれに関連したバツスアマンビ
ングＰＴＥＣν１」ち、ベージ・テーブルｅエントリー
）はインターフェイスによって所有される。

バッファを閉にするために、ボート駆動装置はＶビット
をクリヤし、インターフェイスがそのバッファに対して
内部に隠されたアドレスを変換しないように確保する。

バッファ記述子のフォーマットが刃／８図に示されてい
る。最初の長いワード（即ち、４つの８ビツトバイ））
７１Ａは６個のフィールドに分けられる。下位の９ビツ
トよシ成る第１フイールド７１Ｂは、ＰＴＥによって定
められたページのバー（）　０に対するバッファのスタ
ートパイｉ指示するバッフ７；ｔ７セ７ト（ＢＵＰ　０
ＦＦＳＥＴ　）　ＩＩＭ　ｋ　ｔみ、ＰＴＥのアドレス
はバッファ記述子（以下参照）のＰＴ　ＡＤＤＲＥＳＳ
　　フィールドによって与えられる。次のフィールド（
７１Ｂ）、即ちビット９−１１、はゼロでなければ在ら
ない。第１２ビツト７１ＤＨ１ビツトのアクセスコント
ロール（ＡＣ）フィールドである。次の２ビツトはアク
セスモートｃＡＭ）フィールド７１Ｅをなし、これはア
クセス制御の場合に、ホストコンピュータのＰＴＥのＰ
ＲＯＴフィールドに対してチェックさるべきモードを指
定する。ビット１５は１ビツトの有効（即チ”Ｖ”）ビ
ットフィールド７１　Ｆ’である。これがセットされる
と、バッファが開となり、その他のフィールドは有効情
報を含まねにならない。長いワード７１Ａの油部分は前
記したバッファＫ　Ｅ　Ｙフィールド７１Ｇである。

刀ｒ２の長いワード７１　Ｈはバッファの長さくＢＵＦ
　ＬＥＮ）　ｔ−含んでいる（Ｊ４１位はバイト）。

ＰＴ　ＡＤＤＲＥＳＳ　　と称された牙３の長いワード
７１１は、バッファをマツピングするＰＴＥのベクトル
の底のシステム仮想ア１゛レヌを含んでいる。第４の長
いワード７１Ｊはソフトウェアの−ｆｃｖ：Ｊにとって
おかれ、ボートはこれを無視する。

仮想回路記述イ入 インターフェイスは、シーケンスちれた転送に対し、ボ
ート対に組合わされたホストメモリ間の仮想回路を来た
す。同じコマンド待ち行列（以下膠層）のコマンドに対
し、逐次の通信が保鉱さ１１−る。然し、成るコマンド
か優先順位の高いコマンド待ち行列に挿入された後に別
のコマンドかり先順位の低いコマンド待ち行列に挿入さ
れた場合に前者が先に実行される以外は、コマンド待ち
行列に対し逐次性は保証されない。

仮想回路の状態は（ＥｉＭ回路記述子光（ＶＣＤＴ）に
記憶される。このＶＣＤＴは、ネットワークのインター
フェイス（そのメートに対する局部的なインターフェイ
スを含む）当たシ１つの仮想回路記述子（ＶＣＤ）”を
含む。刀・９図にフォーマットが示されたＶＣＤは、５
つのｉｋ報フィールド、即ち回路状態（Ｃ８Ｔ）、送信
シーケンス番号（ＮＳ）、受信シーケンス番号（ＮＲ）
、デ・−タグラム７り−待ち行列禁止（ＤＱＩ）、及び
経路状態（ＰＳＴＳ　）、よシ成る。ｖｋ者の２つのフ
ィールドは仮想回路状態の１部ではなく、便宜上、ＶＣ
Ｉ′）に担われる。

回路状態フィールド７１には回路が開（１″）であるか
閉（０″）であるか全指示する。ＰＳＴＳ　フィールド
７１Ｐはバス経路（単数又は複数）の状態を指示する。

例えば、ゼロの場合には、２路系統の両経路が不良であ
シ、ＩＱの場合には、第１経路が良好であシ、２の場合
には他方の経路が良好であり、６の場合には両経路が良
好である。

回路に送られるべきパケットは、送信ボートＶＣＤから
のＮＳ値を保持し°Ｃいる。このパケットが確認された
時には、送信１１ζ−トのＮＳ値の補数がとられる。パ
ケットを送信するコマンドが発せられない場合には、Ｃ
８Ｔビツトをクリヤする送信ボートによって回路が閉状
態にされる。仮想回路が閉状態であれば、同じ回路に送
信を試みる次のコマンドも発せられない。いったんパケ
ットが回路に送られると、確認信号が送υ返されるまで
仙のパケットは回路に送られない。

回路に送られて来るパケットは、送信ボートＶＣＤから
のＮＳ値を保持している。この値は、受信ボー）　Ｖ　
Ｃ１）のＮＲ値と比重さＪ’Ｌる。これらが停しい場合
には、そのパケットが受り入れられＮＲの補ａがとられ
る。もし両者が等しくない場合には、おそらく確認信号
が失なわれたことによΣ重複パケットとしてそのパケッ
トが捨てられる。

入って来るパケットに対して回路が閉状態である場合に
は、そのバク°ットが捨てられる。送イη側でハ装置レ
ベルプロトコルによってこれｔ仕出しなければならない
。

相互接続システム全体のアーキテクチャは次のような９
つの構造素子を含む（牙１６図参ハ（１）。

（１）ここに説明しそして他の特許出願にも開示された
ボー）　２６　Ｂ　；　Ｑ）ボートを制御するボート駆
動装置２６、即ちホストコンピュータソフトウェア；（
６）コマンド待ち行列２０２、即ちボートに指令を与え
るためにボート駆動装置によって使用される待ち行列；
（４）レスポンス待ち行列２０４、即ちボート駆動装置
にレスポンスを与えるためにボートによって使用される
待ち行列、（５フデータグラムフリー待ち行列２０６、
即ちレスポンス待ち行列に挿入されないコマンド待ち行
列入力を入れる場所として、及び受（１ｊパケツトから
のレスポンスに対する待ち行列入力のソースとしてボー
トにょシ使用される待ち行列；（６）メツセージフリー
待ち行列２０８、即ち、データグラム７り−待ち行列と
同様であるが、メツセージ型コマンド及びレスポンスに
対してシーケンスされる待ち行列；（７）バッファ昭連
子表（ＢＤＴ、＋　２１０、即ちバスパケットバッファ
と仮想アドレススペースバッファとの間テ直接データを
転送するのに用いられる呼称付きバッファ記述子の表；
（８）ボート待ち行列ブロック２１２、即ち、ボート及
びボート駆動装置によって使用されるデータ構造体であ
って、コマンド及びレスポンス待ち行列の児１１１Ｌ’
に含み、フリー待ち行列の見出し、７り−待ち行列入力
のｔイズ、仮想メモリマツピングデータ構造体のアドレ
ス及び長さを指示するもの；及び（９）制御／状態レジ
スタ２１４゜これらは第１６図に示されておシ、これに
ついて以下に述べる。コマンド待ち行列、レスポンス待
ち行列、データグラムフリー待チ行列、メツセージフリ
ー待ち行列、及びバッファ記連子表は、各々のポストシ
ステムの仮想アドレススペースにアドレスをもつメモリ
内構造体である。ボート待ち行列ブロックは物理的にア
ドレスされるメモリ内構造体である。制御／状態レジス
タはＩ１０アドレススペース内にある。

コマンド待ち行列は、実行前にコマンドを保持するメモ
リスタックをなす。コマンドがコマンド′待ち行列の見
出しに達すると、これがボートによって取シ出されて実
行される。上位番号のコマンド待ち行列入力に対する入
力は、規定により、下位番号のコマンド待ち行列入力に
対する入力よシ俊先順位が向い。優先順位の高い待ち行
列が空でない間には、優先順位の低いコマンド待ち行列
入力に対するコマンドは実行が開始されない。後先順位
の低い入力に対するコマンドが実行されている間に後先
順位の商いコマンド待ち行列にコマンドが挿入された場
合には、優先順位の低い入力に対するコマンドは、（匈
現在バケント及びその他内部にバッファされたパケット
（全ての再試み’ｆｃ　Ｆｌｉ−む）の伝送を完了する
か、又は（り史に別のパケットを送信する必硬がある場
合は実行を保留する。

後者の場合にに、優先順位の向い待ち６列入力に対する
コマンドが実行されてし゛まった時にコマンドの実行を
再開する。

ボートによシレスボ：／ス待ち行列２０４を経てボート
駆動装置に与えられるレスポンスは、（１）実行ちれた
コマンドの待ち行列入力か、又はＱ）バスを経てパケッ
トを受けたことにより生じる待ち行列入力かのいずれか
である。ボート駆動装置は空のレスポンス待ち行列に入
力を挿入する時は割シ込みを要求する。

データグラム７り−待ち行列２０６が空であることがボ
ートに分った場合に幻、このボートがパケットを捨てる
。データダラムフリー待ち行列入力は、シーケンスされ
ないデータグラム型コマンド及びレスポンスに対するも
のである。

メツセージフリー待ち行列２０Ｂについては、人力を取
り出そうと試みる間に待ち行列が空で記ることがボート
に分った場合に、ボー！・は割り込み′？Ｉ：要求する
。

データの誓き込み 成るボートから別のボートへデータ七億・き込む作動全
牙１０図について駒、明する。第１０図に示されたよう
に、データを転送しようとする発信ボート７０は、先ず
このデータをそのメモリバッファから・ｆンターフ工イ
スのバケ？ドパツノアロ４へ読与込み、このバッファは
データ全適当なブイズのパケットに分割する。ステップ
７２を疹１１はされたい。こ７′Ｌらのパケットは送イ
に／″−タ（ＳＮ’ｉ’ＩＪＡＴ）パケットと称する特
定型式のパケットとしてバス１８を経て送られる。これ
らはバク′ソト７４　（０）ないし７４ＣＬＰ）として
示されている。バケツ１７４　（ＬＰ）はｋＡｆａｔの
転送パケットであり、その意味を示す最終バケツ）（Ｌ
Ｐ）フラグと称する特殊なフラグを有している。各々の
バクビト７４（ｉ）は、行先バッファの呼称と、受５１
５−／　ｒｉ；答ノード８０　ＶＣおいてデータを古き
込む場所全決定するオフセントとを支持している。

バケツ）ｋ受は取るボート８ｏにおいては、ＬＰピント
の組と共に５ＮＴＤＡ１’パケツトヲ受は取ると、転送
の終了が指示される。ニジ−が生じなかツ７？、場合Ｋ
Ｈ１状態８２、確ｇ（ＣＮＦ）パケットがボートに送シ
返され、このボートはデータを送出する。ステップ８４
．ＣＮＦパヶッ）　’ｔ−受信すると、ステップ８６、
開始ボートは、転送が首尾よく行なわれたことを知る。

データ全受信する際又はＣＮＦパケットを送信する際の
何らかの時期にエラーが生じた場合には、仮想回路を閉
状態にしなければならず、転送の終了を阻止する。ステ
ップ８８ａ、８８ｂ、８８ｃ及び８８ｄ０ＣＮＦパケツ
トを送り返す作動は好ましくは、その迅速な通信を確保
するに充分な所定の画先順位で行なわねばならない６、 過当な５ＮＴＤＡＴパケツトの本体のフォーマントが１
’１１図に示されている。第１バイ）９２ｒま、５ＮＴ
ＤＡＴ　／＜ケラト會示すオペレーションコードを廿む
。第２バイト９４の最下位ビット９６はＬＰフラグを含
む。このバイト９４の牙２ビット９８はシーケンス番号
フラグＮＳを含°む。このバイトの他のビットは０でな
けれＶ、丁ならない。全体的に１００で示された次の９
つのバイトはトランザクション鐘別子ＸＣＴ　ＩＤを含
む。

全体的に１０２と示された次の４つのバイトは、受（Ｍ
バッファの呼称ＲＥＣＮＡＭＥ　を含んでいる。これに
続いて、全体的に１０４で示され７’ｃ４つの他のビッ
トがあり、これは受信バッファのオフセラ）　１ｃ　０
ＦＦＳＥＴを指定する。仙のノ（イトは、書き込まれつ
つあるデータを含むフィールド１０６より成る。

適当なＣＮＦパケット１１０の本体のフォーマットが第
１２図に示されている。このフォーマットはＣＮＦパケ
ットを示す最初の）（イトのオペレーションコード１１
２で始ま９、次いで７ラグノ（イト１１４が続き、ここ
でｌｉ刃′２ピント１１６以外の全てのピッＩ・が０で
なければならない。ビット１１６は行先ボートに対する
シーケンス番号フラグＮ５ｔ−含む。次の９つのバイト
はトランザクション醸別子フィールド１１８より成り、
これは対応する５ＮＴＤＡＴ　パケットと同じ値ケ有し
そしてこ、ρパケットを形成したＬＰフラグの組を有し
ている。

データの読みＪｌｌｌ／シ 前ｉ己したように、データをその臂求ユニットへ送り返
すことを袂求することによシ遠隔ノード／ボートからデ
ータが此み取られる。データ絖み取シ作動を第１６図に
ついて欧明する。発信ボート１２０がデータ要求（ＤＡ
ＴＲＥＱ　）パケット全発生することによって作動が開
始され、ステップ１２２このパケットはバス１８によっ
て応答ボート１６０へ送られ、ここからデータが読み取
られる。

ＤＡＴＲＥＱパケットは、転送データ及び転送長さくバ
イト数）を供給し受は入れるように、バッファの呼称及
びオフセットを指定する。エラーが検出された場合には
、仮想回路が閉となる。ステップ１２４゜さもなくは、
要求され九データは、ボー）１３０のメモリにこれが記
憶されているところのバッファからそのボートのパケッ
トバッファへ睨み込まれ、ステップ１２６、次いテデー
タが５ＮＴＤＡＴパケツトとして送られるのと同様に、
戻りデータ（ＲＩＥＴＩ）ＡＴ　）パケット１２８　Ｃ
ｏ）ないし１２８　（ＬＰ）として送られる。ｊｔＬ後
のＲＥＴＤＡＴバクット１２８　（ＬＰ）は、セットさ
れつつあるＬＰフラグによってマーク付けされる。各々
のＲ四〇４Ｔパケットはこれが受は取られる時にバッフ
ァされ、ステップ１３２、そしてＬＰ７ラグの受信は転
送の成功を確認する。ステップ１６４゜転送中にエラー
が検出されるか、ステップ１６６、又ｎ９−４ｔｉ中に
エラーかに出でれると、ステップ１６８、仮想回路が閉
にされ、転送が中止される。

返送さるべき個々のパケットのサイズは、最後のパケ′
ット以外、要求パケットにおいて指定される。最大許容
サイズは以前の協約により関連ボート間で高レベルプロ
トコルを用いて決定しなければならない。

データ返送作動の後先順位は、ＤＡＴＲＥＱパケットノ
特定のオペレーションコード値によって指定される。

Ｉ）ＡＴＲＥＱ　／＜ケラト１４０の本体のフォーマッ
トが第１４図に示されている。牙１バイト１４２は通常
そうでおるように、オペレーションコードである。図示
式れたように、このオペレーションコードは要求の優先
順位によって異なる。第２バイト１４４は、通常そうで
おるように、Ｆ’Ｌ八〇へバイトである。このバイトの
ビット０．２及び６は０工なければならない。刀・２ピ
ット１４６ｔｊ：ＮＳフラグを含む。最上位ビット１４
８は返送データ転送に対する基本的なパケットサイズを
示−ｊＰフラグを含み、ここでは、２つの基本的なパケ
ットサイズを用いることができる。例えは、利用者は５
１２バイトフオーマツトと５７６バイト７オーマツトと
の間で選択を行なうことができ、Ｐフラグが０である時
は５１２バイトブロツクが指示され、Ｐフラグが１であ
る時は５７６バイトブロツクが指示される。ビット位置
４〜６の６ビツトフイールド１５０にあるＭフラグはバ
ク゛ットサイズの倍数を指示し、パケットデータ長さは
Ｐフラグと係数ＣＭ＋１）との槓によって決定された基
本的なサイズに等しい。

次の９個のバイト１５２はトランザクション識別子ＸＣ
ＴＩＤｋ會む。この次には４つのバイト１５４が続き、
これ＃５ｔＸＣＴ　ＬＥＮと示きれた転送長さくバイト
舷）をきむ。この次には、別の４バイトフイールド１５
６が続さ、これは迭１ｄバッファの呼称ＳＮＤ　ＮＡλ
ＩＥ全きむ。

送信バッファのオフセン）　ＳＮＤ　０Ｆｌｉ”ＳＥＴ
　Ｌｉ　４バイトフイールド１５８において通信さｉＬ
る。これ、シζ続いて、受（ｉ４バッファの呼称ＲＥＣ
ＮＡν１１０を含む別の４バイトフイールド１６０がお
る。その後、バッファのオフセットＲＥＣ０Ｆｌｉ’Ｓ
ＥＴ　ｋ　６−む４バイトの最終フィールド１６２が続
く。

ＲＥＴＤＡＴ　パケット１２８の本体のフォーマットが
第１５図に示されている。これはもちろん適当なオペレ
ーションコードを含むバイト１７２で開ｋａ−ｊ−る。

ぞの後、２つの能動ビットのみを有するＦＬＡＧＳ　　
バイト１７４が続く。最下位ビット１７６はＬ　Ｐフラ
グを含Ｙｒｏこれ幻、転送のＭ後のバク゛ントにおいて
のみセットされる。次のビット１７８はシーケンス番号
フラグＮａｋ指示する。このバイトの他のビットは０で
なければならない。８バイトフイールド１８０はトラン
ザクション鍬別子を含んでいる。これに続いて、受信バ
ッフアノ呼称を定める４バイトフィールド１８２．！：
、パケットに対するバッファのオフセン）Ｔｈ指定する
別の４バイトフイールド１８４とがある。＝ｔｉフィー
ルド１８６は長さが可変で必り、送り返されるデータを
含む。

ホード／ホード駆動装置相互接続のアーキテクチャ素子
が第１６図に示されており、ホストコンピュータ２２Ｂ
、２４Ｂのボート例えば２６Ｂ及びこれに関連したボー
ト駆動装！２３は、１つ以上のコマンド待ち行列（その
うちの１つのみ、２０２が示されている）、レスポンス
待チ行列２０４、データグラム及びメツセージのフリー
待ち行列各々２０６及び２０８、パンファ記述子表２１
０、ボート待ち行列ブロック２１２及び制御状態レジス
タ２１４とを用いている。この図は、このアーキテクチ
ャが遠隔位置でのコマンド実行をいかに容易にするかを
示す。受信メツセージパケット（例えは、バケツ）２０
９）は、これらが受信さｔした時にメンセージフリー待
ち行列２ｏ８の入力にロードされる。ボート２６Ｂのデ
コーダ２１６はオペレーションコード’ｔ−Ｍて、パケ
ットをコマンド待ち行列２０２又はレスポンス待ち行列
２０４へ送るｃ、基本的に、ＲＥＱＩ）ＡＴ及び５ＮＴ
−ＤＡＴ（ＬＰ）パケットはコマンド待ち行列に送られ
、仙のパケットはレスポンス待ち行列に送うれる。

デコーダ２１Ｓ＃−１もちろん適当にプログラムさ７し
たボートプロセッサである。

各々の待ち行列入力は１対の“ポインタｎを含み、その
一方は手前の待ち行列入力のアドレスを指しそして他方
は次の待ち行列入力のアドレスを指す。これらのアドレ
スは予め構成されたシーケンスである必要はない。又、
各待ち行列は所定のサイズのものでなくてもよく、ポイ
ンタの１史用により、待ち行列のツ゛イズを変えること
ができる。

更に、各待ち行列は、インターロック装設例えば予め指
定されたビン）ｆ含むのが好“ましく、その値は待ち行
列が吠用中であることを表わす。

以上の説明は本発明の１つの物足の実′ｈ１！１例に限
定されるものではなく、本宛ＨＪｊは独々の基本構造を
もつデータ処理システムや、或いは種々ノ内部回路又は
設計を用いたシステムにおいても実施でき、本発明の前
記目的及び効果の全部又は幾つがを達成でき為ことか明
らかであろう。それ故、特許請求の範囲には、本発明の
京の鞘神及び範囲内に入るこれらの変更、イシ止及び捕
々の改良が全て網羅されるものとする。

【図面の簡単な説明】

第１図は本発明が有用に用いられるネットワークノー例
を示すブロック図、 第２図はボート間を通る情報パケットのフォーマットを
示す概略図、 第３図は本発明によるインターフェイスの機能部品の扁
レベルブロック図、 第４図は第３図のパケットの本体を示す概略図、第５図
は本発明によるデーメグラム型バケツトの本体のフォー
マツ）ｋ示す概略図、 １６図は本発明によるメツセージ型パクントの本体のフ
ォーマットを示す概略図、 オフ図は本発明によるバッファの呼称のフォーマットを
示す概略図、 オ８図は本発明によるバッファ記述子の概略図、オ９図
は本発明による仮想回路配連子表の仮想回ＷｒＨ己述子
のフォーマツトラ示す概略図、第１０図は成るボートか
ら別のボートへデータを送る（即ち誓き込む）プロセス
を示す７０−チヤ　−　ト　、 第１１図ｔま成るボートから別のボートへデータ管送る
（即ち、憂き込む）’ｆＣめのバク゛ントの本体のフォ
ーマットを示す概略図、 刃・１２図は確認パケットの本体のフォーマントを示す
概略図、 第１３図は別のボートからデー・夕を返送する（即ち、
銃み取る）プロセスを示すフローチャート、 第１４図は遠隔ボートからの７−タ′ｔ−要求する（即
ち、返送も【２くは絖ｙｈ　ｉ＋＊るノコマント本体の
フォーマントを示す概略図、 牙１５図は返送されつつあるデータに対するパケット本
体のフォーマットヲ示す餐略図、そして坩・１６図は本
発明のボート対ボート駆動インターフェイス全示す概略
図でを）って、離れたところで命令ｔ−実行する１ｃめ
にアーキテクチャ全いかに用いるかを示す図てめる。 １１〕・・・ネットワーク １２．１４．１６・・・ノード １．８川バス ２２Ａ、２２Ｂ、２２Ｃ・・・プロセッサ２４Ａ、２４
１３，２４Ｃ・・・メモリ２６Ａ、２６Ｂ、２６Ｃ・・
・バスインター７エイスノ４１Ｊもボート ２８・・・パンツアメモリ ２９・・・大証記憶装置 ０ 橘べ−１−ム釈７　ｋに Ｆｉｇ、１３ ７１Ｍ　　　　ｒ＋ｖ Ｆｉｇ、　／／ Ｆｉｇ、　１２

Claims (1)

1. 【特許請求の範囲】 １、　データ処理ネットワークの刀・１ノード（１４）
   番・Ｃ関連したメモリ（２４Ｂ）から上記ネットワーク
   の第２ノード（１６）に関連したメモリ（２４０）へ情
   報ブロックを転送する装置において、Ａ、転送される情
   報ブロックのソースとなるメモリバッファ（２５Ａ）を
   第１ノードに具備し、Ｂ０行先となるメモリバッファ（
   ２５Ｃ）を第２ノードに具備し、このメモリバッファは
   情報ブロックＹｅ受は取り、 Ｃ０各々ノメモリハツ７７　（２５Ａ％　２５　Ｃ）　
   ？−，ｒ、転送の？Ｊ１１に確立される呼称によって前
   （別され、この呼称は両ノードに既知であり、 Ｄ、　上記刀・１ノードと２・２ノードとの間で通信を
   行なえるように両ノードを相互接続するバス＋１ズ（１
   Ｂ）を更に具備【７、 Ｅ、ホストコンピュータ又は他の装■（２２ｉ１２４１
   ）をバス手段（１８）と相互づａ続する各ノードのボー
   ト手段（２６ｉ）′ｆ：更に具備し、Ｆ、情報ブロック
   を成るシーケンスの少なくとも１つのパケット（６７，
   ６８，６９）に組立てる手段（６２，６４，６６）を刀
   ・１ノードに具備し、各パケットの本体は行先バッファ
   のｌｌ’ｌ’称（１ｏ２）と、ブロックを配置すべき該
   バッファ内のオフセット（１０４）とを宮み、上ゎ己シ
   ーケンスの最後ノパケットは予め配置された最終パケッ
   トフラグによって識別さハ、 Ｇ、第１ノ・−ドのボート手段Ｃ２６Ｂ）は上記バスを
   経て上記パケッＩ・をオ、２ノードへ送るようにされ、 Ｉｆ、　　第２ノードのボート手段（２６Ｃ）は上記バ
   スから上記パケットを受け１１ゾるようにされ、そし、
   て ■、　刃・２ノードＣｒｔ　、受信したパケットを、該
   パケットで指示された行先メモリバッファに蓮択的にト
   キ込む手Ｇ　（２０Ｂ、２１６．２０４）’を偏見ｆｃ
   ことを特徴とする装置Ｒ。 ２、Ｊ、　　シーケンスの最伎のパケットであることを
   示す最４．乏パケットフラグをもったパケットで長わる
   成るシーケンスの関連パケットの受イごを確認するパケ
   ット＜　ｌｌ０Ｊを第１ノードへ送信する上ｄ己ボート
   手段（２６Ｃ）内の手段＜２０２）を牙２ノードに具備
   する特許請求の範囲第１８１に記載の装面３） ６、　刀・１ノードは上ｍｌ確認パケットの受（ｉに応
   じてそのホストへレスポンスを与える特許請求の範囲第
   ２墳に記載の装置。 ４、　Ｉ（、刃・１〕−ドｔＣアってパケツ）・全組立
   てる上記の手段は、バクーットの形式指示（即ち、オペ
   レーションコード）（４０Ａ）を各パケットにｊ小人［
   ２、このような指示は予め指定された複数Ｉｔｓのパケ
   ット形式指示から選択式）Ｌｌ　こノｌらのパケット形
   式指示にＱ−１、パケットが行先メ七すバツンアの情報
   をｊんでいることを示す第１のパケット形式指示と、パ
   ケットが第２ノードで火打ぢるべきコマンドを言んでい
   ることを示す第２の形式指示とが含−まれ、 Ｌ、受４ばしたバク°ツトを行先メモリバッファに−ｉ
   ！４択的に沓き込む手段を第２ノードに貝るｔｆｌ　ｌ
   、、この手段を」、 ｉ、各々の受信したパケットのパケット形式指示をデコ
   ードする手段（２１６）と、ｉｉ、　パケット形式指示
   が第１形式であるのに応答して、パケットのＩＮＮ同内
   容、指示された行先メモリバッファに案内りる＋！（２
   ［］４）とを備えている特許請求の範囲第１．ＴＬＪ又
   は第２ＪＪ４に記載の装置。 ５．１０綴内容を案内する上記手段＆：＋、ｌｉｌ！に
   、最終パケットフラグの有焦ｔ（も応もする特許請求の
   範囲第４項に記載の装ｆｉｆｆｉ。 ６　第２ノードＶ１、更に、 ｉｉｉ　、パケット形式指示が第２形式のものであるの
   に応８（７てパケットのコマンド゛内容′ｆ：実行させ
   る手段（２０２）を備えた％許蛸求の範囲第４項に記載
   の装置。 Ｚ　第２形式のパケットに対【７、パケットのコマンド
   内容が書き込み作１ｉｉ１１を表わし、これによシ第１
   ノーｌ゛は第２ノードが第１ノードヘ６Ｆ！込みを行な
   うようにさせることによって第２ノードをルｔ　）ｉ−
   ＪＩ！／ることができる特ｉｆｆ結求の範囲１６項にｍ
   ｌ載の装Ｗ、。 ８、第１ノードは、第２ノードからの送イη中に最終パ
   ケットフラグを受けた際にホストにレスポンスを与えて
   第２ノードからの絖み取りの祠了を指示する特Ｍ！ｆ梢
   氷の範囲オフ項にＨＱ載の装置ａ、。 ９八・１．第１ノードにあってパケットを組立てる上６
   Ｃ手段は、パケット形式］）イ示（即ち、オペレーショ
   ンコード）（４０Ａ）ｅ各パクットにｊ小人するように
   され、このような指示は予め指定された核数個のパケッ
   ト形式指示から退択され、これらの指示には、パケット
   が行先メモリバッファの情報をＳむことを示すＪ・１の
   パケット形式指示と、パケットが第２ノードで実行括る
   べきコマンドを含むことを示すち・２の形式指示とが含
   まλ１、Ｎ、受イばしたパケットを行先メモリバッファ
   に恵沢的に誓き込む手段を第２ノー、ドに具備し、この
   手段を一１゛、 １、　ボートからホストへ逐次に送られるべき情報を待
   ち行列入力に一時的に記憶するレスポンス待ち行列＜２
   ０４）と、 比実行さるべきコマンドを一時的に記憶するコマンド待
   ち行列（２０２）と、 ｉｌｉ、　ｌ−記のレスポンス待ち行列及びコマンｌ゛
   待、ち行７ｊ１」が１吏用できる待ち行列入力を維持す
   るフリー待ち行列（２０８）と、 ｉｖ、パケット形式指示が第１形式であるのに応答して
   メモリバッファパケットを案内１２、或いはパケット形
   式指示が第２形式であるのに応答してレスポンス待ち行
   列へパケットを案内するように、受信パケットのパケッ
   ト形式指示をデコードする手段（２１６）とを備えてい
   る４Ｍ’ｆ趙求の範囲第１項又は牙２項にｉｆ己載の装
   置Ｕ。 １０、データ処理ネットワークの牙１ボー）　（２６Ｂ
   ）に関連したメモリ（２４■りから上記ネットワークの
   第２ボート（２６Ｃ）に関連したメモリ（２４Ｃ）へ情
   報ブロックを転送する装置において、Ａ、　第１ノード
   にｔ３Ａ速し罠メモリ（２４Ｂ）に、転送される情報ブ
   ロックのソースと２するメモリバッファ（２５Ａ）を具
   備し、 Ｂ、第２ノードに関連したメモリ（２４Ｃ）に、行先と
   なるメモリバッファ（２５Ｃ）を貝１＋ｉ＆Ｌ、このメ
   モリバッファは１青報フ゛ロツク全受は取り、Ｃ１各々
   のメモリバッファ（２５Ａ、２５Ｃ）は、転送前に確立
   されたｌＩ＋称で猷別８れ、この呼称は両ボートに対し
   て既知であシ、 Ｄ、上■己牙１ボートと第２ボートとの間で通ｆ、（’
   ｔ−行なえるようにこれら両ボートに相互接続するバス
   手段（１８）を更に具備し、 ９１ｇホードはホストコンピコ、−タ（２２Ｌ２４１）
   （＋−バス手段（１８）と相”ｊ、　４ｊｊ、＾６ｒ１
   ．−１Ｆ、上記第１ボートは１”８報ブロツクを成るシ
   ーケンスの少なくとも１つのパケット＜　６７．３Ｂ、
   ６９）に組立てる手段（６２，６４，４６）をイ＋ｉｄ
   え、各パケットの本体を１、行先バッフγの呼＜／！；
   　（１０２）と、（Ｎ午艮）゛ロックを自己１ａすべき
   ム亥バッファ内のオフセット（１０４）とｋ　′ｉ３−
   　’％　、上ｍｌシーケンスの最仮のパケットは予め配
   置された最終ノ（ケツトフラグによってｈす（別され、 Ｇ、第１ボー）　（２６Ｂ）はバスを経て第２ボートへ
   上Ｉ「：パケットを込イ、□１２、Ｉｌ、　　刃・２ボ
   ー１．＜２６ｃ）ｋ１バスから」二「己パクットを支は
   取り、そして ■、牙２ボー；・幻、受イｉ　Ｌ　ｔｃパクットを、ム
   貞パケットで指示された行先メモリバッファに舊択的に
   醤き込−’、１’　”Ｆ段（２０８，２１６，２０４）
   を備えていることをｑも０体とする装置°。 １１、ホストド称するコンピュータ（２２ｉ、　２４　
   ｉ）又番ま他の装置を通イ目バス（１８）に相互接続し
   、バスを経て互いに油化するホス１のネットワークを形
   成するのに用いられる装−’（２６ｉ）において、この
   ような装Ｕはボートと称され、名々のホスト（例えは２
   ２Ｂ、２４Ｂ）番まメモリ装置１ｆｆｉ（２４Ｂ）を備
   え、該メモリ装置は、バスを経て転送される情報ブロッ
   クのソースとして〜く少なくとも１つのメモリバッファ
   （２５ＡＪと、バスヲ経てポス］・へ送られる１１゛ｆ
   報ブロツクの行先と１．て鋤く少なくとも１つのメモリ
   バッファ（口・りえば、２５ｋ）とを・有（７、こｈら
   のメ七すバツ７アに＃′ｉ呼称が付けられでおり、上記
   装置Ｉ　＆Ｊ’　％ ホストによって供給さ）また情報ブロックを成る一ノー
   ユンスの少なくとも１つのバク°ット（６７，６Ｂ、６
   ９）に組立てる手段をｊ４備し、各パケットの本体は、
   転送４Ｃ対する行先バッファの呼称（１（゛）２）と、
   パケットを也き込むべき行先バッファ内のアドンスに対
   するオンセット（１０４，）とをざみ、そ（７て史に、
   上記シーケンスの少なくとも１つのパケットをバスに送
   信する手段を具備することを特許とする装置ｄ。 １２、バスを経て送られた信けを受けｉｌｌ／る手段と
   、シーケンスの最戊のパケットであること全指示する最
   終バク°ツトフックをもったパケットで終わる成るシー
   ケンスの関連パケットが市しく受１ｇされｌζこと′を
   イ１°に誌するバケット全バスを紅−Ｃ送信ノードへ送
   ・１ｃ（する手段とを具備した特許請求の範囲第１　１
   　川　（′ζ　イ己市紀　の　１ム　置。 １６、上記の組立手段は、パケット形式指示（即（ハオ
   ペレーションコー）’）（４０Ａｌｔ”各々のパケット
   に挿入する手段を備え、上記の指示は予め指示された核
   数個のパケット形式指示がら焙択され、これらの指示に
   は、パケットが行先メモリバッファの情報ｔ−含むこと
   を示す第１のパケット形式指示と、パケットが別のポー
   トで実行さるべきコマンドを、彦むことを示す第２の１
   １式指示とが含まれる特許請求の範囲第１１項又は第１
   ２項に記載の装置ａ。