JPS5939793B2 - 位置カウンタ回路 - Google Patents
位置カウンタ回路Info
- Publication number
- JPS5939793B2 JPS5939793B2 JP4892778A JP4892778A JPS5939793B2 JP S5939793 B2 JPS5939793 B2 JP S5939793B2 JP 4892778 A JP4892778 A JP 4892778A JP 4892778 A JP4892778 A JP 4892778A JP S5939793 B2 JPS5939793 B2 JP S5939793B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- count
- count pulse
- auxiliary
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Character Spaces And Line Spaces In Printers (AREA)
Description
【発明の詳細な説明】
本発明はプリンタの印字制御機構において印字ヘッドの
印字位置を検知するためまたはその他の同等用途に用い
られる位置カウンタ回路に関する。
印字位置を検知するためまたはその他の同等用途に用い
られる位置カウンタ回路に関する。
従来の位置カウンタ回路は、印字ヘッドの移動に同期し
て出される順方向カウントパルスと逆方向カウントパル
スで一つのカウンタをアップ/ダウンカウントし、当該
一つのカウンタの値を位置信号として取出すようになつ
ている。したがつて印字ヘッドが一の方向に移動してあ
る印字位置に到達した時に、印字時の振動その他の原因
で印字ヘッドが逆方向に一時的に移動すると、その時に
出されι逆方向カウントパルスで位置カウンタ回路がカ
ウントダウンし、その後印字ヘッドが当該印字位置に復
帰し位置カウンタ回路が所定値までカウントアップした
時点で再び印字指示が出される。このように位置カウン
タ回路が同じ印字位置に対して複数回カウントすること
により、同位置に対して印字指示を複数回出すというこ
とが応々にして起つた。本発明の目的は、叙上の如き不
都合を防止した位置カウンタ回路を提供することにある
。
て出される順方向カウントパルスと逆方向カウントパル
スで一つのカウンタをアップ/ダウンカウントし、当該
一つのカウンタの値を位置信号として取出すようになつ
ている。したがつて印字ヘッドが一の方向に移動してあ
る印字位置に到達した時に、印字時の振動その他の原因
で印字ヘッドが逆方向に一時的に移動すると、その時に
出されι逆方向カウントパルスで位置カウンタ回路がカ
ウントダウンし、その後印字ヘッドが当該印字位置に復
帰し位置カウンタ回路が所定値までカウントアップした
時点で再び印字指示が出される。このように位置カウン
タ回路が同じ印字位置に対して複数回カウントすること
により、同位置に対して印字指示を複数回出すというこ
とが応々にして起つた。本発明の目的は、叙上の如き不
都合を防止した位置カウンタ回路を提供することにある
。
すなわち本発明の位置カウンタ回路は、一のカウンタの
一時的に発生する逆方向カウントパルスによるカウント
ダウンを禁止し、かつその後に出る順方向カウントパル
スのうち禁止したカウントダウン数と同数のパルスにつ
いて該一のカウンタのカウントアップ(またはダウン)
を禁止するように構成しており、該一のカウンタの値を
印字位置情報として利用するものである。第1図に本発
明による位置カウンタ回路の一例を示し説明する。
一時的に発生する逆方向カウントパルスによるカウント
ダウンを禁止し、かつその後に出る順方向カウントパル
スのうち禁止したカウントダウン数と同数のパルスにつ
いて該一のカウンタのカウントアップ(またはダウン)
を禁止するように構成しており、該一のカウンタの値を
印字位置情報として利用するものである。第1図に本発
明による位置カウンタ回路の一例を示し説明する。
6は主カウンタ、4は補助カウンタである。
3は補助カウンタ制御用のアンドゲート、5とTはそれ
ぞれ補助カウンタ4と協動して主カウンタを制御するア
ンドゲートとインバータである。
ぞれ補助カウンタ4と協動して主カウンタを制御するア
ンドゲートとインバータである。
アンドゲート3と5は、2つの入力がいずれも負の場合
のみ出力が負となり、2つの入力の少なくとも一方が正
の場合、出力は正となるように動作する。これは後述の
第3図、第4図についても同様である。印字ヘッドの順
方向移動に同期して出される順方向カウントパルス1は
ゲート5を介して主カウンタ6のカウントアツプ入力に
供給され、またゲート3を介して補助カウンタ4のカウ
ントアツプ入力に供給される。印字ヘツドの逆方向移動
に同期して出される逆方向カウントパルス2は補助カウ
ンタ4のカウントダウン入力に供給される。補助カウン
タ4はイニシャルセツトによつて予め(8)16がロー
ドされるようにそのデータ入力が配線されている。本実
施例の動作の一例を第2図のタイムチヤートを参照して
説明する。
のみ出力が負となり、2つの入力の少なくとも一方が正
の場合、出力は正となるように動作する。これは後述の
第3図、第4図についても同様である。印字ヘッドの順
方向移動に同期して出される順方向カウントパルス1は
ゲート5を介して主カウンタ6のカウントアツプ入力に
供給され、またゲート3を介して補助カウンタ4のカウ
ントアツプ入力に供給される。印字ヘツドの逆方向移動
に同期して出される逆方向カウントパルス2は補助カウ
ンタ4のカウントダウン入力に供給される。補助カウン
タ4はイニシャルセツトによつて予め(8)16がロー
ドされるようにそのデータ入力が配線されている。本実
施例の動作の一例を第2図のタイムチヤートを参照して
説明する。
第2図に示すように、順方向カウントパルス1、逆方向
カウントパルス2はカウントアツプあるいはカウントダ
ウンのとき負パルスを出力するとする。又、補助カウン
タ4、主力カウンタ6はトリガ端子TU,TDの入力が
負から正に変化したとき、カウントアツプあるいはカウ
ントダウンするものとする。時刻t1でイニシヤルセツ
トが出されると、補助カウンタ4の値は強制的に(8)
,6により、出力は正になる。
カウントパルス2はカウントアツプあるいはカウントダ
ウンのとき負パルスを出力するとする。又、補助カウン
タ4、主力カウンタ6はトリガ端子TU,TDの入力が
負から正に変化したとき、カウントアツプあるいはカウ
ントダウンするものとする。時刻t1でイニシヤルセツ
トが出されると、補助カウンタ4の値は強制的に(8)
,6により、出力は正になる。
そしてこの時点では主カウンタ6の値は(n)16であ
るとする(印字ヘツド位置がnである)その後、印字ヘ
ッドの順方向移動に伴い順方向カウントパルス1が出る
と、それにつれて主カウンタ6がカウントアツプする。
即ちこの時は、補助カウンタ4の値は(8)16であり
、ゲート5はインバータ7の出力(負)で開かれており
順方向カウントパルスは主カウンタ6に供給される。他
方、ゲート3は補助カウンタ4の出力が正のため閉じて
おり、補助カウンタ4には順方向カウントパルス1が供
給されない。印字ヘツドが印字位置(n+2)にある時
つまり主カウンタ6の値が(n+2)16の時点T2に
振動等により印字ヘツドが一時的に逆方向へ移動し、例
えば逆方向カウントパルス2が2発出されると、補助カ
ウンタ4が(6)16までカウントダウンする。
るとする(印字ヘツド位置がnである)その後、印字ヘ
ッドの順方向移動に伴い順方向カウントパルス1が出る
と、それにつれて主カウンタ6がカウントアツプする。
即ちこの時は、補助カウンタ4の値は(8)16であり
、ゲート5はインバータ7の出力(負)で開かれており
順方向カウントパルスは主カウンタ6に供給される。他
方、ゲート3は補助カウンタ4の出力が正のため閉じて
おり、補助カウンタ4には順方向カウントパルス1が供
給されない。印字ヘツドが印字位置(n+2)にある時
つまり主カウンタ6の値が(n+2)16の時点T2に
振動等により印字ヘツドが一時的に逆方向へ移動し、例
えば逆方向カウントパルス2が2発出されると、補助カ
ウンタ4が(6)16までカウントダウンする。
ついで印字ヘッドが再び順方向へ移動を始めると順方向
カウントパルス1が出る。
カウントパルス1が出る。
補助カウンタ4の値が(8)16より小さい間は、該補
助カウンタ4の出力は負となるため、ゲート3が開き順
方向カウントパルス1は補助カウンタ4をカウントアツ
プするが、ゲート5はインバータ7の出力が正のため閉
じ、主カウンタ6には順方向カウントパルスは入力され
ない。順方向カウントパルス1が2発出される時点T3
、つまり印字ヘツドが印字位置(n+2)まで戻るまで
この状態が続く。その後順方向カウントパルス1が出る
時点T4以降は、補助カウンタ6の値がイニシャルロー
ド値(8),6に復旧しているため、ゲート5を通して
順方向カウントパルス1が主カウンタ6をカウントアツ
プする。他方ゲート3は閉じており、補助カウンタのカ
ウントアツプは阻止される。このように、一時点に印字
ヘツドが逆方向に移動した場合、元の位置に印字ヘツド
が戻るまで主カウンタ6の値はそのまま保持されるため
、主カウンタ6の値を位置情報として利用する印字制御
機構が同一印字位置に対して印字指令を複数回出すとい
う不都合は避けられる。
助カウンタ4の出力は負となるため、ゲート3が開き順
方向カウントパルス1は補助カウンタ4をカウントアツ
プするが、ゲート5はインバータ7の出力が正のため閉
じ、主カウンタ6には順方向カウントパルスは入力され
ない。順方向カウントパルス1が2発出される時点T3
、つまり印字ヘツドが印字位置(n+2)まで戻るまで
この状態が続く。その後順方向カウントパルス1が出る
時点T4以降は、補助カウンタ6の値がイニシャルロー
ド値(8),6に復旧しているため、ゲート5を通して
順方向カウントパルス1が主カウンタ6をカウントアツ
プする。他方ゲート3は閉じており、補助カウンタのカ
ウントアツプは阻止される。このように、一時点に印字
ヘツドが逆方向に移動した場合、元の位置に印字ヘツド
が戻るまで主カウンタ6の値はそのまま保持されるため
、主カウンタ6の値を位置情報として利用する印字制御
機構が同一印字位置に対して印字指令を複数回出すとい
う不都合は避けられる。
以上に述べた実施例は一方向送り印字のプリンタに滴用
できるものであるが、二方向送り印字のプリンタにおい
ては順方向カウントパルスと逆方向カウントパルスの切
換え等の操作が必要になる。
できるものであるが、二方向送り印字のプリンタにおい
ては順方向カウントパルスと逆方向カウントパルスの切
換え等の操作が必要になる。
後者の場合に適用するための位置カウンタ回路の一例を
第3図に示す。第3図に示す実施例においては、順方向
カウントパルス1と逆方向カウントパルス2を方向切替
信号DiRECTiONによつて任意に切替えるために
方向切替回路8,8′をを補助カウンタ4と主カウンタ
6の入力側にそれぞれ設けている。
第3図に示す。第3図に示す実施例においては、順方向
カウントパルス1と逆方向カウントパルス2を方向切替
信号DiRECTiONによつて任意に切替えるために
方向切替回路8,8′をを補助カウンタ4と主カウンタ
6の入力側にそれぞれ設けている。
主カウンタ6は、順方向送り印字の時には順方向カウン
トパルス1でカウントアツプし、逆方向送り印字の時は
逆方向カウントパルスでカウントダウンし、常に印字ヘ
ッドの位置を示す。また補助カウンタ4は、順方向送り
印字中は逆方向カウントパルス2でカウントダウンし順
方向カウントパルスでカウントアツプするが、逆方向送
り印字中は順方向カウントパルス1でカウントダウンし
逆方向カウントパルス2でカウントアツプする。いずれ
にしても補助カウンタ4の値は(8)16坂下であり、
(8)16の時はアンドゲート5を開き主カウンタ6の
カウントアツプ/ダウンを許すが、(8)16未満のと
きはアンドゲート5を閉じて主カウンタ6のカウントを
禁止する。より詳細に説明すると、正方向印字の場合、
DiRECTiON信号を負とすると、切替回路8は順
方向カウントパルス1をX。端子に、逆方向カウントパ
ルス2をX,端子に与えるように入力ー出力間が接続さ
れ、切替回路8′はアンドゲート5の出力をX。端子に
与えるように入力出力間が接続される。この場合、第3
図は第1図と同じ論理となる。負方向印字の場合は、D
iRECTiON信号を正とすることにより、切替回路
8は逆方向カウントパルス2をX。
トパルス1でカウントアツプし、逆方向送り印字の時は
逆方向カウントパルスでカウントダウンし、常に印字ヘ
ッドの位置を示す。また補助カウンタ4は、順方向送り
印字中は逆方向カウントパルス2でカウントダウンし順
方向カウントパルスでカウントアツプするが、逆方向送
り印字中は順方向カウントパルス1でカウントダウンし
逆方向カウントパルス2でカウントアツプする。いずれ
にしても補助カウンタ4の値は(8)16坂下であり、
(8)16の時はアンドゲート5を開き主カウンタ6の
カウントアツプ/ダウンを許すが、(8)16未満のと
きはアンドゲート5を閉じて主カウンタ6のカウントを
禁止する。より詳細に説明すると、正方向印字の場合、
DiRECTiON信号を負とすると、切替回路8は順
方向カウントパルス1をX。端子に、逆方向カウントパ
ルス2をX,端子に与えるように入力ー出力間が接続さ
れ、切替回路8′はアンドゲート5の出力をX。端子に
与えるように入力出力間が接続される。この場合、第3
図は第1図と同じ論理となる。負方向印字の場合は、D
iRECTiON信号を正とすることにより、切替回路
8は逆方向カウントパルス2をX。
端子に、順方向カウンタパルス1をX。端子に与えるよ
うに切り替わるため、正/逆カウントパルスが入れ替わ
り、補助カウンタ4は正方向印字の場合と同じ動作をす
る。また、切替回路8′はアンドゲート5の出力をX1
端子に与えるように切り替わるため、主カウンタ6はカ
ウントダウンし、印字ヘツドの位置を正しく示す。第4
図に本発明の実施例の別回路を示す。
うに切り替わるため、正/逆カウントパルスが入れ替わ
り、補助カウンタ4は正方向印字の場合と同じ動作をす
る。また、切替回路8′はアンドゲート5の出力をX1
端子に与えるように切り替わるため、主カウンタ6はカ
ウントダウンし、印字ヘツドの位置を正しく示す。第4
図に本発明の実施例の別回路を示す。
第3図の実施例では補助カウンタは逆方向カウントパル
スが8回をこえると(8)16→(7),6→・・・・
・・・・・・・・・・・→(1),6→1)16→[F
]16となり、ゲート3への出力が“H゛となつてゲー
ト3を閉じ誤動作を起す。そのため、第4図の回路では
補助カウンタ4,4/を縦続接続することにより逆方向
カウントパルスの許容回数を128回まで拡張している
。その他は第3図と同じである。第4図では主カウンタ
6を1段で使つているが、2つ以上のカウンタを縦続接
続することにより主カウンタのカウント範囲を任意に拡
張できる。以上に詳述したように、本発明の位置カウン
タ回路は同じ位置に対して複数回カウントすることが無
いから、プリンタの印字制御等を確実に行なわせること
ができる。
スが8回をこえると(8)16→(7),6→・・・・
・・・・・・・・・・・→(1),6→1)16→[F
]16となり、ゲート3への出力が“H゛となつてゲー
ト3を閉じ誤動作を起す。そのため、第4図の回路では
補助カウンタ4,4/を縦続接続することにより逆方向
カウントパルスの許容回数を128回まで拡張している
。その他は第3図と同じである。第4図では主カウンタ
6を1段で使つているが、2つ以上のカウンタを縦続接
続することにより主カウンタのカウント範囲を任意に拡
張できる。以上に詳述したように、本発明の位置カウン
タ回路は同じ位置に対して複数回カウントすることが無
いから、プリンタの印字制御等を確実に行なわせること
ができる。
第1図は本発明の一実施例のプロック図、第2図は同上
実施例の動作を説明するためのタイムチヤート、第3図
汲び第4図は本発明の他の一実施例のプロツク図である
。 3,5・・・・・・アンドゲート、4,4′・・・・・
・補助カウンタ、6・・・・・・主カウンタ、7・・・
・・・インバータ。
実施例の動作を説明するためのタイムチヤート、第3図
汲び第4図は本発明の他の一実施例のプロツク図である
。 3,5・・・・・・アンドゲート、4,4′・・・・・
・補助カウンタ、6・・・・・・主カウンタ、7・・・
・・・インバータ。
Claims (1)
- 1 主カウンタと、特定値にイニシャルロードされかつ
第1のカウントパルスで無条件にカウントダウンする補
助カウンタと、該補助カウンタの値が該特定値に一致す
ることを条件に第2のカウントパルスを該主カウンタに
供給して該主カウンタをカウントアップまたはダウンさ
せる論理回路と、該補助カウンタの値が該特定値未満で
あることを条件に該第1のカウントパルスを該補助カウ
ンタに供給して該補助カウンタをカウントアップさせる
論理回路とを具備し、該主カウンタの値を位置情報とし
て出力するようにしてなる位置カウンタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4892778A JPS5939793B2 (ja) | 1978-04-25 | 1978-04-25 | 位置カウンタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4892778A JPS5939793B2 (ja) | 1978-04-25 | 1978-04-25 | 位置カウンタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54140832A JPS54140832A (en) | 1979-11-01 |
JPS5939793B2 true JPS5939793B2 (ja) | 1984-09-26 |
Family
ID=12816884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4892778A Expired JPS5939793B2 (ja) | 1978-04-25 | 1978-04-25 | 位置カウンタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5939793B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6258301A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | プラント制御装置 |
-
1978
- 1978-04-25 JP JP4892778A patent/JPS5939793B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6258301A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | プラント制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS54140832A (en) | 1979-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4894557A (en) | Asyncronous edge-triggered RS flip-flop circuit | |
JPS5939793B2 (ja) | 位置カウンタ回路 | |
US3683370A (en) | Input device | |
US4893028A (en) | One or more input asynchronous register | |
JPS6220561B2 (ja) | ||
US3931531A (en) | Overlapped signal transition counter | |
US4110674A (en) | Programmable feed control apparatus for a machine tool | |
US3555519A (en) | Digital programming converter,register and control system | |
SU1198461A1 (ru) | Устройство дл программного управлени | |
JPH0566872B2 (ja) | ||
US4149619A (en) | Tabulation control systems for printing apparatus | |
US4239933A (en) | Circuit arrangement for releasing a keyboard store in teleprinters or data printers | |
SU481901A1 (ru) | Устройство дл формировани позационной однородной цепи маркова | |
JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
JP2693798B2 (ja) | 制御信号発生回路 | |
JPH0419898A (ja) | 自動読出し回路付き不揮発性メモリ | |
JPH05345458A (ja) | レーザプリンタの安全装置 | |
JPH063457Y2 (ja) | 集積回路 | |
JPS59231668A (ja) | 二重化クロツク信号切替方式 | |
JP2710476B2 (ja) | クロック発生回路 | |
SU1757089A1 (ru) | Формирователь длительности импульсов | |
JPH04298897A (ja) | 双方向シフトレジスタ | |
JPH054052U (ja) | Ic試験装置の波形制御回路 | |
JPH02211097A (ja) | ステップモータの制御回路 | |
JPH0156406B2 (ja) |