JPS593929A - 薄膜のエツチング方法 - Google Patents

薄膜のエツチング方法

Info

Publication number
JPS593929A
JPS593929A JP11369882A JP11369882A JPS593929A JP S593929 A JPS593929 A JP S593929A JP 11369882 A JP11369882 A JP 11369882A JP 11369882 A JP11369882 A JP 11369882A JP S593929 A JPS593929 A JP S593929A
Authority
JP
Japan
Prior art keywords
substrate
thin film
etching
vacuum chamber
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11369882A
Other languages
English (en)
Inventor
Moritaka Nakamura
守孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11369882A priority Critical patent/JPS593929A/ja
Publication of JPS593929A publication Critical patent/JPS593929A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (al  発明の、技術分野 本発明はV’)コン(Sl)等の半導体基板上に形成し
たアルミニウム(A[)膜のような素子形成用、の薄膜
のエツチング方法の改良に関するものである。
(至)技術の背景 最近、IC,LSI等の半導体装置を製造する際、81
基板から半導体装置を形成するためのウェハー処理工程
を一貫して連続して行い、処理するインプロセス工程が
とられるようになってきている。これは各工程間でウェ
ハーの滞留を防止し、工程に要する人手を省力化し、ウ
ェハー上に塵やゴミ等が付着してそのために形成される
半導体装置の歩留が低下しないようにするためである。
(Q)  従来技術と問題点 このようなインプロセス工程の一環として、最近p−F
ロック方式を用いてSi基板上に形成されているAl膜
や、また二酸化硅素(5iOz )のような絶縁膜等の
半導体素子形成用4膜をドライエツチングして所定のパ
ターンに形成する方法が用いられている。
ここで従来のこのようなロードロック方式を用いたドラ
イエツチング方法について第1図、および第2図を用い
ながら説明する。
第1図、第2図は従来のこのようなエツチングに用いる
装置の概略図である。図で各真空室6゜7.8はそれぞ
れ排気口8,4.5を通じて排気され、ゲートバルブシ
A、2B、2C,2Dで仕切られている。
ここで真空室6はAdやSiO2のような素子形成用薄
膜を形成したSi基板9が導入される入口側真空室で、
これに隣接する真空室7は、この中に基板設置台10と
それに対向する電極11が設けられており、該設置台1
0と屯(!Mil1間には高周波電源12より高周波電
圧が印加されるようになっている。
また該真空室7には四塩化炭素(CC114)や、四弗
化炭素(0F4)ガス等のエツチング時ヌを導入するガ
ス導入孔13が設けられている。また該真空室7には隣
接して出口側真空室8が設けられている。
このようなロー9ドロツク方式のドライエツチング装置
を用いてSi基板9上に形成したAdの配線膜を所定の
パターンにエツチングする場合について述べると、まず
第2図に示すように81基板9をベアし)14等を用い
て運搬する。
S1一基板9がゲートバルブ2人に近付いた段階で入口
側真空室6を大気圧としくリーク用バルブは図示せず)
ゲートバルブ2Aを開き、Si基板9が入口側真空室6
内へ挿入される。その後ゲートバルブ2人を閉じ、真空
室6を排気後ゲートバルブ2Bを開きSj−基板9を隣
接の真空室7へ導く。
ここでグー1−パルプ2Bを閉じ、ガス導入孔1Bより
CCl4ガヌを0. l TOrrの真空度になるまで
導入し、高周波電源12を用いて基板設置台10とqI
tt間に高周波電圧を印加してCCl4のガスプラズマ
を形成する。
このようにするとCCl4ガヌより塩素ラジカル(C1
”)が形成されこのCl″で基板上の、Jを塩化アルミ
ニウム(’AelJa )の形で除去される。′その後
エツチングを終了したSi基板9を更にベルト14を用
いて運搬し、ゲートバルブプ2Cを開いて出口側真空室
8内へ導入し、その後真空室8を大気圧にリークし、更
にベル)14を用いて運搬し、ゲートパルプ2Dを開い
て大気中へ運び出すようにしている。
ところでiiJ述した入口側真空室6内へ挿入されたS
i基板北のAl配線膜とに大気中の水分が付着している
とエツチング時にAlが酸化されて酸化アルミニウム(
Al2O5)の被膜となってAl配線膜とに形成され、
このAhO3がAl配線膜のエツチングを防げるように
なる問題点を生じる。
また入口側真空室6内へ挿入された81基板上のSiO
2のような薄膜上に大気中の水分が付着し一酸化炭素(
Co)ガスの濃度を検知してエツチングの終点を検知し
ているが、発生するCOガヌの濃度がこの水分によって
影響をうけ、エツチングの終点を正、確に検知すること
ができない不都合を生じる。
ここで従来このような水分を除去する方法とし、て、入
口側真空室6へ導入された81基板をクライオポンプ等
で排気して水分を除いたり、あるいは赤外線ランプ等を
用いて基板を加熱して基板上の水分を蒸発させて除去す
る方法を用いていたが前者の方法では装置が高価複雑と
なったり、後者皺 が正確に動作しなくなったりする欠点を生じる。
((1)発明の目的 本発明は北述した欠点を除去し、前述したエツチング装
置の入口側真空室に導入された基板上の薄膜上に付着し
た水分を容易に除去でき得るような、新規な薄膜のエツ
チング方法の提供を目的とするものである。
(1131発明の構成 かかる目的を達成するだめの本発明の薄膜のエツチング
方法は、素子形成用薄膜全形成した半導体基板を入口側
真空室、エツチング室へ順次導入後、該高真空のエツチ
ング室の基板設置台に設置し、エツチングガスを導入し
ながら基板設置台上の基板上に形成されている素子形成
用薄膜をドフイエッチングし、しかる後練基板を出口側
真空室を通過させてから大気中に取り出す方法において
、前記基板を入口側真空室へ導入した際、該基板にマイ
クロ波を照射して基板を加熱し、基板上の薄膜に付着し
ている水分を除去するようにしたことを特徴とするもの
である。更には前記入口側真空室の真空度を0.8 T
Orr以下の圧力としたことを特徴とするものである。
(9発明の実施例 以下図面を用いて本発明の一実施例につき詳細に説明す
る。
第3図は本発明に係る薄膜のエツチング方法に用いる装
置の概略図で、前述したA/やSiO2の薄膜を形成し
たSi基板の入口側真空室21の上部壁面には石英また
はセラミック等のマイクロ波透過窓22を設けている。
そしてこのマイクロ波透過窓にに連曲して銅等で形成し
たマイクロ波源を照射するようにマグネトロン24を設
置している。
このようにした状態でp、l −? 5j−02の薄膜
全形成したSi基板25をベルト26を用いて入口側真
空室21の内部に挿入する。そしてゲートバルブ27.
28を閉じ、真空に排気した状態でマグネトロン24を
用いて出力400 W 、周波数2.45GHz のマ
イクロ波を基板上に照射する。
するとSi基板26は約20程度度で約200℃まで温
度が上昇し、約1分間床つことで基板の薄膜上に付着し
ている水分は殆んど除去される。このようにマイクロ波
で照射して基板を加熱すると、基板は短時間でかつ均一
な温度分布で加熱され、薄膜とに付着している水分が容
易に除去される。
ここでマイクロ波を照射する基板が設置されている入力
側の真空室の真空度は0.8 Torr以下の圧力に作
つことか必要で、これ以上の圧力に床つと真空室内部に
存在している微量なガスがマイクロ波で励起されプラズ
マを生じ、基板表面と反応する不都合を生じる。
また本発明の方法によるとマイクロ波は導波管28を通
過してSi基板25上にのみ照射され、エツチング装置
の搬送機構の金属部分の箇処にはマイクロ波が吸収され
ないので、基板の搬送費−が正常に動作しなくなるよう
なことはない。
このように基板上のAlのff1il上に付着した水分
が短時間に容易に除去できるので、エツチング時にAl
膜土にA620aの?1M膜が形成される不都合もなく
なり、所定の寸法に所定の時間でA4の配線膜が支障な
くエツチングされる。
また基板上の5in2の薄膜上に付着した水分も容易に
短時間に除去されるので、5i02膜がエツチングされ
て生じるCoガスの濃度が前記基板上の水分で影響全う
けることもなくなり、Coガスの検知精度が低下するこ
とがなくなるので、8i02験のエツチングの終了時点
が正確に検知できるので、所定の精度に8102膜がエ
ツチングでき半導体装置が歩留良く形成できる利点を生
じる。
また以J:、9実施例の曲にマ、イクロ波を導波管を通
さずに直接入力側の貢空室内の基板上に照射するように
しても良い。
(2)発明の効果 以上述べたように本発明の薄膜のエツチングの前処理方
法によれば、簡単な装置で基板上の素子形成用のlΦ模
膜上付着している水分が容易に除去でき、A、lのよう
な薄膜上にA120aの被膜が形成されないので短時間
にA/のガスエツチングが実施できる。
また5102のような絶縁膜上に付着している水分も而
単に除去できるので、Sin2mをエツチングすること
で、エツチングの終点を検知するC。
ガスの発生が前記Sj−Og膜北の水分で影響されるこ
ともなくなり、所定の寸法で5in2膜がエツチングで
き高信頼度の半導体装置が得られる。
【図面の簡単な説明】
第1図および第2図は従来のエツチングの前処理方法に
使用する装置の概略図、第8図は本発明のエツチングの
前処理方法に使用する装置の概略図である。 図において、2A、 2B、 2C,2D、 27.2
8はゲートパルプ、8,4.5は排気孔、617゜8は
真空室、9.25は81基板、10は81基板設置台、
11は対向電極、12は高周波電源、18はガス導入孔
、14.26はベルト、21は入口側真空室、22はマ
イクロ波透過窓、28は導波管、24はマグネトロンを
示す。 第 1 図

Claims (2)

    【特許請求の範囲】
  1. (1)素子形成用薄膜を形成した半導体基板を入口側真
    空室を経てエツチング室へ導入後、該エツチング室の基
    板設置台に設置し、エツチングガスを導入しながら基板
    設置台上の基板上に形成されている素子形成用薄膜をド
    ライエツチングし、しかる後接基板を出口側真空室を通
    過させてから大気中に取り出す方法において、前記基板
    を入口側真空室へ導入した際、該基板にマイクロ波を照
    射して基板を加熱することを特徴トスる薄膜のエツチン
    グ方法。
  2. (2)  前記入口側真空室の真空度を0.8 Tor
    r以下の圧力としてマイクロ波を照射することを特徴と
    する特許請求の範囲第(11項に記載の薄膜のエツチン
    グ方法。
JP11369882A 1982-06-29 1982-06-29 薄膜のエツチング方法 Pending JPS593929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11369882A JPS593929A (ja) 1982-06-29 1982-06-29 薄膜のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11369882A JPS593929A (ja) 1982-06-29 1982-06-29 薄膜のエツチング方法

Publications (1)

Publication Number Publication Date
JPS593929A true JPS593929A (ja) 1984-01-10

Family

ID=14618910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11369882A Pending JPS593929A (ja) 1982-06-29 1982-06-29 薄膜のエツチング方法

Country Status (1)

Country Link
JP (1) JPS593929A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190183A (ja) * 1987-01-30 1988-08-05 Anelva Corp 真空化学反応装置
JP2013021129A (ja) * 2011-07-11 2013-01-31 Toshiba Corp エッチング装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190183A (ja) * 1987-01-30 1988-08-05 Anelva Corp 真空化学反応装置
JP2013021129A (ja) * 2011-07-11 2013-01-31 Toshiba Corp エッチング装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR0157139B1 (ko) 반도체장치의 제조방법과 제조장치
JPS62213126A (ja) マイクロ波プラズマ処理装置
JPWO2008026531A1 (ja) プラズマ酸化処理方法
KR20110081765A (ko) 기판의 클리닝 방법 및 기판의 클리닝 장치
JPS593929A (ja) 薄膜のエツチング方法
JPS593927A (ja) 薄膜のエツチング方法
JP2597606B2 (ja) シリコン窒化膜のドライエッチング方法
JP2951797B2 (ja) プラズマ発生装置
JP2007258662A (ja) 表面処理方法及び半導体装置の製造方法並びに容量素子の製造方法
JPH0793293B2 (ja) 後処理方法
JPH0464233A (ja) 配線パターンの形成方法およびその装置
JP2967681B2 (ja) マイクロ波プラズマ処理装置
JPH0855698A (ja) プラズマ処理装置及びプラズマ処理方法
JPH08262250A (ja) 光導波路作製方法およびその装置
JPH06163466A (ja) 薄膜の除去方法
JPH0494121A (ja) ドライエツチング方法
JPH0422123A (ja) シリコン酸化膜のエッチング方法
JPH0425222Y2 (ja)
JP2998103B2 (ja) エッチング終了の検知方法
JPH0487329A (ja) ドライエッチング方法
JP2718092B2 (ja) 灰化装置及び半導体装置の製造方法
JPH03131024A (ja) 半導体のエッチング方法
JPS6258631A (ja) マイクロ波プラズマ処理装置
JPS59119840A (ja) マイクロ波プラズマ処理装置
JPH06168920A (ja) 薄膜の除去方法