JPS5938741B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPS5938741B2 JPS5938741B2 JP51091571A JP9157176A JPS5938741B2 JP S5938741 B2 JPS5938741 B2 JP S5938741B2 JP 51091571 A JP51091571 A JP 51091571A JP 9157176 A JP9157176 A JP 9157176A JP S5938741 B2 JPS5938741 B2 JP S5938741B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor
- region
- type region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、バイポーラ型半導体装置に関するものであつ
て、半導体装置の一部をマスク作用のある被膜で覆い、
他の部分を選択的に熱酸化法により酸化せしめ、半導体
基板に少くともその一部を埋め込んだ構造を有する半導
体装置およびその作製方法に関する。
て、半導体装置の一部をマスク作用のある被膜で覆い、
他の部分を選択的に熱酸化法により酸化せしめ、半導体
基板に少くともその一部を埋め込んだ構造を有する半導
体装置およびその作製方法に関する。
本発明は、さらにこの酸化工程を実施する前工程または
同時工程として基板と同一導電型の不純物を基板内に導
入し、装置したフィールド酸化物と基板との界面または
その近傍に不純物をＮ゛型のコレクタに隣接して分布せ
しめ隣接半導体装置間のチャネルカットを行う領域とし
て用いることを目的とする。従来、集積回路及び大規模
集積回路（以後ＩＣと記す）においては、複数の各半導
体装置例えばバイポーラ型半導体装置間の導電性（電気
的分離）が問題になつていた。
同時工程として基板と同一導電型の不純物を基板内に導
入し、装置したフィールド酸化物と基板との界面または
その近傍に不純物をＮ゛型のコレクタに隣接して分布せ
しめ隣接半導体装置間のチャネルカットを行う領域とし
て用いることを目的とする。従来、集積回路及び大規模
集積回路（以後ＩＣと記す）においては、複数の各半導
体装置例えばバイポーラ型半導体装置間の導電性（電気
的分離）が問題になつていた。
この電気的な分離はＩＣ等では必要不可欠の事柄である
。しかしながら、各半導体装置間の半導体基板の表面は
必ずフィールド絶縁物を構成する酸化珪素、窒化珪素、
その他の絶縁物と接している。このとき、この絶縁物中
、特に基板に埋置された酸化珪素の場合には、その底面
が酸素が不足した状態となるため、このフイールド絶縁
物にはシリコン等の不対結合手によると思われる正符号
の固定電荷が存在する。このため、もしこの固定電荷が
正であつた時はその直下の半導体の表面または界面をＮ
型に変えてしまう。加えて、フイールド絶縁物上のエミ
ツタまたはコレクタに連続した半導体を主成分とするリ
ードに基板と゜逆バイアスが印加される動作状態では、
このリード下の絶縁物下の半導体はその導電型が反転し
て、負の電圧の場合はＰ型に、正の電圧の場合はＮ型に
変えてしまう。このため、この部分を通じ隣りあつた半
導体装置の間に電気的な導通状態が起きてしまい、各装
置間の電気的分離いわゆるアイソレイシヨンが不十分に
なるという欠点を有していた。本発明はこのような問題
を解決する一つの方法に関するものであつて、以下に図
面に従つて説明する。
。しかしながら、各半導体装置間の半導体基板の表面は
必ずフィールド絶縁物を構成する酸化珪素、窒化珪素、
その他の絶縁物と接している。このとき、この絶縁物中
、特に基板に埋置された酸化珪素の場合には、その底面
が酸素が不足した状態となるため、このフイールド絶縁
物にはシリコン等の不対結合手によると思われる正符号
の固定電荷が存在する。このため、もしこの固定電荷が
正であつた時はその直下の半導体の表面または界面をＮ
型に変えてしまう。加えて、フイールド絶縁物上のエミ
ツタまたはコレクタに連続した半導体を主成分とするリ
ードに基板と゜逆バイアスが印加される動作状態では、
このリード下の絶縁物下の半導体はその導電型が反転し
て、負の電圧の場合はＰ型に、正の電圧の場合はＮ型に
変えてしまう。このため、この部分を通じ隣りあつた半
導体装置の間に電気的な導通状態が起きてしまい、各装
置間の電気的分離いわゆるアイソレイシヨンが不十分に
なるという欠点を有していた。本発明はこのような問題
を解決する一つの方法に関するものであつて、以下に図
面に従つて説明する。
本実施例にふ・いては、その思想を簡単化するため絶縁
物を酸化珪素としたが、その他の絶縁物であつても同様
である。
物を酸化珪素としたが、その他の絶縁物であつても同様
である。
この絶縁物例えば酸化珪素中にシリコンの不対結合手に
よる正の固定電荷が存在する場合を論する。（負の固定
電荷が存在する場合は各符号を逆にするのみでよい。）
このため、このフイールド酸化物の下側の半導体はＮ型
化しやすい。これを防止するため酸化膜とシリコンとの
界面はＰ＋の状態の導電型であればよく、これはＮＰＮ
型バイボーラ半導体装置の場合において有効である。本
発明は特に、各半導体装置の側周辺が半導体基板Ｋ少く
ともその一部が埋め込まれた酸化珪素の如き絶縁物でと
りかこまれている構造に対して有効であつて、かかる基
板に埋置した側周辺の絶縁物を作るためにシリコン半導
体基板を選択的に熱酸化する工程と同時またはその工程
に先だつてＰ＋層をチャネルカットとして埋置した酸化
物絶縁物の下側に作製することを特徴としている。第１
図に示した実施例に卦いて、一導電型のシリコン半導体
基板１の上面の一部は酸化性気体訃よびＰ型不純物に対
しマスク作用のある被膜で覆い、他の部分をフオトエツ
チング法によりこの被膜を除去し、いわゆる基板表面を
露呈せしめた。
よる正の固定電荷が存在する場合を論する。（負の固定
電荷が存在する場合は各符号を逆にするのみでよい。）
このため、このフイールド酸化物の下側の半導体はＮ型
化しやすい。これを防止するため酸化膜とシリコンとの
界面はＰ＋の状態の導電型であればよく、これはＮＰＮ
型バイボーラ半導体装置の場合において有効である。本
発明は特に、各半導体装置の側周辺が半導体基板Ｋ少く
ともその一部が埋め込まれた酸化珪素の如き絶縁物でと
りかこまれている構造に対して有効であつて、かかる基
板に埋置した側周辺の絶縁物を作るためにシリコン半導
体基板を選択的に熱酸化する工程と同時またはその工程
に先だつてＰ＋層をチャネルカットとして埋置した酸化
物絶縁物の下側に作製することを特徴としている。第１
図に示した実施例に卦いて、一導電型のシリコン半導体
基板１の上面の一部は酸化性気体訃よびＰ型不純物に対
しマスク作用のある被膜で覆い、他の部分をフオトエツ
チング法によりこの被膜を除去し、いわゆる基板表面を
露呈せしめた。
マスク作用のある被膜とはポロン等の不純物に対してマ
スク作用を有すると同時に、酸素又は酸化物気体に対し
ても有効にマスク作用を有していなければならない。こ
のため本実施例の実験に訃いて、マスク作用を有する被
膜２として、窒化珪素被膜が５００〜４０００Ａの厚さ
に形成されたものでもよい。フイールド絶縁物か形成さ
れるべき領域３の窓をあけるためには窒化珪素被膜２を
選択的にフオトエツチングをする必要かあるが、酸化珪
素２６はそのために形成したものである。また、金属の
マスク作用のある被膜２を用いる場合は、本発明にち・
いてはモリブデン、タングステンが有効であつた。これ
らのモリブデンまたはタングステン被膜は１０００℃以
上では基板と反応するため、この場合は被膜２に酸化珪
素を５００〜４０００Ａの厚さに形成し、さらにその上
面にマスク作用を有する被膜２６としてモリブデン、ま
たはタングステンを２０００〜５０００Ａ形成せしめた
。この次の工程として、領域３の窓に対しまず基板と同
一導電型の不純物を導入例えば熱拡散した。
スク作用を有すると同時に、酸素又は酸化物気体に対し
ても有効にマスク作用を有していなければならない。こ
のため本実施例の実験に訃いて、マスク作用を有する被
膜２として、窒化珪素被膜が５００〜４０００Ａの厚さ
に形成されたものでもよい。フイールド絶縁物か形成さ
れるべき領域３の窓をあけるためには窒化珪素被膜２を
選択的にフオトエツチングをする必要かあるが、酸化珪
素２６はそのために形成したものである。また、金属の
マスク作用のある被膜２を用いる場合は、本発明にち・
いてはモリブデン、タングステンが有効であつた。これ
らのモリブデンまたはタングステン被膜は１０００℃以
上では基板と反応するため、この場合は被膜２に酸化珪
素を５００〜４０００Ａの厚さに形成し、さらにその上
面にマスク作用を有する被膜２６としてモリブデン、ま
たはタングステンを２０００〜５０００Ａ形成せしめた
。この次の工程として、領域３の窓に対しまず基板と同
一導電型の不純物を導入例えば熱拡散した。
次にこの工程の後またはこの工程と同時に酸素又は酸化
物気体をこの反応炉内に導入し、領域３の部分の基板半
導体と反応せしめ、酸化珪素４に変成した。即ち、半導
体中でＰ型の導電型を示すボロンを熱拡散法により、デ
イボラン等の不純物気体を用いて１〜４μの深さに半導
体基板内に導入すなわち拡散せしめた。この後、酸化物
気体である水蒸気中に基板を封じ、９００゜Ｃ〜１００
『Ｃの温度でこれらを酸化し、領域３の不純物が拡散し
た部分を酸化珪素にせしめ、その一部を基板に埋置させ
た。他方、不純物の基板内への拡散と同時に選択酸化を
行なう場合はデイポランと同時に湿酸素を導入し、１０
００はＣ〜１２００℃の温度で半導体基板を数時間加熱
せしめ、フイールド酸化物の厚さが５０００Ａ〜２μに
形成せしめた。もちろん、上に２つの工程を合せ加えて
もよいことはいうまでもない。また、不純物が拡散する
いわゆるチャネルカット領域５は１〜３μの深さに存在
するのが好ましい。このため不純物の流量、酸素と水蒸
気の混合の割合及び酸化・拡散温度との間には実験的に
は最適値を求める必要があり、本実験に卦いてはデイポ
ランを０．１〜１ＣＣ／分、９５℃の水を酸素でバブル
させその流量を２ｅ／分とし、酸化・再拡散温度を１１
００℃として２〜１４時間反応せしめて作製した。かく
の如くにして、複数の同一半導体基板に設けられる各半
導体装置間の電気的分離を基板内にその一部が少くとも
埋め込まれた構造を有するフイールド絶縁物例えば酸化
珪素で行ない、且つかかる酸化物の下側にはチャネルカ
ット領域が存在する状態をこれまでの実施例より明らか
な如く一回のフオトマスクで行なうことができるように
なり、バイボーラ半導体装置等の作製には極めて有効で
あることが明らかになつた。
物気体をこの反応炉内に導入し、領域３の部分の基板半
導体と反応せしめ、酸化珪素４に変成した。即ち、半導
体中でＰ型の導電型を示すボロンを熱拡散法により、デ
イボラン等の不純物気体を用いて１〜４μの深さに半導
体基板内に導入すなわち拡散せしめた。この後、酸化物
気体である水蒸気中に基板を封じ、９００゜Ｃ〜１００
『Ｃの温度でこれらを酸化し、領域３の不純物が拡散し
た部分を酸化珪素にせしめ、その一部を基板に埋置させ
た。他方、不純物の基板内への拡散と同時に選択酸化を
行なう場合はデイポランと同時に湿酸素を導入し、１０
００はＣ〜１２００℃の温度で半導体基板を数時間加熱
せしめ、フイールド酸化物の厚さが５０００Ａ〜２μに
形成せしめた。もちろん、上に２つの工程を合せ加えて
もよいことはいうまでもない。また、不純物が拡散する
いわゆるチャネルカット領域５は１〜３μの深さに存在
するのが好ましい。このため不純物の流量、酸素と水蒸
気の混合の割合及び酸化・拡散温度との間には実験的に
は最適値を求める必要があり、本実験に卦いてはデイポ
ランを０．１〜１ＣＣ／分、９５℃の水を酸素でバブル
させその流量を２ｅ／分とし、酸化・再拡散温度を１１
００℃として２〜１４時間反応せしめて作製した。かく
の如くにして、複数の同一半導体基板に設けられる各半
導体装置間の電気的分離を基板内にその一部が少くとも
埋め込まれた構造を有するフイールド絶縁物例えば酸化
珪素で行ない、且つかかる酸化物の下側にはチャネルカ
ット領域が存在する状態をこれまでの実施例より明らか
な如く一回のフオトマスクで行なうことができるように
なり、バイボーラ半導体装置等の作製には極めて有効で
あることが明らかになつた。
第２図は本発明構造に関するバイボーラ型半導体装置で
ある。
ある。
図面に｝いて、バイボーラ型半導体装置（トランジスタ
）の側周辺は埋置した絶縁物である酸化珪素４により電
気的分離がなされ、その下側の半導体中にはチャネルカ
ット領域５が設けられている。作製方法を簡単に記すと
、まずＰ型の半導体基板に逆導電型のｎ＋のコレクタ１
９を作製し、この上面に半導体層例えばｎ型のコレクタ
１９と同一導電型で、コレクターの一部を構成する半導
体層２０をエピタキシャル成長させた。次に、このｎ型
領域２０上に、酸化性気体に対しマスク作用を有する被
膜を形成した。その後、前記マスク作用を有する被膜が
除去された領域下の半導体基板内にＰ型の不純物を導入
し、この不純物導入工程と同時またはこの工程の後に、
この不純物が導入された領域の半導体基板を選択的に酸
化せしめることにより、半導体基板に少くとも一部が埋
置されたフイールド絶縁物４を形成するとともにこのフ
イールド絶縁物４下には、半導体基板より高不純物濃度
のＰ＋型のチャネル・カツト５を、Ｎ＋型領域１９ＶＣ
隣接して形成した。更に、Ｐ型のシアロ一Ｄｉｆｆｕｓ
ｉＯｎを施してベース２１を形成した後、窒化珪素膜１
γを全体に設けた。そして、コレクタの電極およびエミ
ツタを構成する部分を選択的にエツチングして、窓あけ
を行つた後、Ｎ型半導体をシラン、モノクロールシラン
又はジグロールシランを用いて被膜形成させる。この後
、このＮ型半導体層を選択的に除去してＮ＋型エミツタ
２２訃よびコレクタリード１８を形成する。な卦、２５
は、Ｎ型の半導体層よりなる他のリードである。次いで
、エミツタ２２、コレクタ電極１８上に酸化珪素からな
る層間絶縁膜２３を形成した後、この層間絶縁膜２３に
穴あけを行い、ベースの電極・リード２４をアルミニウ
ム等の金属により設けた。このエミツタまたはコレクタ
、特にコレクタにはトランジスタの原則より当然のこと
として基板に対して逆バイアスがかかるため、チャネル
カットが極めて有効である。以上のように六回のフオト
マスクで二層配線の完了する点が本発明構造の特長であ
る。以上の如く、本発明は同一のフオトエツチングされ
た窓より酸化工程および不純物の導入工程を施し、拡散
された不純物により各半導体装置間のチャネルカットを
行ない、埋置した絶縁物である酸化物により半導体装置
の側周辺（下部方向を含む）の電気的なアイソレイシヨ
ンを行なうことを特長としたものであつて、ＮＰＮ型の
バイポーラ半導体装置によるＩＣ等の量産とその信頼性
の向上のために極めて有効なものであると信する。
）の側周辺は埋置した絶縁物である酸化珪素４により電
気的分離がなされ、その下側の半導体中にはチャネルカ
ット領域５が設けられている。作製方法を簡単に記すと
、まずＰ型の半導体基板に逆導電型のｎ＋のコレクタ１
９を作製し、この上面に半導体層例えばｎ型のコレクタ
１９と同一導電型で、コレクターの一部を構成する半導
体層２０をエピタキシャル成長させた。次に、このｎ型
領域２０上に、酸化性気体に対しマスク作用を有する被
膜を形成した。その後、前記マスク作用を有する被膜が
除去された領域下の半導体基板内にＰ型の不純物を導入
し、この不純物導入工程と同時またはこの工程の後に、
この不純物が導入された領域の半導体基板を選択的に酸
化せしめることにより、半導体基板に少くとも一部が埋
置されたフイールド絶縁物４を形成するとともにこのフ
イールド絶縁物４下には、半導体基板より高不純物濃度
のＰ＋型のチャネル・カツト５を、Ｎ＋型領域１９ＶＣ
隣接して形成した。更に、Ｐ型のシアロ一Ｄｉｆｆｕｓ
ｉＯｎを施してベース２１を形成した後、窒化珪素膜１
γを全体に設けた。そして、コレクタの電極およびエミ
ツタを構成する部分を選択的にエツチングして、窓あけ
を行つた後、Ｎ型半導体をシラン、モノクロールシラン
又はジグロールシランを用いて被膜形成させる。この後
、このＮ型半導体層を選択的に除去してＮ＋型エミツタ
２２訃よびコレクタリード１８を形成する。な卦、２５
は、Ｎ型の半導体層よりなる他のリードである。次いで
、エミツタ２２、コレクタ電極１８上に酸化珪素からな
る層間絶縁膜２３を形成した後、この層間絶縁膜２３に
穴あけを行い、ベースの電極・リード２４をアルミニウ
ム等の金属により設けた。このエミツタまたはコレクタ
、特にコレクタにはトランジスタの原則より当然のこと
として基板に対して逆バイアスがかかるため、チャネル
カットが極めて有効である。以上のように六回のフオト
マスクで二層配線の完了する点が本発明構造の特長であ
る。以上の如く、本発明は同一のフオトエツチングされ
た窓より酸化工程および不純物の導入工程を施し、拡散
された不純物により各半導体装置間のチャネルカットを
行ない、埋置した絶縁物である酸化物により半導体装置
の側周辺（下部方向を含む）の電気的なアイソレイシヨ
ンを行なうことを特長としたものであつて、ＮＰＮ型の
バイポーラ半導体装置によるＩＣ等の量産とその信頼性
の向上のために極めて有効なものであると信する。
第１図は本発明製法の酸化拡散の作製工程を示す。
Claims (1)
- 【特許請求の範囲】 １ Ｐ型半導体基板上部にＮ＾＋型領域およびこのＮ＾
＋型領域上に設けられたＮ型領域からなるコレクタを有
し、前記Ｎ型領域上部にＰ型のベースを設け、前記Ｎ型
領域をかこんでフィールド絶縁物を埋置し、該フィール
ド絶縁物下には前記基板より高不純物濃度のＰ型のチア
ネルカットをその側面が前記Ｎ＾＋型領域に接するよう
に設けるとともに、前記フィールド絶縁物上には前記ベ
ース上に形成されたエミッタまたはコレクタより延在し
た半導体を主成分とするリード具備したことを特徴とす
るバイボラー型半導体装置。 ２ Ｐ型の半導体基板にＮ＾＋型領域を形成した後この
Ｎ＾＋型領域上にＮ型領域をエビタキシャル成長させて
コレクタを形成する工程と、前記Ｎ型領域上に酸化性気
体に対しマスク作用を有する被膜を形成する工程と、前
記被膜が除去された領域下の半導体基板内にＰ型の不純
物を導入する工程と、この不純物導入工程と同時または
この工程の後に、前記不純物が導入された領域の半導体
基板を選択的に酸化せしめることにより、前記半導体基
板に少くとも一部が埋置されたフィールド絶縁物を形成
するとともに、前記フィールド絶縁物下には、前記半導
体基板より高不純物濃度のチャネルカットを前記Ｎ＾＋
型領域に隣接して形成する工程と、前記Ｎ型領域の上部
にＰ型不純物を拡散してベースを形成する工程と、前記
半導体領域に半導体を主成分とするエミッタを形成する
とともに前記フィールド絶縁物上に該エミッタまたは前
記コレクタより延在するＮ型の半導体を主成分とするリ
ードを形成する工程を有することを特徴とするバイポー
ラ型半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51091571A JPS5938741B2 (ja) | 1976-07-31 | 1976-07-31 | 半導体装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51091571A JPS5938741B2 (ja) | 1976-07-31 | 1976-07-31 | 半導体装置およびその作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3945471A Division JPS5312158B1 (ja) | 1971-06-05 | 1971-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52109882A JPS52109882A (en) | 1977-09-14 |
| JPS5938741B2 true JPS5938741B2 (ja) | 1984-09-19 |
Family
ID=14030204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51091571A Expired JPS5938741B2 (ja) | 1976-07-31 | 1976-07-31 | 半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5938741B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1549386A (ja) * | 1966-10-05 | 1968-12-13 | ||
| JPS4917069A (ja) * | 1972-06-10 | 1974-02-15 |
-
1976
- 1976-07-31 JP JP51091571A patent/JPS5938741B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1549386A (ja) * | 1966-10-05 | 1968-12-13 | ||
| JPS4917069A (ja) * | 1972-06-10 | 1974-02-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52109882A (en) | 1977-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497106A (en) | Semiconductor device and a method of manufacturing the same | |
| US4375999A (en) | Method of manufacturing a semiconductor device | |
| US4507171A (en) | Method for contacting a narrow width PN junction region | |
| US4074304A (en) | Semiconductor device having a miniature junction area and process for fabricating same | |
| US3745647A (en) | Fabrication of semiconductor devices | |
| JPS62588B2 (ja) | ||
| GB2148591A (en) | Semiconductor device isolation grooves | |
| GB1393123A (en) | Semiconductor device manufacture | |
| US3749614A (en) | Fabrication of semiconductor devices | |
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| US3928091A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation | |
| GB1310412A (en) | Semiconductor devices | |
| JP3228609B2 (ja) | 半導体装置及びその製造方法 | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| EP0034341B1 (en) | Method for manufacturing a semiconductor device | |
| US3892609A (en) | Production of mis integrated devices with high inversion voltage to threshold voltage ratios | |
| JPS5938741B2 (ja) | 半導体装置およびその作製方法 | |
| US3967364A (en) | Method of manufacturing semiconductor devices | |
| EP0036620B1 (en) | Semiconductor device and method for fabricating the same | |
| JPH0127589B2 (ja) | ||
| US4012763A (en) | Semiconductor device having insulator film with different prescribed thickness portions | |
| JPS6333305B2 (ja) | ||
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS62235766A (ja) | 半導体装置の製造方法 | |
| JPS61237466A (ja) | バイポ−ラトランジスタの製造方法 |