JPS5937741A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＳ　ＣＰ　Ｃ（Ｓｉｎｇｌｅ　Ｃｈａｎｎｅｌ
　Ｐｅｒ　Ｃａｒｒｉｅｒ）方式で代表される間歇信号
（以下バースト信号という）を受信する受信機に於いて
、伝送路の伝播損失、受信器の利得変動などにより復調
器への入力レベルが変動することを防ぐ為に復調器前段
に挿入される自動利得制御回路に関する。

近年、ディジタル技術の発展に伴ないディジタル信号を
基底信号とした位相変復調方式で代表されるディジタル
変復調方式が盛んに用いられつつある。このディジタル
変復調方式では送信側から受信側に向って連続的変調技
術を用いるのが普通であったが、５ｃｐｃ方式、Ｔ　Ｄ
　Ｍ　Ａ　（ＴｉｍｅＤｉｖｉｓｉｏｎ　　Ｍｕｌｔｉ
ｐｌｅ　　Ａｃｃｅｓｓ　）方式あるいはパケット通信
方式等でみられる送信４号が間歇状であるバースト食間
技術が盛んに用いられるようになってきた。−万、受信
側では、送信機から受信機までの伝播損失の変動、受信
器自体の利得変動等により復調器入力レベルが著しく変
動し復調動作に支障を与える事が多くあるため、バース
ト信号に対して良好に動作する自動利得制御回路（゛以
下ＡＧＣ回路という）の実現が強く望まれる。

このＡＧＣ回路は、入力信号のレベルの大小に応じてレ
ベル大なる時には利得を減少させ、レベル小なる時には
利得を増大させて出力レベルを一定に保つ機能をもって
いる。このようなＡＧＣ回路の従来の構成は、第１図の
ブロック図に示すようなものであった。この回路の動作
は以下の曲りである。レベル変動要素を含んだ入力信号
５け可変利得増巾器１へ人力される。この可変利得増巾
回路１は制御電圧９が大なる場合には小なる利得小なる
場合には大なる利得を持ち出力信号６を発生する。この
出力信号６けＡＧＣ回路の出力となると同時にレベル検
出回路２にも入力される。このレベル検出回路２は可変
利得増巾回路１の出力６のレベルを検出し、その出カフ
は次段のｐ波回路３の入力信号となる。このＰ波回路３
け入力信号に含まれる不要高周波成分及び雑音成分を除
去し出力信号８を発生する。この出力信号は更に第一の
増巾回路４に人力され必要なレベルにまで増巾されて制
御電圧９が発生される。この制御電圧９は、可変利得増
１】器の出力信号６のレベルが大なるときけ大となυ小
なる時は小となって、第１図の構成は全体で負帰還回路
を構成し安定した出力レベルを得ることができる。

第２図は第１図の回路の入出力特性及び利得特性の一例
を示している。すなわち、入力レベルがある低レベルＡ
以下の場合にはＡＧＣ回路の利得は殆んど変化せず高利
得であり、入力レベルに比例した出力レベルを発生し、
入力レベルが低レベルＡ以上、ある高レベルＢ以下の範
囲では利得けはｙ入力レベルの増大分だけ減少し出力レ
ベルは殆んど変動しない。また入力レベルがあるレベル
８以上となると再び利得は殆んど変化しなくなり出力レ
ベルも入力レベルの変動にはソ比例して変動する。この
ことは入力レベルがＡ以上、Ｂ以下でけはｙ一定の出力
レベルとなり良好なＡＧＣ範囲であることを示している
。このレベルＡは低ければ低い１１ど、レベルＢは高け
れば商いほど良いが、回路の実現性、不完全性ループ利
得の有限性等の理由からこれらのレベルＡ、Ｂは共に有
限値をもっている。

一方、入力信号がバースト信号の場合には、入力信号レ
ベル変動は単に伝播損失、受信機利得変動のみにとどま
らない。第３図（ａ）で示される如く雑音信号のみしか
存在しない区間Ｎが長時間に渡って存在する可能性があ
り、このような区間Ｎでは、ＡＧＣ回路入力レベルは、
第２図におけるレベルＡ以下となり、ＡＧＣ回路の利得
は一定かつ嵩利得となる。反面バースト信号存在時は利
得は低利得となって一定レベルに押えられ、その結果と
してＡＱＣ回路出力波形は、第３図（ｂ）で示されるご
とく、信号レベルに比して無信号区間の雑音レベルが著
しく大となｊＯＡＧｃ回路に後続する復調器の創作に大
きな支障を与えるという欠点を有していた。

本発明は、このような従来のＡＧＣ回路の欠点を除去し
、バースト信号に対しても良好なる特性を有するＡＧＣ
回路を提供することを目的としている。

本発明のＡＧＣ回路は、バースト状の信号を入力信号と
し制御電圧によって利得が制御される可変利得増巾回路
と、この可変利得制御回路の出力を入力とするレベル検
出回路と、このレベル検出回路の出力を入力とするＦ波
回路と、この炉液回路の出力を入力とする第１の増巾回
路と、前記バースト状の信号を入力信号としバーストの
有無を検出するバースト検出回路と、このバースト検出
回路の検出出力を人力とし制御時間幅を決定する制御時
間決定回路と、この制御時間決定回路の出力をゲート信
号入力とし前記第１の増ｌＪｌ路の出力を信号入力とし
て出力を前記可変利得増巾回路の前記制御電圧として供
給するサンプルホールド回路とを含み構成される。

本発明によれば、受信４号の存在時のみＡＧＣを作動さ
せ、無信号時にＡＧＣ制御を行なわずに前バースト存在
時の利得に保持することにより、無信号時に高利得とな
る事を防ぎ、高レベルな雑音信号をする事のない安定な
ＡＧＣ回路を実現できる。

以下本発明を図面によシ詳細に説明する。

第４図は本発明の実施例のブロック図である。

図中、第１図と同一番号は同一構成要素である。

また、１１はバースト検出回路、１２は制御時間決定回
路、１３はサンプルホールド回路、１４は第２の増巾回
路、１５はバースト検出回路１１の出力信号、１６は制
御時間決定回路１２の出力信号、１７はサンプルホール
ド回路１３の出力信号１８は第２０増巾回路１４の出力
信号を示す。

まず、入力信号５は可変利得増巾回路１及びバースト検
出回路１１へ入力され、可変利得増巾回路１では、制御
電圧である第２の増巾回路１４の出力信号１８の電圧に
応じた利得外だけ増巾されて出力信号６を発生する。こ
の出力信号６は、ＡＧＣ回路の出力となると同時にレベ
ル検出回路２の入力となり、そのレベルがレベル検出回
路２で検出され出カフを発生する。この信号７は高周波
成分、雑音信号などの不要波を含んでいるので、Ｆ波回
路３によシチ波され、殆んど不要波を含まないレベル検
出信号としてＦ波回路３の出力８を得る。この出力８け
増巾回路４によυ必要なレベルまで増巾されて出力９と
なり、さらにサンプルホールド回路１３の一方の入力信
号となる。なお、本増巾回路は利得不要ならば単なる配
線に、また、減衰が必要ならば単なる減衰器となること
は自明である。

一方、入力信号５はバースト検出回路１１へも入力され
バースト信号の有無が検出される。このバースト検出回
路１１は、例えばレベル検出回路、Ｆ波回路及びレベル
判定回路を縦続接続して実現できる。即ち、入力レベル
の値がレベル検出回路により検出され不要波か戸波回路
によって除かれてさらにあらかじめ定めた値に対する大
小によりレベル判定回路によって信号の有無が判定でき
る。

このバースト信号の有無の判定結果は、バースト検出回
路１１の出力１５となる。この信号１５を入力として、
制御時間決定回路１２は必要な時間幅を決定し決定した
時間幅だけオンとなる出力信号１６を出力する。この回
路の決定する時間幅については後述するが、一番簡単な
例としては本回路の入力信号１５に対して何ら制御せず
直接出力１５とする場合がある。この場合は勿論制御時
間決定回路１２は単ｆ、（る配線だけでよい。制御時間
決定回路１２の出力１６はサンプルホールド回路１３の
他方の入力、即ちゲート信号となる。前述のようにサン
プルホールド回路１３は第１の増巾回路４の出力９を一
方の入力とし、制御時間決定回路１２の出力１６を他方
の入力即ちゲート信号とし、このケート信号１６がオン
を示す区間のみ出力９を出力１７に伝え、出力１６がオ
フとなった時点からは再び１６がオンを示す時刻まで前
記オン区間の最終電圧を保持し続は出力信号１７とする
。

このようなサンプルホールド回路の一例は、第５図の回
路図に示される。図中、入力端子２工には、本実施例で
は出力９が接続され、一対ａ、ｂのゲート信号入力端子
２２には互いに相補なるゲート信号が入力されるので、
本実施例ではゲート信号１６が接続される。この場合は
、出力９も相補信号の形をとる必要がある。また、出力
端子２３は本実施例では信号１７が接続される。Ｄｉ〜
Ｄ４　はダイオード、Ｃけコンデンサを示す。本回Ｍで
は、端子２２へ入力されるゲート信号レベルは端子２１
へ入力される信号レベルに比して十分に大きく選んであ
り、端子２１より入力される信号レベルはダイオードＤ
１〜１）４０オン・オフには寄与しない。例えば、入力
端子２２のａに＋、ｂに−・の極性のゲート信号が入力
されると、ダイオードＤ１〜Ｄ４け全てオンとなるため
、端子２１へ入力された川、圧はダイオードＤ１〜Ｄ４
を経てコンデンサＣに充電される。端子２１の駆動イン
ピーダンスを十分に小さく選択してあれば、コンデンサ
Ｃへの充電時間は極めて高速に行ないうるのでゲート信
号のオンの間は端子２１への入力電圧はそのままコンデ
ンサＣに蓄えられヵ１つ出力端子２３に伝えられる。一
方、端子２１のａに一１ｂに十のゲート信号が入力され
た場合、ダイオードＤ１〜Ｄ４は全てオフとなシ、端子
２１．２２とコンデンサＣとは全く遮断される。従って
、出方端子２３に接続される回路の入力インピーダンス
が十分高く選ばれていればゲート信号がオンを示す区間
の最終電圧を次のオンの時刻まで保持する事ができ、サ
ンプルホールド回路として動作する。

サンプルホールド回路１３の出力１７は、さらに第２の
増巾回路１４へ入力され、必要なレベルまで増巾され第
２の増巾回路出力１８となシ、可変利得増巾回路１の制
御電圧となる。この場合本増巾回路の利得が不要ならば
第２の増巾回路１８は単なる配線となり、また、減衰が
必要ならば単なる減衰器となることは勿論である。この
ように第２の増巾回路１４の出力１８は、入力信号５に
バースト信号が存在する区間のみに、可変利得増巾回路
１の出力６０レベルに対応した電圧か可変利得増巾回路
の制御電圧として伝えられ、バースト信号が存在しない
区間は前のオン区間の最終電圧が保持され制御電圧とな
る。一方、従来のＡＧＣ回路に用いられるものと同僚に
可変利得増巾回路１は入力の制御電圧大なる時には小な
る利得となり、制御電圧小なる時には大なる利得となる
性質を持つため、本実施例もバースト存在区間のみの入
力信号レベルに感応するＡＧＣ回路を構成する。

なお、制御時間決定回路１２はこの実施例では単なる配
線としたが、例えば、バースト開始時間から一定時間の
み出力制御信号１６をオンとすること、バースト開始時
間から一定時間だけ遅れて信号１６をオンとしバースト
終了時間より一定時間だけ遅れてオフとすること、バー
スト開始時間から一定時［１１だけ遅れて信号１６をオ
ンとし、バースト終了時間にオフとすることなどの選択
も可能である。

また、以上の実施例は、ＡＧＣ回路中にバースト検出回
路１１及び制御時間決定回路１２を持ち、サンプルホー
ルド回路１３０制御信号１６をＡＧＣ回路中で発生した
が、外部回路でバースト発生時刻を予測できる場合は自
分自身で発生する必要が無い。

以上説明のように、本発明によれば、入力信号が存在す
る区間のみに感応し他の無信号区間の雑音信号レベルに
は感応しないＡＧＣ回路が得られ、このＡＧＣ回路によ
り無信号区間で雑音信号が信号レベルに比して著しく増
巾されることが無くバースト信号を入力としても十分に
良好なＡＧＣ特性を与えている。

【図面の簡単な説明】

第１図は従来のＡＧＣ回路の一例の構成図、第２図は従
来のＡＧＣ回路の入出力及び利得関係を下す特性図、第
３図は従来のＡＧＣ回路の入力・出力信号波形図、第４
図は本発明の一実施例の構成図、第５図は第４図のサン
プルホールド回路の回路図である。図において １・・・・・・可変利得増巾回路、２・・・・・・レベ
ル検出回路、３・・・・・・Ｆ波回路、４・・・・・・
第１０増巾回路、５・・・・・・ＡＧＣ回路人力信号、
６・・・・・・可変利得回路１の出力、１１・・・・・
・バースト検出回路、１２・・・・・・制御時間決定回
路、１３・・・・・・サンプルホールド回路、１４・・
・・・・第２の増巾回路である。 猶１珂 讐Ｚ田 半４ワ

Claims (1)

【特許請求の範囲】
1. バースト状の信号を入力信号とし、制御電圧によって利
   得が制御される可変利得増巾回路と、この可変利得制御
   回路の出力を人力とするレベル検出回路と、このレベル
   検出回路の出力を入力とするｐ波回路と、このＦ波回路
   の出力を入力とする第１の増巾回路と、前記バースト状
   の信号を入力信号としバーストの有無を検出するノ（−
   スト検出回路と、このバースト検出回路の検出出力を入
   力とし制御時間幅を決定する制御時間決定回路と、この
   制御時間決定回路の出力をゲート信号人力とし前記第１
   の増巾回路の出力を信号入力として出力を前記可変利得
   増巾回路の前記制御電圧とし“（供給するサンプルホー
   ルド回路とを含む自動利得制御回路。