JPS5935220B2 - Terminal control method - Google Patents

Terminal control method

Info

Publication number
JPS5935220B2
JPS5935220B2 JP55056544A JP5654480A JPS5935220B2 JP S5935220 B2 JPS5935220 B2 JP S5935220B2 JP 55056544 A JP55056544 A JP 55056544A JP 5654480 A JP5654480 A JP 5654480A JP S5935220 B2 JPS5935220 B2 JP S5935220B2
Authority
JP
Japan
Prior art keywords
signal
terminal
control
control signal
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55056544A
Other languages
Japanese (ja)
Other versions
JPS56153860A (en
Inventor
真一 伊藤
賢三 青木
隆 奈良
淳久 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55056544A priority Critical patent/JPS5935220B2/en
Publication of JPS56153860A publication Critical patent/JPS56153860A/en
Publication of JPS5935220B2 publication Critical patent/JPS5935220B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/12Arrangements providing for calling or supervisory signals

Description

【発明の詳細な説明】 本発明は端末制御方式に関する。[Detailed description of the invention] The present invention relates to a terminal control system.

例えばPCM30方式では、1本の共通信号線(ハイウ
ェイ)に30チャネルの音声信号を時分割多重化して伝
送し、この音声信号は信号分配装置により30個の端末
に分配される。
For example, in the PCM30 system, audio signals of 30 channels are time-division multiplexed and transmitted over one common signal line (highway), and this audio signal is distributed to 30 terminals by a signal distribution device.

音時信号はこのようにして各端末に達するが、なお送信
側から端末を制御するため各端末に対してさらに必要な
端末制御信号を送らなければならない。このために、1
フレーム中の特定の1つのタイムスロットを上記端末制
御信号に割り当て、16マルチフレーム形式で、各端末
に対する制御信号を伝送することが行なわれている。第
1図はこの場合のフレームの構成を示す図である。
Although the sound and time signals reach each terminal in this way, in order to control the terminals from the transmitting side, it is necessary to further send necessary terminal control signals to each terminal. For this purpose, 1
One specific time slot in a frame is assigned to the terminal control signal, and the control signal for each terminal is transmitted in a 16 multiframe format. FIG. 1 is a diagram showing the structure of a frame in this case.

図において、Fは1フレームを示し、このフレームFは
32のタイムスロットTSONTS81に分割され、各
タイムスロットには、8ビットの信号が挿入される。そ
して、タイムスロットT51〜TS、5にはそれぞれ音
声用チヤオ、ルCH1〜CHI、が、タイムスロットT
S、6には端末制御信号が、さらにタイムス頭ノトT5
1|〜TS3、にはそれぞれ音声用チャネルCH16〜
C坊。が割当てられる。音声用チャネルCH1〜CH3
oは受信端において、それぞれ端末T1〜T3oに分配
される。なおタイムスロットTSoには保守用あるいは
試験用の信号が割り当てられ、音声用チャネルとして使
用されない。端末T1〜T3oに対する制御信号は信号
用のタイムスロットTS16に挿入され、フレーム16
個を以て一括し、そのフレーム1のタイムスロツトTS
,6中の8ビツト中の半分の4ビツトには端末T1に対
する制御信号が割り当てられ、残りの4ビツトには端末
T2に対する制御信号が割り当てられる。
In the figure, F indicates one frame, and this frame F is divided into 32 time slots TSONTS81, and an 8-bit signal is inserted into each time slot. In time slots T51 to TS and 5, there are audio channels CH1 to CHI, respectively, in time slot T
S, 6 contains the terminal control signal, and the times head note T5
1|~TS3, each audio channel CH16~
Boy C. will be assigned. Audio channels CH1 to CH3
o is distributed to the terminals T1 to T3o, respectively, at the receiving end. Note that the time slot TSo is assigned a maintenance or test signal and is not used as a voice channel. Control signals for terminals T1 to T3o are inserted into signal time slots TS16, and frame 16
time slot TS of frame 1.
, 6 are assigned a control signal for terminal T1, and the remaining 4 bits are assigned a control signal for terminal T2.

このようにして、第1図に示すようにフレーム2〜15
のタイムスロツトTSl6に対して端末T,〜T,Oに
対する制御信号が4ビツトづつ割り当てられる。この方
式によれば、フレーム0を除きフレーム1〜フレーム1
5において各端末当り4ビツトの制御信号を割り当てる
ことができ、1フレームの時間長を125tLSとすれ
ば各端末は(125μS×16フレーム=)2mS毎に
制御信号を受けることができる。この場合、端末が加入
者線(電話機)インタフエースであれば、その制御信号
は4ビツトで十分である。
In this way, frames 2 to 15 as shown in FIG.
Control signals for terminals T, -T, and O are assigned four bits each to time slot TS16. According to this method, frames 1 to 1 except frame 0
5, a 4-bit control signal can be assigned to each terminal, and if the time length of one frame is 125 tLS, each terminal can receive a control signal every (125 μS×16 frames=) 2 mS. In this case, if the terminal is a subscriber line (telephone) interface, a 4-bit control signal is sufficient.

しかし、他局との中継線(アナログトランク)インタフ
エースでは、加入者線インタフエースに比して、例えば
トランクの閉塞、閉塞解除等さらに多くの制御を必要と
するため、上記4ビツトの制研信号では不足する場合が
ある。従来は、このような場合、端末制御信号を拡張す
るに当つて、2チヤネル分の端末制御信号を1つの端末
に割り当て、8ビツトの制御信号とすることにより拡張
する方式が採用された。
However, the trunk line (analog trunk) interface with other stations requires more control than the subscriber line interface, such as blocking and unblocking the trunk, so the above 4-bit control Signals may be insufficient. Conventionally, in such cases, a method has been adopted to expand the terminal control signal by allocating two channels worth of terminal control signals to one terminal and converting it into an 8-bit control signal.

しかし、上記の従来方式では、2チヤネル分の制餌信号
の割り当てられた上記端末に対しても音声用チヤネルを
1個)使用すれば十分であるので2チヤネルの端末制(
財)信号に対応する2つの音声用チヤネルのうちの1イ
hは使用されないこととなり、従つて共通信号線(ハィ
ウエイ)上の音声チヤネルの1/2は無効となり、実装
効率も1/2に低下することとなり不経済であつた。上
記においては端末制御信号は各端末に対して2mS毎に
送出することができるが、トランクの閉塞および閉塞解
除信号回線の試験引込み制御信号等のように頻度が少な
くかつ時間的に急ぐ必要のない端末制御信号も少なくな
い。
However, in the conventional system described above, it is sufficient to use one audio channel even for the terminal to which two channels' worth of control signals are assigned, so the two-channel terminal system (
1 h of the 2 audio channels corresponding to the signal will not be used, and therefore 1/2 of the audio channels on the common signal line (highway) will be invalid, and the implementation efficiency will be reduced to 1/2. This resulted in a decline in production costs and was uneconomical. In the above case, the terminal control signal can be sent to each terminal every 2 mS, but it is infrequent and does not need to be rushed in time, such as the test pull-in control signal of the trunk blocking and unblocking signal line. There are also quite a few terminal control signals.

このような時間的に急ぐ必要のない端末制御信号は、上
記方式において、フレーム0の制御信号用のタイムスロ
ツトTSl6は使用されていないのでこのタイムスロツ
トTS,6を使用して8ビツト信号を送り、1個の端末
に対する拡張された端末制御信号を送ることができる。
このようにして30個の各端末に拡張された端末制御信
号を送るようにすれば全端末に送る場合でも各端末は(
2mS×30=)60mS毎にはこの拡張された端末制
御信号を受けることができる。本発明は、従来の方式の
欠点を除去し、端末に対する拡張された制御信号の伝送
を、共通信号線(ハイウエイ)中の音声チヤネルを無効
とすることなく、経済的に可能とすることを目的とする
In the above system, the time slot TS16 for control signals in frame 0 is not used for terminal control signals that do not need to be rushed in time, so this time slot TS16 is used to send an 8-bit signal. , can send extended terminal control signals for one terminal.
In this way, if you send the extended terminal control signal to each of the 30 terminals, even if you send it to all terminals, each terminal will receive (
This extended terminal control signal can be received every 60 mS (2 mS x 30 =). SUMMARY OF THE INVENTION The present invention aims to eliminate the drawbacks of conventional methods and to economically enable the transmission of extended control signals to terminals without invalidating the voice channel on the common signal line (highway). shall be.

次に本発明を図面について詳細に説明する。第2図は本
発明の一実施例の接続構成図であつて、図においてHW
は共通信号線(ハィウエィ)SDは信号分配装置、T,
T2〜T3Oはそれぞれ端末を示す。なお信号分配装置
SDにおいてDMPXは信号分配回路、CRlはレジス
タ、DECはデコーダである。端末T1〜T,Oは同様
な構成を有するからその1個T1のみ詳細に示す。端末
T,において、DAは復号器、CR2,CR3はレジス
タであり、復号器DAの出力端Sにはアナログ形の音声
信号が出力し、これに対して加入者回線(電話機)ある
いはアナログトランク等が接続される。第2図において
、共通信号線HWには第1図で示したフレーム構成のマ
ルチフレーム形式の信号が入力する。ただし、本発明に
おいては、従来方式では使用されずに空いているフレー
ム0のタイムスロツトTSl6に、8ビツトの拡張され
た端末制?信号が挿人される。共通信号線HWから入力
する信号は、周知のように、信号分配装置SDに設けら
れた信号分配回路DMPXにより、各端末T,〜T3O
に対応するタイムスロツトの音声信号が、谷対応端末に
分配される。
The invention will now be explained in detail with reference to the drawings. FIG. 2 is a connection configuration diagram of one embodiment of the present invention, and in the figure, HW
is the common signal line (highway), SD is the signal distribution device, T,
T2 to T3O each indicate a terminal. In the signal distribution device SD, DMPX is a signal distribution circuit, CR1 is a register, and DEC is a decoder. Since the terminals T1 to T and O have similar configurations, only one terminal T1 will be shown in detail. In the terminal T, DA is a decoder, CR2 and CR3 are registers, and an analog voice signal is output to the output terminal S of the decoder DA, and a subscriber line (telephone) or analog trunk, etc. is connected. In FIG. 2, a multi-frame format signal having the frame structure shown in FIG. 1 is input to the common signal line HW. However, in the present invention, an 8-bit extended terminal system is installed in time slot TSL6 of frame 0, which is not used in the conventional method and is vacant. A signal is inserted. As is well known, the signal input from the common signal line HW is distributed to each terminal T, ~T3O by the signal distribution circuit DMPX provided in the signal distribution device SD.
The audio signal of the time slot corresponding to the trough is distributed to the trough-compatible terminals.

各端末では、この分配された音声信号は復号器DAでデ
イジタル信号よりヂナログ信号すなわちアナログ形式の
音声信号に変換され出力端Sに出力する。該端末T,に
対する制御信号は第1図に示すようにフレーム1のタイ
ムスロツトTSl6の前半に挿入された4ビツトにより
伝送されるので、この4ビツト情報も信号分配回路DM
PXにより分離されて該端末T,へ送り込まれるが、こ
れは公知の手段によりレジスタCR2に落され、ここに
格納される。レジスタCR2は該4ビツトの情報を出力
線L1に出力し、これは図示しないデコーダで解読され
、制御信号として端末T,を制御する。前述した、フレ
ーム0のタイムスロツトTS,6すなわち特定のタイム
スロツトに挿入される8ビツトの拡張された端末制御信
号は、第3図に示すような構成を有する。
In each terminal, the distributed audio signal is converted from a digital signal into a digital signal, that is, an analog audio signal by a decoder DA, and is outputted to an output terminal S. The control signal for the terminal T, as shown in FIG.
It is separated by PX and sent to the terminal T, which is dropped into register CR2 by known means and stored there. Register CR2 outputs the 4-bit information to output line L1, which is decoded by a decoder (not shown) and used as a control signal to control terminal T. The aforementioned 8-bit extended terminal control signal inserted into time slot TS,6 of frame 0, ie, a specific time slot, has a configuration as shown in FIG.

すなわち、第1のビツトB,はこの拡張された端末制御
信号が有効か無効かを示すもの、例えば“1”のとき有
効、゛0”のとき無効を示す。第2ないし第6の5ビツ
トB2〜B6は端末T1〜T3Oのうちの1個すなわち
この拡張された端末制御信号の受信先端末を指定表示す
るビツト、第7および第8のビツトは拡張された端末制
御信号の内容を示すビツトであり、この2ビツトにより
4通りの制御を行なうことができる。特定のタイムスロ
ツト、すなわちフレーム0のタイムスロツトTSl6に
挿入されて送られてくる上記拡張された端末制御信号は
、信号分配装置SDにおいて、図示しない周知のドロツ
パにより共通信号線HWよりレジスタCRlに落されこ
こに格納される。
That is, the first bit B indicates whether this extended terminal control signal is valid or invalid. For example, "1" indicates valid, and "0" indicates invalid.The second to sixth 5 bits B2 to B6 are bits that designate and display one of the terminals T1 to T3O, that is, the destination terminal of this extended terminal control signal, and the 7th and 8th bits are bits that indicate the content of the extended terminal control signal. These two bits can perform four types of control.The expanded terminal control signal inserted into a specific time slot, that is, time slot TS16 of frame 0, is sent to the signal distribution device SD. Then, the signal is dropped from the common signal line HW to the register CRl by a well-known dropper (not shown) and stored there.

ここに、このドロツパとレジスタCRlによりこの信号
を受信する手段が構成される。このレジスタCRlに格
納されたデータはデコーダDECにおいて解読される。
デコーダDECは、各端末T1〜T3Oに対して、それ
ぞれ4本の出力線を有する。すなわち、上記第3図に示
す8ビツトの拡張された端末制蓚信号が上記レジスタC
RlよりデコーダDECに与えられると、その第1のビ
ツトb1が61゛であればこの信号が有効であるのでデ
コーダDECは解読を行ない、第2〜第6の5個のビツ
トB2〜B6で指定表示される1個の端末(T,〜T3
Oのうちの1個)、例えばT1に到る4本の出力線を有
効とし、かつ拡張された端末制御信号の第7、第8のビ
ツトB7,b8の情報に対応して上記4本の出力線の何
れか1本に出力を送出する。この4本の出力線よりの出
力は端末T1のレジスタCR3に受けられここに格納さ
れ、レジスタCR3の4本の出力殊L2の何れか1本に
上記に対応して出力を送出する。この出力により拡張さ
れた端末の制御が実行される。なお、第1のビツトb1
が601であればこの信号は無効であるのでデコーダD
ECは解読を行なわず、谷端末T,〜T3Oに対して、
デコーダDECよりの出力信号は送出されない。
Here, this dropper and register CRl constitute means for receiving this signal. The data stored in this register CRl is decoded by the decoder DEC.
The decoder DEC has four output lines for each terminal T1 to T3O. That is, the 8-bit extended terminal control signal shown in FIG.
When given to the decoder DEC from Rl, if the first bit b1 is 61, this signal is valid, so the decoder DEC decodes it and specifies the signal specified by the second to sixth five bits B2 to B6. One terminal displayed (T, ~T3
For example, the four output lines leading to T1 are enabled, and the four output lines are activated in accordance with the information of the seventh and eighth bits B7 and b8 of the extended terminal control signal. Sends the output to one of the output lines. The outputs from these four output lines are received and stored in the register CR3 of the terminal T1, and the output is sent to any one of the four output lines L2 of the register CR3 in accordance with the above. Extended terminal control is executed by this output. Note that the first bit b1
If 601, this signal is invalid, so decoder D
EC does not decrypt, and for valley terminals T, ~T3O,
The output signal from decoder DEC is not sent out.

上記において、拡張された端末制御信号を全端末T1〜
T3Oに一巡して送る場合は前記のように60mS程度
の時間を必要とするが、ある特定の1個の端末のみに拡
張された端末制?信号を送るにはマルチフレームの1周
期に1回すなわち2mS毎に送ることが可能である。
In the above, the extended terminal control signal is transmitted to all terminals T1~
As mentioned above, it takes about 60mS to send data once to T3O, but is this a terminal system that is extended to only one specific terminal? The signal can be sent once per period of the multiframe, that is, every 2 mS.

本発明を上記一実施例について説明したが、本発明はこ
れに限定されるものではなく、種々の変形が可能であり
、特に共通信号線上を伝送される信号のフレーム構成に
ついては一例を示すに過ぎず、本発明の技術的範囲内で
種々の変形が可能である。
Although the present invention has been described with reference to the above-mentioned embodiment, the present invention is not limited to this and can be modified in various ways. However, various modifications are possible within the technical scope of the present invention.

本発明は上記のように構成されているので、時分割多重
化された信号伝送において、端末に対する制両信号をマ
ルチフレーム形式で伝送する場合、端末に対する拡張さ
れた制闘信号を、音声用チヤネルを無効とすることなく
、経済的に伝送することが可能な効果がある。
Since the present invention is configured as described above, when a control signal for a terminal is transmitted in a multiframe format in time-division multiplexed signal transmission, an extended control signal for the terminal is transferred to an audio channel. It has the effect of being able to be transmitted economically without invalidating it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はマルチフレーム形式における端末制御信号に対
するフレーム構成を示す図、第2図は本発明の一実施例
の接続図、第3図は本発明において使用する拡張された
端末制凪信号の構成例を示す図である。 ) F・・・・・・フレーム、TSONTS3r・・
・・タイムスロツト、CHl〜CH3O・・・音声用チ
ヤネル、T,〜T3O・・・・・・端末、SD・・・・
・・信号分配装置、HW・・・・・・共通信号線、DM
PX・・・・・・信号分配回路、DEC・・・・・・デ
コーダ、CRl,CR2,CR3・・・・・ルジスタ、
DA・・・5・・・復号器、S・・・・・・復号器出力
端。
FIG. 1 is a diagram showing a frame structure for a terminal control signal in multiframe format, FIG. 2 is a connection diagram of an embodiment of the present invention, and FIG. 3 is a configuration of an extended terminal control calm signal used in the present invention. It is a figure which shows an example. ) F...Frame, TSONTS3r...
...Time slot, CHl~CH3O...Audio channel, T, ~T3O...Terminal, SD...
...Signal distribution device, HW...Common signal line, DM
PX... Signal distribution circuit, DEC... Decoder, CRl, CR2, CR3... Lujistar,
DA...5...Decoder, S...Decoder output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 複数個の端末と共通信号線を経て送られてくる時分
割多重化された音声信号および端末制御信号を上記複数
個の端末に分配する信号分配回路を有する信号分配装置
を有するシステムにおいて、前記信号分配装置にて前記
音声信号および前記制御信号は前記信号分配回路を介し
て各端末に分配されるとともに各端末では前記制御信号
を抽出し、前記音声信号を復号器を介して音声として受
信するよう構成され、さらに前記信号分配装置には、前
記時分割多重信号中のマルチフレーム形式で受信する制
御信号中の特定のタイムスロットに挿入された、制御す
べき端末情報および拡張された制御情報を抽出し、該抽
出した情報を解読し解読された端末制御信号を制御すべ
き端末に送るためのデコーダとを具備し、該デコーダの
出力により端末の拡張された制御を行なうことを特徴と
する端末制御方式。
1. In a system having a signal distribution device having a signal distribution circuit for distributing time-division multiplexed audio signals and terminal control signals sent via a common signal line to a plurality of terminals to the plurality of terminals, In the signal distribution device, the audio signal and the control signal are distributed to each terminal via the signal distribution circuit, and each terminal extracts the control signal and receives the audio signal as audio via a decoder. The signal distribution device further includes terminal information to be controlled and extended control information inserted into a specific time slot in a control signal received in a multiframe format in the time division multiplexed signal. and a decoder for extracting the extracted information, decoding the extracted information, and sending the decoded terminal control signal to the terminal to be controlled, and performing extended control of the terminal by the output of the decoder. control method.
JP55056544A 1980-04-28 1980-04-28 Terminal control method Expired JPS5935220B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55056544A JPS5935220B2 (en) 1980-04-28 1980-04-28 Terminal control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55056544A JPS5935220B2 (en) 1980-04-28 1980-04-28 Terminal control method

Publications (2)

Publication Number Publication Date
JPS56153860A JPS56153860A (en) 1981-11-28
JPS5935220B2 true JPS5935220B2 (en) 1984-08-27

Family

ID=13030025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55056544A Expired JPS5935220B2 (en) 1980-04-28 1980-04-28 Terminal control method

Country Status (1)

Country Link
JP (1) JPS5935220B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732376B2 (en) * 1987-06-03 1995-04-10 日本電気株式会社 Time slot allocation method
JP2870441B2 (en) * 1995-02-28 1999-03-17 日本電気株式会社 Control signal multiplex communication system

Also Published As

Publication number Publication date
JPS56153860A (en) 1981-11-28

Similar Documents

Publication Publication Date Title
KR880001130A (en) Digital Block Multiplexers, Demultiplexers, and Digital Transmission Systems
JPH04275660A (en) Communication system
JPS6352535A (en) Apparatus and method for transmitting digital subscriber line
US4105869A (en) Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels
JPS5935220B2 (en) Terminal control method
US5446731A (en) Signaling channel data transmitting/receiving circuit of a primary multiplexer
ATE26514T1 (en) SYSTEM FOR DIGITAL TRANSMISSION OF VIDEO RESPECTIVELY. VIDEO TELEPHONE SIGNALS.
JPS61239736A (en) Bit steal system
KR910005471B1 (en) Digital key telephone system
JPH0964812A (en) Method and device for communicating frame structure data
JP2727709B2 (en) PCM channel tandem connection method
JP3158758B2 (en) Terminal adapter device and data transmission method
JP2581266B2 (en) Multiplexer
JP2692111B2 (en) DSI-ADPCM device
JPH03283730A (en) Adpcm channel tandem connection system
JPH0795727B2 (en) Frame signal transmission method
JPH0220141A (en) Voice data transmitting system
JPH088556B2 (en) Time division multiplexer
JPH0451103B2 (en)
JPH05167550A (en) Tdma burst allocation system
JPH0738632B2 (en) Transmission rate conversion method for digital data transmission
JPH0646833B2 (en) PCM line connection device
JPH05244107A (en) Sdh frame constituting method for digital image signal
JPH06204967A (en) Signaling system
JPH0194735A (en) Method and device for receiving time-division multipled signal