JPS5934646A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPS5934646A
JPS5934646A JP57144838A JP14483882A JPS5934646A JP S5934646 A JPS5934646 A JP S5934646A JP 57144838 A JP57144838 A JP 57144838A JP 14483882 A JP14483882 A JP 14483882A JP S5934646 A JPS5934646 A JP S5934646A
Authority
JP
Japan
Prior art keywords
film
evaporated
pattern
heat treatment
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57144838A
Other languages
English (en)
Inventor
Shoji Madokoro
間所　昭次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP57144838A priority Critical patent/JPS5934646A/ja
Publication of JPS5934646A publication Critical patent/JPS5934646A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体集積回路装置の製造方法に関するも
のである。
従来の半導体集積回路装置の製造方法を第１図を用いて
説明する。第１図はＭＯＳ　ＬＳＩの場合であシ、第１
図（ａ）に示すようにソース・ドレイン拡散層２をシリ
コン基板１に形成した後、電気的な信号を取出すための
コンタクトホール８を５ｔｏｔ膜３に開孔する。次いで
、同じく第１図（ａ）に示すようにＡｔ−８ｌ　４を蒸
着する。次いで、第１図（ｂ）に示すように７オトリソ
エ程でＡｔ−８ｔノぐターン４′を形成し、５００℃、
３０分の水素シンターを行う。
次いで、第１図（ｅ）に示すごとく保護膜用にＰＳＧ膜
５を１μｍ＋Ｐをドーグしていない５ｉｏｔ膜６を０．
２μｍ連続堆積し、それらにポンディングパッド用の穴
９を開孔する。
以上で前処理が完了する。組立工程は、図示しないが、
先ず、プロービングによシ選別した良品をスクライブし
、パターン選別を行った後、ノ臂ツケージにダイスを接
着（ダイスボンド）する。
このダイスボンドは４３０℃、Ｎ２雰囲気で行われる。
しかし従来は、この工程の後でｊｇ１図（Ｃ）に示すよ
うにクラック７がビンディングｉｅツド近傍のＰＳＧ膜
５および５ｔｏｔ膜６に生じることがわかった。このよ
うなりラック７が生じると外部から水分が侵入し易くな
υ、その結果Ａｔ腐食をもたらし、集積回路装置が不良
となる欠点があった。
この発明は上記の点に鑑みなされたもので、従来の欠点
を解決できる半導体集積回路装置の製造方法を提供する
ことを目的とする。
以下この発明の実施例を図面を参照して説明する。
第２図はこの発明の第１の実施例を示す。この第１の実
施例において、ソース書ドレイン拡散層２をシリコン基
板１に形成した後、コンタクトホール８を５ｉｏｔ膜３
に開孔し、さらにＡ、ｔ−８１４を蒸着する工程（第２
図（ａ）′に示す工程）までは従来工程と同じである。
次に、第１の実施例では、１５０〜２００℃のＮｌまた
は迅雰囲気で３０分〜１時間熱処理（プリアニール）す
る。この熱処理温度はＡｔ−８ｔ蒸着膜の歪が除去され
る温度で、一般に回復温度と呼ばれるが、回復温度はＡ
ｔ−８ｔの蒸着条件に依存する。たとえば第３図（図中
矢印は回復温度を示す）に示すようにＡｔ　−１，５１
８１膜の硬度は１５０℃〜２００℃で軟化しているが、
絶縁膜クラック発生率の高い基板温度１５０℃で蒸着速
度１８７　Ａ／　ｓｅｅのＡＡ−８Ｌ膜の回復温度はお
よそ２００℃と判断できる。したがって、この膜の場合
は２００℃で３０分間Ｎ！ガス中で熱処理する。
このようにして熱処理が行われた後の状態を第２図（ｂ
）に示す。この図において、１ｏは熱処理後のＡｔ−８
ｔ蒸着膜を示す。そして以後は、従来工程通シ、第２図
（ｃ）に示すようにＡｔ−８ｉ　／ｆ　ｌ　−ン１０’
（Ｄ形成およびシンターを行い、さらに第２図（ｄ）に
示すようにＰＳＧ膜５およびｓｉｏ、膜６の堆積と？ン
デイングパッド用の穴９の形成を行う。
以上のように第１の実施例では、Ａｔ−８ｌ蒸着の後、
パターン形成の前に、Ａｔ−８ｔ蒸着膜の歪回復温度で
プリアニールする。それによ、９　Ａｔ−８ｔ蒸着膜の
残留歪をパターン形成前に開放させる。したがって、パ
ターン形成後のシンター処理によってもＭ原子の急速な
移動、拡散が抑制されるようになり、その結果としてＡ
ｔ−Ｓｉ蒸着膜のヒロック形成が従来方法よシ小さくな
る。そして、ヒロックが小さくなれば、そのヒロック上
における保護膜（ＰＳ（７Ｍ５およびＳｉｎｇ膜６から
なる）の被覆性が充分となシ、かつ熱処理時に保護膜に
加わる応力が小さくなるので、組立時の熱処理において
保護膜にクラックが発生しにくくなる。
第４図はグリアニールによるクラック防止効果の一例を
示す。２００’Ｃ，３０分のＮ！アニールによジノリド
部の絶縁Ｍ（保護膜）のクラック発生率が７０％から１
０％に大幅に減少している。
第１の実施例はＡｔ−８ｉ膜と保護膜の場合を説明した
が、金属膜が人ｔそのもの、あるいはＡｔ中に淘。
Ｃｕなどの元素を混入した２元系合金、または３元系以
上のＡｔ合金の場合にも同様の効果が生じる。
また、保護膜のり２ツク防止に対してだけでなく、多層
配線デバイスの場合は中間絶縁膜のクラック発生や眉間
ショートを防止する効果もある。
第５図はこの発明の第２の実施例としＣ多層配線の場合
を示す。第５図（ａ）において、１はシリコン基板、２
はソース・ドレイン拡散層、３はＳｉＯ。
膜、８はコンタクトポールである。これらの構造体上に
同図に示すように１層目Ａ７−８ｉ　１１を蒸着する。
そして、その蒸着後、２００℃で３０分間Ｎ！ガス中で
１回目のプリアニールを行う。次いで、フォトリソ工程
で第５図（ｂ）に示すようにＡ７−８ｔパタ・−ン１１
′を形成し、その後１回目のシンターを行う。続いて、
第５図（ｂ）に示すように中間絶縁膜としてたとえばＰ
ｓＧ膜１２を育成し、スルーボール１３を開け、２層目
のＡｔ１４を蒸着する。次いで、２回目のプリアニール
を１回目と同一条件で行い、その上で２層目Ａｔ１４の
７オトリソを行って第５図（ｃ）に示すようにＡｔパタ
ーン１４′を形成した後、２回目のシンターを行う。最
後に、第５図（ｅ）に示すごとく保護膜としてＰＳＧ５
および５ｌｏｔ膜６を堆積し、それらにポンディングパ
ッド用の穴９を開ける。
このような２層配線の場合は、保護膜だけでなく中間絶
縁膜のクラックも防止できる効果がある。
以上詳述したようにこの発明の半導体集積回路装置の製
造方法によれば、Ａｔ蒸着直後にＡｔ蒸着膜の歪回復温
度で、かつＮあるいは迅雰囲気で３０分〜１時間の熱処
理を行うようにしたので、Ａ／、パターン上の絶縁膜の
クラックやＡｔ突起による絶縁膜のピンホール的な欠陥
、さらにはＡＬ配線間の短絡を防止することができる。
【図面の簡単な説明】
第１図は従来の半導体集積回路装置の製造方法を示す断
面図、第２図はこの発明の半導体集積回路装置の製造方
法を示す断面図、第３図はＡｔ蒸着条件による回復温度
の違いを示す特性図、第４図はグリアニールによるクラ
ック防止効果の一例を示す図、第５図はこの発明の第２
の実施例を示す断面図である。 ４・・・Ａｔ−８ｔ、１０・・・熱処理後のＡ／、−８
ｔ蒸着膜、１０′・・・Ａｔ−８ｔノ平ターン、５・・
・ＰＳＧ膜、６・・・ｓｔｏｗ膜、１１・・・ＡＡ−Ｓ
　ｉ、１１′・・・Ａｔ−８ｔノやターン、１２・・・
ＰＳＧ膜、１４・・・Ａｔ、１４’・・・Ａｔノ臂ター
ン。 第１図 第２図 手続補正書 昭和５８年５月１８日 特許庁長官若　杉　和　夫殿 １、事件の表示 昭和５７年　特許　願第　１４４８３８　　号２、発明
の名称 半導体集積回路装置の製造方法 ３、補正をする者 事件との関係　　　　特　許　　出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付　　昭和　　年　　月　　日　（自
発）６、補正の対象 ｆｉ＋　　図面第５図（ｂ）において符号１３の引出し
線を別紙朱１．で示すように訂正する。 第３図 アニール温度ＣＣ） 第 （０） 第４閲 ア　　　ア 〒う 二　図 （ｂ） ３

Claims (1)

    【特許請求の範囲】
  1. Ａｔパターン上に直接絶縁膜を堆積させる構造の半導体
    集積回路装置において、Ａｔ蒸着直後にＡｔ蒸着膜の歪
    回復温度で、かつＮ、あるいはＮ２雰囲気で３０分〜１
    時間の熱処理を行い、しかる後Ａｔパターン形形成絶絶
    縁膜形成行うことを特徴とする半導体集積回路装置の製
    造方法。
JP57144838A 1982-08-23 1982-08-23 半導体集積回路装置の製造方法 Pending JPS5934646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57144838A JPS5934646A (ja) 1982-08-23 1982-08-23 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57144838A JPS5934646A (ja) 1982-08-23 1982-08-23 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5934646A true JPS5934646A (ja) 1984-02-25

Family

ID=15371605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57144838A Pending JPS5934646A (ja) 1982-08-23 1982-08-23 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5934646A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053551A (ja) * 2006-08-25 2008-03-06 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053551A (ja) * 2006-08-25 2008-03-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7816260B2 (en) 2006-08-25 2010-10-19 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device
JP4621645B2 (ja) * 2006-08-25 2011-01-26 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5310699A (en) Method of manufacturing a bump electrode
US7642647B2 (en) Semiconductor device
US5665639A (en) Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
JP3478804B2 (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
US6869875B2 (en) Method to achieve continuous hydrogen saturation in sparingly used electroless nickel plating process
US20080073790A1 (en) METHOD OF FABRICATING A WIRE BOND PAD WITH Ni/Au METALLIZATION
US5739046A (en) Method of making a reliable barrier layer
JPH03505508A (ja) 生産性増加のための選択性タングステン中間接続
US5436410A (en) Method and structure for suppressing stress-induced defects in integrated circuit conductive lines
JPS5934646A (ja) 半導体集積回路装置の製造方法
JPH10335657A (ja) 半導体装置の製造方法
JPS59106126A (ja) 拡散防止処理方法
JPH06196526A (ja) 半導体装置の製造方法
JPH01272138A (ja) 配線の製法
JPH01187949A (ja) 半導体装置の製造方法
JPH0268926A (ja) 半導体装置の製造方法
JPS6113375B2 (ja)
JP4067643B2 (ja) 半導体装置の製造方法及び半導体装置を製造するための製造装置
JP2842528B2 (ja) 半導体装置の製造方法
JP2001007137A (ja) 半導体装置の製造方法
JPH01211952A (ja) 半導体装置の製造方法
JPS643059B2 (ja)
JPS62291146A (ja) 半導体装置の製造方法
JPS63168043A (ja) リ−ドフレ−ム
JPS59219940A (ja) 半導体装置の製造方法