JPS5934293A - Stitch pattern indicator circuit of sewing machine - Google Patents

Stitch pattern indicator circuit of sewing machine

Info

Publication number
JPS5934293A
JPS5934293A JP14420382A JP14420382A JPS5934293A JP S5934293 A JPS5934293 A JP S5934293A JP 14420382 A JP14420382 A JP 14420382A JP 14420382 A JP14420382 A JP 14420382A JP S5934293 A JPS5934293 A JP S5934293A
Authority
JP
Japan
Prior art keywords
address
memory element
semiconductor memory
data
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14420382A
Other languages
Japanese (ja)
Other versions
JPH0120916B2 (en
Inventor
勝則 重田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14420382A priority Critical patent/JPS5934293A/en
Publication of JPS5934293A publication Critical patent/JPS5934293A/en
Publication of JPH0120916B2 publication Critical patent/JPH0120916B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Sewing Machines And Sewing (AREA)
  • Numerical Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は半導体記憶素子に模様データを記憶し、この
データケ順次読出して模様を縫製させ電子ミシンの縫目
模様指令回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a stitch pattern command circuit for an electronic sewing machine which stores pattern data in a semiconductor memory element and sequentially reads out the data to sew a pattern.

従来この種の回路として第1図に示すものがあった。図
において(1)は8ビツトのマイクロコンピュータ、(
2;は模様データを記憶している半導体記憶素子で、取
替え可能なように成されている。(3)は16ビツトで
構成され、半導体記憶素子(2;のデータ記憶場所を特
定するためのアドレス線、 +41は8ビツトで構成さ
れ、前記アドレス線で特定された記憶場所に記憶されて
いるデータケ出力するためのデータ線である。
A conventional circuit of this type is shown in FIG. In the figure, (1) is an 8-bit microcomputer, (
2; is a semiconductor memory element that stores pattern data, and is designed to be replaceable. (3) is composed of 16 bits and is an address line for specifying the data storage location of the semiconductor memory element (2); +41 is composed of 8 bits and is stored in the memory location specified by the address line. This is a data line for outputting data.

次に動作について説明する。マイクロコンピュータ(1
)がデータを読取るサイクルのときAoからA15のア
ドレス線は最初0000000000000000とな
って半導体記憶素子(2)の先頭番地かアドレスされ、
この番地に記憶されているデータがD【】〜D7 のデ
ータ線に出力されマイクロコンピュータ(2;に読取ら
れる。以下アドレス線に順汲−7ドレス信号が出力され
、このアドレスは号でブトレスされた番地に記憶されて
いるデータがDQ−D7のデータ線に出力されてマイク
ロコンピュータ(2:に読取られる。
Next, the operation will be explained. Microcomputer (1
) is the data read cycle, the address lines from Ao to A15 initially become 0000000000000000 and are addressed to the first address of the semiconductor memory element (2),
The data stored at this address is output to the data lines D[] to D7 and read by the microcomputer (2;).Then, a -7 address signal is output to the address line in order, and this address is buttressed with a number. The data stored at the address is output to the data line of DQ-D7 and read by the microcomputer (2:).

この様にして半導体記憶素子(2)に記憶されていた。In this way, the data was stored in the semiconductor memory element (2).

例えば、縫製のための模様データ’x =r−(クロコ
ンピユータ(2)が読取ることかできる。
For example, the pattern data for sewing 'x = r-(black computer (2)) can be read.

半導体記憶素子(2)は取替え可能な構造になっていて
、異なった模様データ暑縫製のためには、その模様デー
タを記憶した半導体記憶素子を選択すればよい、 従来の電子ミシンの模様データの記憶とデータの読取り
回路は以上説明したように構成されていて2種々の模様
データに対応するため半導体記憶素子(2)の取替えに
より行っている。しかしながら現在半導体記憶素子には
多(の種類があり、今後とも、記憶容量の大きなものや
価格の安いものが開発されるすう勢にあるにもかかわら
ず、前述の従来の回路では現在入手できる1種類の半導
体記憶素子しか利用できない欠点がありだ。
The semiconductor memory element (2) has a replaceable structure, and for hot sewing with different pattern data, it is only necessary to select the semiconductor memory element that has stored the pattern data. The storage and data reading circuits are constructed as described above, and the semiconductor memory element (2) is replaced to accommodate two different types of pattern data. However, there are currently many types of semiconductor memory elements, and although there is a trend toward the development of larger memory capacity and lower-priced ones in the future, the conventional circuit described above is limited to only one type that is currently available. The disadvantage is that only 100% of semiconductor memory elements can be used.

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、模様データを記憶している半導体
記憶素子の所定の番地にこの半導体記憶素子の種類を判
別するためのキーワードタ記憶させておき、模様データ
を読取る前にこのキーワードを判別して半導体記憶素子
の種類を判別し、そしてこの種類に適した論理接続を行
った後。
This invention was made in order to eliminate the above-mentioned drawbacks of the conventional device, and includes a keyword data storage device at a predetermined address of a semiconductor memory device that stores pattern data for identifying the type of this semiconductor memory device. Then, before reading the pattern data, this keyword is determined to determine the type of semiconductor memory element, and after making a logical connection suitable for this type.

記憶されている模様データを読取るように構成すること
により、異なった種類の半導体記憶素子に記憶された模
様データを自動的に判別し正しい模様データを読出すこ
とのできる回路ケ提供することを目的としている。
The object of the present invention is to provide a circuit that is configured to read the stored pattern data, thereby automatically discriminating pattern data stored in different types of semiconductor memory elements and reading out the correct pattern data. It is said that

以下、この発明の一実施例を図について説明する。第2
図において(1)〜(4)は第1図と同じ或いは相当部
分を示す。Qυは半導体記憶素子(2)の種類に応じて
アドレス信号の接続替えを行う論理回路。
An embodiment of the present invention will be described below with reference to the drawings. Second
In the figure, (1) to (4) indicate the same or equivalent parts as in FIG. 1. Qυ is a logic circuit that changes the connection of address signals depending on the type of semiconductor memory element (2).

@は論理回路e21)の接続替えを行うための切替え信
号線、@は接続替えケ行われた後のアドレス線を示す。
@ indicates a switching signal line for switching the connection of the logic circuit e21), and @ indicates an address line after the connection switching has been performed.

第3図はこの発明の具体的な他の実施例を示すもので(
31)はiR素子、  (32)は切替信号線、(晃)
は切替えが行なわれた後のアドレス線である。
FIG. 3 shows another specific embodiment of this invention (
31) is an iR element, (32) is a switching signal line, (Akira)
is the address line after switching has taken place.

次に動作について第2図にもとすき説明する。Next, the operation will be explained with reference to FIG.

半導体記憶素子(2)はその先頭番地に種別ケ判定する
ためのキーワードが記憶されている。今第1の種類の記
憶素子にはAA、第2の種類の記憶素子にはB)3と云
うキーワードが記憶されているとする一マイクロコンピ
ュータ(1)は端子(!1−02に第1の種類の半導体
記憶素子(2)をアドレスするための切替信号を出力し
論理回路Qυに与える。論理回路QDは切替信号に従っ
てアドレス線(3)ヲ接続替えし、アドレス線(ハ)に
第1の種類の半導体記憶素子(2)ヲ正しくアドレスす
る状態とする。次にマイクロコンピュータ(11から先
頭アドレスoooo ooo。
The semiconductor memory element (2) has a keyword for determining the type stored at its first address. It is now assumed that the first type of memory element stores the keyword AA, and the second type of memory element stores the keyword B)3.A microcomputer (1) has the first type of keyword AA stored in the first type of memory element, and the keyword ``B)3'' stored in the second type of memory element. A switching signal for addressing the type of semiconductor memory element (2) is output and applied to the logic circuit Qυ.The logic circuit QD switches the connection of the address line (3) according to the switching signal, and connects the address line (c) to the first one. The type of semiconductor memory element (2) is set to be correctly addressed.Next, the microcomputer (from 11 to the first address oooo ooo.

oooo oooo番地をアドレスする。このときデー
タ線DQ−D7にキーワードAAが出力されれば半導体
記憶素子(2)は第1の種類の記憶素子であり。
Address address oooo oooo. At this time, if the keyword AA is output to the data line DQ-D7, the semiconductor memory element (2) is a first type of memory element.

このまま引続き模様データを読出すことができる。The pattern data can be read out continuously.

このとき半導体記憶素子(2)に第2の種類の記憶素子
がセットされていたならばデータ線DO〜D7にはキー
ワードAAが出力されることはなり、シかもキーワード
BBが出力さり、ることもない、なぜならば論理回路Q
υは第1の種類の記憶素子をアドレスするだめの接続と
なっているため、第2の種類の記憶素子を正しくアドレ
スできないからである。即ち第1の種類の記憶素子をア
ドレスするために接続替えした論理回路(211によっ
てデータ線DQ−D7にAAが出力されれば、そのまま
模様データの読取り夕実行し、  AAが出力されなけ
ればマイクロコンピュータ(11は端子Q o〜(!2
に第2 (7,)種類の半導体記憶素子(2:をアドレ
スするだめの切替信号を出力して論理回路(21)に株
え、アドレス線(ハ)に第2の種類の記憶素子が正しく
アドレスされるためのアドレス信号ン出力する。そして
前述と同様マイクロコンピュータ(1)から先頭アドレ
スoooo oooo oooo oooo番地をアド
レス1−るとデータ線Do〜1)7にはキーワードBB
が出力され。
At this time, if the second type of memory element is set in the semiconductor memory element (2), the keyword AA will not be output to the data lines DO to D7, and the keyword BB may be output. No, because logic circuit Q
This is because υ is connected only to address the first type of storage element, and therefore the second type of storage element cannot be correctly addressed. That is, if AA is output to the data line DQ-D7 by the logic circuit (211) whose connection has been changed to address the first type of memory element, reading of the pattern data is executed as is, and if AA is not output, the micro Computer (11 is terminal Q o~(!2
A switching signal for addressing the second (7,) type of semiconductor memory element (2:) is output to the logic circuit (21), and the second type of memory element is correctly connected to the address line (c). Then, as before, when the microcomputer (1) sends the start address oooo oooo oooo oooo address 1-, the data line Do~1)7 has the keyword BB.
is output.

半導体記憶素子(2;圧第2の種類の記憶素子がセット
されたことを判別することかできる。
It can be determined that the semiconductor memory element (2) has been set.

第3図は更に具体的な他の実施例であり、半導体記憶素
子(2)として現在一般に用いられている米国インテル
社の記憶素子12γ16と]2132馨使用した場合に
ついて説明する。
FIG. 3 shows another more specific embodiment, and a case will be described in which a memory element 12γ16 and a memory element 2132 manufactured by Intel Corp., which are currently commonly used as the semiconductor memory element (2), are used.

12116は2KB  の記憶容量7持ちアドレス線は
AO−AiOまでが有効でありAllは+5v即ち論理
“H”に固定する必要がある。又12732は4KB 
の記憶容量7持ちアドレス線はAQ〜A11までが有効
である。
12116 has a storage capacity of 7 and has a storage capacity of 2 KB. Address lines from AO to AiO are valid, and All must be fixed at +5V, that is, logic "H". Also, 12732 is 4KB
It has a storage capacity of 7, and address lines AQ to A11 are valid.

今1271600番地にはAAを記憶させ、12732
の0番地にはBBY記憶させておく1.今マイクロコン
ピュータ(11から端子CD VC論理II H”の信
号を切替信号線(32)を通してgR素子(31)に供
給するとアドレス線(30)のA11  は常時゛H”
となり12716をアドレスする状態となる。
Now, AA is stored at address 1271600, and 12732
1. Store BBY at address 0. Now, when the microcomputer (11) supplies the terminal CD VC logic II H" signal to the gR element (31) through the switching signal line (32), the address line (30) A11 is always "H".
This results in a state in which 12716 is addressed.

このときマイクロコンピュータ(1)からアドレス線(
33)にoooo ooooooを出力すると半導体記
憶素子(2)の先頭アドレスかセットサれ、ここに12
716が七ッ卜されていればデータI%!DO〜D7に
AAが出力されマイクロコンピュータ(1)は1271
6がセットさねていると判断して引続き模様データをア
ドレスするーしかしAAが出力されナカったときマイク
ロコンピュータ(1)は端子COに論理” L ” 夕
出力し96R素子(口1)の出力を常時11 H”の状
態から入力端子2の状態に従って出力3が変化する状態
、即ち半導体記憶素子(2)に12732がセットされ
たときにアドレスできる状態にする。この状態でマイク
ロコンピュータ(11からアドレス線(33)にooo
o oooo oooを出力し。
At this time, from the microcomputer (1) to the address line (
When oooo oooooo is output to 33), the start address of the semiconductor memory element (2) is set, and 12 is output here.
If 716 is counted, the data is I%! AA is output to DO~D7 and microcomputer (1) is 1271
It judges that 6 is not set and continues to address the pattern data.However, when AA is output and is not present, the microcomputer (1) outputs a logic "L" to the terminal CO and the 96R element (port 1). The output is set at 11H" at all times, and the output 3 changes according to the state of the input terminal 2, that is, it is set to a state where it can be addressed when 12732 is set in the semiconductor memory element (2). In this state, the microcomputer (11H) ooo from address line (33)
Output o oooo ooo.

データ線DQ−D7にBBの出力データ乞読取って半導
体記憶素子(2)に12732がセットされていること
を判断することができる。
It can be determined that 12732 is set in the semiconductor memory element (2) by reading the output data of BB on the data line DQ-D7.

以上のように、この発明によればどの揮類の半導体記憶
素子が装置にセットされたかる・自動的に判別するよう
に構成されているので、現在市販されているいずれの半
導体記憶素子を使用することもできる。
As described above, according to the present invention, since the device is configured to automatically determine which volatile semiconductor memory element is set in the device, it is possible to use any currently commercially available semiconductor memory element. You can also do that.

また、従来開発される素子も使用可能であり。Furthermore, conventionally developed elements can also be used.

極めてフレキシビリティの高い装置を得ることができる
A device with extremely high flexibility can be obtained.

さらに、実施例に見る毎(簡便な回路構成で実現できる
ことにより安価で信頼性の高い回路を得られる効果があ
る−
Furthermore, as seen in the examples (by realizing it with a simple circuit configuration, it is possible to obtain an inexpensive and highly reliable circuit).

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例を示す回路構成図、第2図はこの発明の
一実施例を示す回路構成図、第3図はこの発明の具体的
な他の実施例を示す回路構成図である。なお図中(1)
はマイクロコンピュータ、(2)は半導体記憶素子、(
3)はアドレス線、(4)はデータ線。 0υは論理回路、(2)は切替え信号線、(至)は切替
後のアドレス線、  (31)はダR素子、  (32
)は切替信号線。 (53)は切替後のアドレス線である。 代理人  葛 野 信 − 露 11!! 篤 2!!1 22 113図 2 昭和  年  月  日 q、’i許庁長官殿 1、“IT fiの表示    IJl’願昭57−1
44203号2・ 発明(7) 名fF      電
子ミシンの縫目模様指令回路3、補止をする各 ・IT件との関係   特許出願人 号 4、′i 5嘴 号 ニー 一悄 5、補正の対象 明細書の発明の詳細に税、RJ3の欄 6、補正の内容 明細再生第8頁第9行”に[従事jとあるのを「将来」
と訂正する。 以ト
FIG. 1 is a circuit diagram showing a conventional example, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG. 3 is a circuit diagram showing another specific embodiment of the invention. In the figure (1)
is a microcomputer, (2) is a semiconductor memory element, (
3) is an address line, and (4) is a data line. 0υ is the logic circuit, (2) is the switching signal line, (to) is the address line after switching, (31) is the daR element, (32
) is a switching signal line. (53) is the address line after switching. Agent Shin Kuzuno - Tsuyu 11! ! Atsushi 2! ! 1 22 113 Figure 2 Showa year month day q, 'i Director-General 1, "IT fi display IJl' request 1984-1
44203 No. 2 Invention (7) Name fF Stitch pattern command circuit 3 of electronic sewing machine, relationship with each correction/IT matter Patent applicant No. 4, 'i 5 Beak No. Knee 1 5, Subject of amendment In the details of the invention in the specification, in column 6 of RJ3, in the content of the amendment, on page 8, line 9 of the specification reproduction, the word ``engaged j'' is replaced with ``in the future.''
I am corrected. Below

Claims (1)

【特許請求の範囲】[Claims] 縫目模様データと種類識別データとの記憶部を有し取替
え可能な記憶素子、この記憶素子からまず種類識別デー
タを読取り次いで縫目模様データを読取る手段、この手
段から出される上記種類識別データに対応した信号によ
り記憶素子の種類を判別してその記憶素子に適合した論
理接続を行わせる手段とを備えて成る電子ミシンの縫目
模様指令回路。
a replaceable storage element having a storage section for stitch pattern data and type identification data; means for first reading type identification data from this storage element and then reading stitch pattern data; A stitch pattern command circuit for an electronic sewing machine, comprising means for determining the type of a storage element based on a corresponding signal and making a logical connection suitable for the storage element.
JP14420382A 1982-08-20 1982-08-20 Stitch pattern indicator circuit of sewing machine Granted JPS5934293A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14420382A JPS5934293A (en) 1982-08-20 1982-08-20 Stitch pattern indicator circuit of sewing machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14420382A JPS5934293A (en) 1982-08-20 1982-08-20 Stitch pattern indicator circuit of sewing machine

Publications (2)

Publication Number Publication Date
JPS5934293A true JPS5934293A (en) 1984-02-24
JPH0120916B2 JPH0120916B2 (en) 1989-04-19

Family

ID=15356617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14420382A Granted JPS5934293A (en) 1982-08-20 1982-08-20 Stitch pattern indicator circuit of sewing machine

Country Status (1)

Country Link
JP (1) JPS5934293A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60215392A (en) * 1984-04-10 1985-10-28 ブラザー工業株式会社 Sewing machine equipped with detachable memory cassette
JPS6486393A (en) * 1987-09-28 1989-03-31 Nec Corp Memory card

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60215392A (en) * 1984-04-10 1985-10-28 ブラザー工業株式会社 Sewing machine equipped with detachable memory cassette
JPH0133196B2 (en) * 1984-04-10 1989-07-12 Brother Ind Ltd
JPS6486393A (en) * 1987-09-28 1989-03-31 Nec Corp Memory card

Also Published As

Publication number Publication date
JPH0120916B2 (en) 1989-04-19

Similar Documents

Publication Publication Date Title
EP0108346A2 (en) Memory reconfiguration method in a data processing system
US4281392A (en) Memory circuit for programmable machines
US4922451A (en) Memory re-mapping in a microcomputer system
US4566082A (en) Memory pack addressing system
JP3030342B2 (en) card
US4982378A (en) Memory capacity detecting device for memory cards
US4319343A (en) Programmable digital memory circuit
US5606662A (en) Auto DRAM parity enable/disable mechanism
EP0468454A2 (en) Interrupt controller
JP3186359B2 (en) Physical address translation circuit
US5243701A (en) Method of and system for processing data having bit length variable with modes of operation
KR880001972Y1 (en) Sewing machine with memory input recontiguration based on type of memory being used
JPS5934293A (en) Stitch pattern indicator circuit of sewing machine
US5263141A (en) Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device
JPS63217452A (en) Setting system for memory access timing
KR950002944B1 (en) Memory remapping in a microcomputer system
JP2974071B2 (en) Memory IC
EP0069509A1 (en) A circuit for reading out address data applied to a memory in a one-chip microcomputer
US5404475A (en) Memory apparatus comprising memory cards with a side detecting signal pin and address assignment circuitry
US5396611A (en) Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space
EP0157342A2 (en) Memory address expansion system
JP2510604B2 (en) Storage device
JPS5882351A (en) Memory device
JP2635065B2 (en) Semiconductor memory circuit
JP2975638B2 (en) Semiconductor integrated circuit