JPS5931065Y2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS5931065Y2 JPS5931065Y2 JP17458378U JP17458378U JPS5931065Y2 JP S5931065 Y2 JPS5931065 Y2 JP S5931065Y2 JP 17458378 U JP17458378 U JP 17458378U JP 17458378 U JP17458378 U JP 17458378U JP S5931065 Y2 JPS5931065 Y2 JP S5931065Y2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- transistor
- control device
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
本案は時計付ラジオ受信機等に使用する制御装置に係り
簡単な構成で誤動作のない優れた制御装置を提供するこ
とを目的とするものである。
簡単な構成で誤動作のない優れた制御装置を提供するこ
とを目的とするものである。
一般に時計付ラジオ受信機において、時計回路の出力に
よってラジオ受信回路を制御する場合には第1図に示す
ように構成することが多い。
よってラジオ受信回路を制御する場合には第1図に示す
ように構成することが多い。
すなわち、第1図において1は時計回路鴨り、CMO8
FETを使用して構成され端子aに制御信号を出力する
ものである。
FETを使用して構成され端子aに制御信号を出力する
ものである。
そして2は時刻表示部であり、3はラジオ受信回路を示
している。
している。
第1図においてオン、オフ、オート切換スイッチSWが
オン端子イに投入されている場合には、トランジスタQ
1のベースに電池BRの電圧が印加されるためトランジ
スタQ1.Q2は共にオンになりラジオ受信回路3にト
ランジスタQ2を介して電池BRの電圧が印加される。
オン端子イに投入されている場合には、トランジスタQ
1のベースに電池BRの電圧が印加されるためトランジ
スタQ1.Q2は共にオンになりラジオ受信回路3にト
ランジスタQ2を介して電池BRの電圧が印加される。
そして、オン、オフ、オート切換スイッチSWがオフ端
子口に投入された場合にはトランジスタQ1のベースが
開放されるため、トランジスタQ1.Q2は共にオフに
なり、ラジオ受信回路3は非動作状態になる。
子口に投入された場合にはトランジスタQ1のベースが
開放されるため、トランジスタQ1.Q2は共にオフに
なり、ラジオ受信回路3は非動作状態になる。
そして、更にオン。オフ、オート切換スイッチSWがオ
ート端子ハに投入された場合には次のように動作する。
ート端子ハに投入された場合には次のように動作する。
すなわち、時計回路1は通常端子aに論理負の信号すな
わち、時計回路1の負側の電源電圧VDDが現われてい
るが予め設定された時刻になると端子aに論理正の制御
信号すなわち時計回路1の正側の電源電圧VSSが現わ
れるように構成されているため通常の状態ではトランジ
スタQ1.Q2がオフの状態にあり予め設定された時刻
になるとトランジスタQ1.Q2がオンしラジオ受信回
路3に電池BR。
わち、時計回路1の負側の電源電圧VDDが現われてい
るが予め設定された時刻になると端子aに論理正の制御
信号すなわち時計回路1の正側の電源電圧VSSが現わ
れるように構成されているため通常の状態ではトランジ
スタQ1.Q2がオフの状態にあり予め設定された時刻
になるとトランジスタQ1.Q2がオンしラジオ受信回
路3に電池BR。
の電圧が印加されるようになる。
このように第1図に示す従来の制御装置でもオン、オフ
、オート切換スイッチSWの操作により所期の動作を期
待することは可能であるが、第1図に示す従来の制御装
置では電池Beの電圧が低下したとき、予め設定した時
刻にならなくてもトランジスタQ、 、 Q2がオンし
ラジオ受信回路3が動作することになり、必ずしも優れ
たものではなかった。
、オート切換スイッチSWの操作により所期の動作を期
待することは可能であるが、第1図に示す従来の制御装
置では電池Beの電圧が低下したとき、予め設定した時
刻にならなくてもトランジスタQ、 、 Q2がオンし
ラジオ受信回路3が動作することになり、必ずしも優れ
たものではなかった。
すなわち、電池Bcの電圧が極端に低下すると通常の状
態で時計回路1の端子aに現われる電圧がトランジスタ
Q1のペースエミッタ間電圧より高くなり、オン、オフ
、オート切換スイッチSWがオート端子ハに投入されて
いればトランジスタQ1.Q2が共にオンすることにな
る。
態で時計回路1の端子aに現われる電圧がトランジスタ
Q1のペースエミッタ間電圧より高くなり、オン、オフ
、オート切換スイッチSWがオート端子ハに投入されて
いればトランジスタQ1.Q2が共にオンすることにな
る。
したがって、この場合にはラジオ受信回路3が予め設定
された時刻に関係なく動作することになりきわめて不都
合である。
された時刻に関係なく動作することになりきわめて不都
合である。
本案は以上のような従来の欠点を除去するものであり簡
単な構成で誤動作の少ない優れた制御装置を提供するも
のである。
単な構成で誤動作の少ない優れた制御装置を提供するも
のである。
以下、本案の制御装置について一実施例の図面とともに
説明する。
説明する。
第2図は本案の制御装置における一実施例の電気的結線
図であり、図中第1図と同一の符号を付したものは第1
図のものと同一のものを示している。
図であり、図中第1図と同一の符号を付したものは第1
図のものと同一のものを示している。
そして、異なる点は時計回路1の端子aと抵抗R1との
間に別にトランジスタQ3を直列に接続し、このトラン
ジスタQ3のベースを抵抗R3を介して時計回路1の負
側の電源ラインに接続したことである。
間に別にトランジスタQ3を直列に接続し、このトラン
ジスタQ3のベースを抵抗R3を介して時計回路1の負
側の電源ラインに接続したことである。
第2図に示す実施例においてオン、オフ、オート切換ス
イッチSWがオン端子イ、オフ端子口に投入されている
場合には第1図に示す従来の制御装置と全く同様に動作
するのでその詳細な説明は省略する。
イッチSWがオン端子イ、オフ端子口に投入されている
場合には第1図に示す従来の制御装置と全く同様に動作
するのでその詳細な説明は省略する。
今、オン、オフ、オート切換スイッチSWがオート端子
ハに投入されている状態において予め設定した時刻にな
ったとすると、時計回路1の端子aに時計回路1の正側
の電源電圧VSSが現われるためトランジスタQ3がオ
ンし、上記電圧V8SがトランジスタQ1のベースに印
加される。
ハに投入されている状態において予め設定した時刻にな
ったとすると、時計回路1の端子aに時計回路1の正側
の電源電圧VSSが現われるためトランジスタQ3がオ
ンし、上記電圧V8SがトランジスタQ1のベースに印
加される。
したがって、この場合にはトランジスタQl lQ2が
共にオンし、ラジオ受信回路3に電池BRの電圧が印加
される。
共にオンし、ラジオ受信回路3に電池BRの電圧が印加
される。
ところで予め設定した時刻になるまでは時計回路1の端
子aに時計回路1の負側の電源電圧VDDが現われてい
るためトランジスタQ3のベース、エミッタ間電圧は同
電位であり、トランジスタQ3はオフの状態にある。
子aに時計回路1の負側の電源電圧VDDが現われてい
るためトランジスタQ3のベース、エミッタ間電圧は同
電位であり、トランジスタQ3はオフの状態にある。
したがってこの場合には上記電圧VDDがトランジスタ
Q1のベースに伝達されずトランジスタQl tQ2は
共にオフの状態にあり、ラジオ受信回路3は非動作状態
にある。
Q1のベースに伝達されずトランジスタQl tQ2は
共にオフの状態にあり、ラジオ受信回路3は非動作状態
にある。
そして、このことは電池Bcの電圧が極端に低下した場
合でも同様であり、第1図に示す従来の制御装置のよう
に誤動作することがない。
合でも同様であり、第1図に示す従来の制御装置のよう
に誤動作することがない。
尚、実施例では時計付ラジオ受信機について説明したが
、時計回路に代えて他の制御信号発生部を用い、ラジオ
受信回路に代えて別の被制御部を接続しても同様である
。
、時計回路に代えて他の制御信号発生部を用い、ラジオ
受信回路に代えて別の被制御部を接続しても同様である
。
以上、実施例より明らかなように、本案の制御装置によ
れば制御信号発生部を駆動する電源の電圧が低下した場
合でも制御信号発生部の論理正又は論理数のいずれか一
方によってのみ正確に負荷を制御することができ、従来
のような誤動作を完全に防止することができるものであ
る。
れば制御信号発生部を駆動する電源の電圧が低下した場
合でも制御信号発生部の論理正又は論理数のいずれか一
方によってのみ正確に負荷を制御することができ、従来
のような誤動作を完全に防止することができるものであ
る。
第1図は従来の制御装置を使用した時計付ラジオ受信機
の電気的結線図、第2図は本案の制御装置における一実
施例の電気的結線図である。 1・・・・・・時計回路(制御信号発生部)、2・・・
・・・時刻表示部、3・・・・・・ラジオ受信回路(被
制御部)、Bc、BR・・・・・・電源、SW・・・・
・・オン、オフ、オート切換スイッチ、Q、〜Q3・・
・・・・トランジスタ、R4−R3・・・・・・抵抗。
の電気的結線図、第2図は本案の制御装置における一実
施例の電気的結線図である。 1・・・・・・時計回路(制御信号発生部)、2・・・
・・・時刻表示部、3・・・・・・ラジオ受信回路(被
制御部)、Bc、BR・・・・・・電源、SW・・・・
・・オン、オフ、オート切換スイッチ、Q、〜Q3・・
・・・・トランジスタ、R4−R3・・・・・・抵抗。
Claims (1)
- 制御信号発生部の電源と被制御部の電源とをそれぞれ別
々に用意し、これらの電源の正側(又は負側)を共通接
続すると共に上記制御信号発生部の出力端子に現われる
論理正(論理負)の出力によって上記被制御部に直列に
接続されたトランジスタをオン、オフ制御するように構
成した制御装置において、上記制御信号発生部の出力端
子と上記トランジスタの制御信号入力端との間に別のト
ランジスタを直列に接続し、該別のトランジスタのベー
スを制御信号発生部の電源の負側(又は正側)に接続し
て成る制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17458378U JPS5931065Y2 (ja) | 1978-12-19 | 1978-12-19 | 制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17458378U JPS5931065Y2 (ja) | 1978-12-19 | 1978-12-19 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5591243U JPS5591243U (ja) | 1980-06-24 |
JPS5931065Y2 true JPS5931065Y2 (ja) | 1984-09-04 |
Family
ID=29181335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17458378U Expired JPS5931065Y2 (ja) | 1978-12-19 | 1978-12-19 | 制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5931065Y2 (ja) |
-
1978
- 1978-12-19 JP JP17458378U patent/JPS5931065Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5591243U (ja) | 1980-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MY106617A (en) | Cmos driver circuit. | |
JPS5931065Y2 (ja) | 制御装置 | |
JP3315286B2 (ja) | パルス倍電圧回路 | |
JPH0332121Y2 (ja) | ||
JPS5921569Y2 (ja) | 呼出回路装置 | |
JPS6114205Y2 (ja) | ||
JPS644289Y2 (ja) | ||
JPH02112032U (ja) | ||
SU871332A1 (ru) | Устройство задержки | |
JPS5844602U (ja) | 故障モ−ド判別回路 | |
JPS6381352U (ja) | ||
JPS62295503A (ja) | リカバリスピ−ドアツプ回路 | |
JPS62149241U (ja) | ||
JPH027736U (ja) | ||
JPS6323668U (ja) | ||
JPS59167442U (ja) | 電源切換回路 | |
JPS5934321U (ja) | 記憶機能付き切り換え表示装置 | |
JPH0468417A (ja) | マイクロコンピュータ装置 | |
JPH0222533U (ja) | ||
JPS59122629U (ja) | デジタル回路の押釦入力装置 | |
JPS599783U (ja) | 直流電源スイッチング装置 | |
JPS6327928U (ja) | ||
JPS6315798B2 (ja) | ||
JPH04144420A (ja) | Cmos/ttl変換回路 | |
JPH03109432U (ja) |