JPS5930378A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電荷転送型の固体撮像素子を用いだ撮像装置に
関する。

以下、本明細書においては特に撮像素子としてフレーム
転送型ＣＣＤを例にとって説明する。

従来、フレーム転送型二次元ＣＣＤにおいては、動作開
始時における不要電荷除去の為の構造を有するものは見
られない。これは撮像部及び蓄積部すべてに不要電荷除
去構造を設けることが複雑であり、又チップ面積の増加
、或は受光面積の低下、或は転送電荷容量の低下をもた
らすためであった。この為、動作開始時においては不要
電荷除去に長時間を必要としていた。

本発明は、上述従来例の欠点を除去し、動作開始時にお
ける不要電荷除去に要する時間を短縮せしめた撮像装置
の提供を目的としている。

以下に本発明を図面を用いて実施例と共に説明する。

第１図は通常のフレームトランスファー型ＣＣＤの蓄積
領域と水平シフトレジスターの境界付近の模式図である
。

電荷の転送方法には、従来より、単相駆動。

２相駆動、３相駆動、４相駆動方法等いくつかの方法が
あり、本発明はそのいずれをも適用できるものであるが
、以下に説明の簡単上、単相駆動方法を例にとり説明す
る。

尚、ここで参考とする単相駆動方法は、特開昭５５−１
１３９４号公報１電荷転送デバイス”に記載されてい乙
方法であり、詳しい動作については説明上必要ないので
省略する。

第１図において、２０け水平方向のセル間の電荷もれを
防止するだめのチャンネル・ストップを示し、２４は蓄
積部のポリシリコン電極を示し、この電極２４の領域は
シリコン中のポテンシャル状態の異なる領域Ｉ′と領域
■′から成っている。２５はシリコン中に、仮想電極が
形成されている領域であり、シリコン中のポテンシャル
状態の異なる領域ｍ’、＋ｖ’から成っている。

垂直方向には、この領域■′〜Ｖで１セルが構成されて
いる。尚、蓄積部のみならず撮像部も同様に複数の光電
セルによ抄構成され、ポリシリコン電極部と仮想電極部
に分かれている。３３は水平転送レジスタ領域を示す。

この領域はポリシリコン電極が斜線をほどこした形にく
し歯形に形成されておシ、このポリシリコン電極下はポ
テンシャル状態の異彦る領域Ｉ“、■′に分かれている
。ここで領域ｔ’は、ポテンシャルは同じであるが、チ
ャンネル・ストップで２つの領域に分離されている。領
域ｍ’、Ｉｖ′は蓄積部の仮想電極部２５と夫々同じポ
テンシャルに設定されている。

第２図は第１図に示した構成のＣＯＤの内部のポテンシ
ャル状態を示した図である。

第２図において３２は第１図の蓄積部２４のポリシリコ
ン電極であり、蓄積部のポリシリコン電極は全て共通に
接続され、電荷転送の為の電圧が印加されるようになっ
ている。このポリシリコン電極３２の下は、第１図で説
明した如く領域Ｉ’、　ＩＩ’に分かれて居り、領域Ｉ
′は領域■′よシポテンシャル状態が高くなっている。

図における点線はポリシリコン電極３２が、負電位の高
い状態であり、実線は、ポリシリコン電極３２の電位が
わずかに負又は正の状態のポテンシャルを夫々示す。

第１図の仮想電極部２５のポテンシャルは、第２図に示
す如く領域■′の方が領域Ｖよすわずかにポテンシャル
が高くなっている。またこの部分のポテンシャルは電極
３２にかける電圧には依存せず、常に一定に保たれてい
る。従って、ポリシリコン電極に一定の電圧を印加すれ
ば電荷が蓄積され、パルス状の電圧を印加すれば電荷は
転送されるが、これ以上の詳しい説明は省略する。３３
は水平転送レジスタのボリシリコン電極を示している。

この電極は他の電極とは切り離され、独立した電圧が印
加される様になっている。この水平転送レジスタ部の内
部ポテンシャルは、夫々第２図のポリシリコン電極３３
の下の図の様になっている。

第２図、２０はチャンネル・ストップ部のポテンシャル
状態を示している。

′　以下に、水平転送レジスタ部における電荷の動きに
ついて説明する。

撮影時に蓄積部の領域■′に蓄積された電荷はポリシリ
コン電極３２にパルス電圧を印加すると領域１’、ＩＩ
’のポテンシャルが点線状態となって転送され、第１図
２５のポテンシャルウェル領域■′に入る。この時水平
転送レジスタのポリシリコン電極３３に、わずかに負又
は正の電位が印加されると、領域Ｉ、■は第２図の実線
で示すポテンシャル状態になシ、領域■′の電荷は領域
■を通じて領域■に入る。次いで、この電極３３に負の
高い電位を印加する−と、領域Ｉ″。

■”のポテンシャルは点線で示す状態に移行し領域■′
にあった電荷は領域■“を通じて領域■“に転送される
。この時、蓄積部のポリシリコン電極・３３に、わずか
に負又は正の電位が印加されると、との領域■“より領
域１”、　Ｉｆ“のポテンシャルが実線の如く下がり領
域■′にあった電荷は■′領領域転送されることになる
。これにより上述の如くして水平レジスターの蓄積部の
領域Ｖから領域■に転送された電荷が水平レジスター内
で矢印方向に■“→ｌ→■“→■“の如く順次転送され
る。

しこ この様にして水平レジスタフ躬送された電荷は水平レジ
スターのポリシリコン電極３３にパルス状の電圧を印加
することにより、順次第１図の矢印Ａ方向に転送され外
部へ読み出すことが可能である。以上説明した電荷の流
れは、従来のフレーム転送型ＣＣＤと同様な動作を示し
ている。

ここで、動作開始時、離ち電源投入時の場合を考える。

電源投入後、速かに撮影可能状態にする為には暗電流々
どの不要電荷を高速で信号電荷チャネルより除去せねば
ならない。一般のＣＣＤエリアセンサに於いては、過剰
電荷を撮像部等に設けた過剰電荷除去機構（通常アンチ
ブルーミング構造と呼ばれる。）により、除去可能であ
るが、過剰でない不要電荷を高速でクリアーすることは
出来ず、信号電荷と同様に出力アンプ部のドレイン電極
布転送する必要があった。又撮像部或は蓄積部の電荷チ
ャネルに隣接してクリアーゲートを設ける構造も可能で
あるが、受光部面積の低下、転送電荷容量の低下及びＩ
Ｃ製作上のパターン複雑化等、性能上、量産上等問題点
が多かった。

そこで本実施例では第１図に示す如く、水平レジスター
に隣接して、過剰電荷除去用の低ポテンシヤル障壁４０
（通称アンチブルーミングバリアー）を設け、更に上記
障壁に隣接して電子ドレインを極４１（通称オーバーフ
ロードレイン）を設けている。水平レジスター電極３３
に負の高い電圧を印加して、電極下の内部ポテンシャル
を実線の如くした状態において撮像部及び蓄積部の転送
電極３２にパルスを印加することにより上述の如く水平
レジスタ一部の領域■“に電荷を高速順次転送する。領
域■′に隣接して、領域１［［’、　Ｗ“のポテンシャ
ルレベルよす低く作られたポテンシャル障壁４０を介し
て、領域■′に注入された不要電荷のうちポテンシャル
障壁４０を超える過剰電荷は電子ドレイン電極４１に高
速除去される。尚除去されずに領域■“に残った不要電
荷は出力アンプよシ水平レジスターに′ を転送され高速除去される。又、アンチブルーミングバ
リアー４０のポテンシャルは、第２図に示した如く、水
平転送パルスによ多領域■′のポテンシャルと共に変動
させ常に領域■′のポテンシャルレベルよりも高くして
おく。よって上述の水平レジスターによる外部への信号
転送動作時にはバリアー４０を越えて信号電荷が流れ出
すことが防止され常時正確な外部転送動作を実行するこ
とが可能となる。

第３図、第４図は第２の実施例を、第５図第６図は第３
の実施例を示している。第２の実施例は、アンチブルー
ミングバリアー４０が領域■に隣接して設けられたタイ
プである。該実施例においては高速クリア時には、蓄積
部の転送パルスと等しい周波数で水平レジスターに転送
パルスを印加する必要がある。即ち上述の第１実施例と
同様に撮像部及び蓄積部を駆動して順次撮像部及び蓄積
部の蓄積電荷を領域■′に電荷を転送すると共に電極３
３に上述の駆動信号を印加して領域！、ＩＩのポテンシ
ャルを交互に実線及び点線の状態に移行させることによ
り領域Ｈに順次注入する電荷を上述の水平レジスターの
動作と同様にして■→■に移行させ、この時領域■に移
行した電荷のうちバリアー４０を越える過剰電荷をバリ
アー４０′からオーバーフロードレイン４１に流出させ
撮像部及び蓄積部に蓄積されていた不要電荷のクリアー
を行う０尚、水平レジスターによる通常の水平方向転送
動作においては、蓄積部を駆動せず水平レジスタ部のみ
を駆動する為、領域１に入力する電荷はバリアー４０′
を越えず上述の如く水平方向への転送のみが実行され、
通常正確な信号転送が実行される。

第３の実施例は、アンチプルーミングバリアーの代わり
にクリアーゲート４２を設けたもので、高速クリア一時
にはゲート４２を開き、即ち領域■、■を実線の位置か
ら点線の位置に移行させると共に、第２実施例と同様に
撮像部。

蓄積部及び水平レジスタ一部を同一周波数にて駆動する
ことに依り撮像部、及び蓄積部の不要電荷がクリアーさ
れる。即ち上述の第２実施例と同様にして蓄積部から電
荷を順次水平レジスターの領域■“に注入すると共に領
域■に順次注入される電荷を領域■“に転送し、領域■
”に順次注入された電荷を点線のポテンシャルを有する
ゲートを介して流出させることにより蓄積部の電荷をク
リアーする。尚、通常の水平レジスターによる転送動作
時はゲートを閉じ、即ち領域Ｉ、Ｉ［を実線のポテンシ
ャルとすることによりゲートを介して信号電荷が流出す
ることを防止する。

以下、上述の第１から第３の実施例に示す固体撮像素子
を用いた撮像装置について説明する。

第７図は撮像装置の制御ブロック図である。

図において１００は絞し及びシャッタ、ｌｏｌは前述の
固体撮像素子で本例ではクリアゲートを有する第３の実
施例のＣＣＤを用いている。

１０２はビデオ信号処理回路、１０３はＮＴＳＣ信号を
得るＮＴＳＣアダプタ、１０４は磁気ディスク上に信号
を記録する記録装置、１１０はＣＣＤ駆動回路、１１１
はクロック発生器、１１２は各回路にタイミング信号を
供給するシーケンス制御回路、１２０は各回路へ電源を
供給するＤＣ−ＤＣコンバータ、１２１はバッテリー、
１２３は電源スィッチである。

動作説明する。絞り及びシャッタ１００を経た被写体光
はＣＣＤ、１０１に投影されて電気信号に変換される。

信号処理回路はこの電気信号を所定のビデオ信号に変換
すると共に、絞シ値及びシャッタスピードを決定して絞
シ及びシャッタ１００をフィードバック制御する。前記
ビデオ信号はＮＴＳＣアダプタ１０３へ出力され、ＮＴ
ＳＣ信号に変換され、例えば電子ビューファインダに接
続すれば被写体像をモニタすることができる。又ビデオ
信号は記録装置１０４へ出力されて、磁気１０４等はク
ロック発生器１１１からの制御パルスによって制御され
るが、ＣＣＤ１０１の駆動パルスは電圧レベルが異なっ
たり、ＣＯＤが容量性負荷である事などのために、ＣＯ
Ｄ駆動回路１１０を必要とする。またこれらの回路、及
び機構へはスイッチ１２３が閉の時バッテリー１２１の
出力をＤＣ−ＤＣコンバータ１２０で安定化して電源供
給される。

クロック発生器１１１からはＣＣＤ　１０１の撮像部の
電荷を転送する撮像部転送りロックＰＩ。

ＣＣＤ　１０１の蓄積部の電荷を転送する蓄積部転送り
ロックＰＳ、Ｃ０ＤＩＯＩの水平転送部を駆動する水平
転送りロックＳ、及びクリアゲートを開閉する信号ＣＧ
が出力される。

これらのクロックの動作を第９図を利用して説明する。

電源スィッチ１２３が′閉“即ちオンされると、はぼ同
時刻にクロックＣＧ’、　Ｐ　Ｉ’、　Ｐ　Ｓ’は発生
し、（図示り、Ｅ、Ｆ）、これらのクロックにより撮像
部、蓄積部に存在する暗電流に起因した不要電荷は前記
クリアゲート、及びオーバフロードレインを経て除去さ
れる（図示Ｔ、の期間）。

この不要電荷除去期間では、撮像部及び蓄積部の不要電
荷がとりこぼしなく完全に除去される様に撮像部、及び
蓄積部の全てのセルの電荷を少くとも１回水平転送シフ
トレジスタに転送するに必要な垂直転送りロックが発生
する。図示例では２回転送分のクロックが発生している
。

不要電荷が転送されると撮像部へ被写体像を露光する撮
像部ストア期間Ｔ、に移行する。この時シャッタ１００
は開状態に維持され、被写体像に対応した情報電荷が撮
像部に蓄積される。

この間も、蓄積部の電荷はクリアゲートを介してオーバ
ーフロードレインに流出される様、クロックが蓄積部に
印加される。

撮像部への情報電荷の蓄積が終了すると、垂直電荷転送
期間Ｔ、に移行する。この期間では撮像部に貯えられた
情報電荷が蓄積部に転送される。そして水平転送期間Ｔ
、で、蓄積部内の情報電荷が順次外部に読み出され、デ
ィスク記録装置１０４で不図示の磁気ディスクに記録さ
れる。

尚期間Ｔｓ　＝　Ｔ４においてはクリアゲートは閉じら
れており、情報電荷の流出を防止している。

以上はクリアゲートを有するＣＯＤを用いた場合の制御
例であるが、先に示しだ第１．第２のＣＯＤの例の様な
りリアゲートを有さないＣＣＤを用いた場合には、例え
ば第１０図のタイミング４図に示す如く制御される。

即ち、撮像部、及び蓄積部の不要電荷を除去する期間に
おいて水平シフトレジスタを駆動することにより、ポテ
ンシャルバリアを越える不要電荷を除去シフ、更に情報
電荷の垂直転送期間中にも水平シフトレジスタを駆動す
ることにより不要電荷の内ポテンシャルバリアを越えな
い分を除去している。

まだ、第８図に点線にて描いた様に電圧調整回路１１３
を付加し、第９図（Ｂ）の期間Ｔ、　、　Ｔ、のレベル
を点線の如くすることにより情報電荷の読出時に情報電
荷を任意のレベルでクリップすることが可能である。こ
れを第６図を用いて説明する。

前述した様に不要電荷除去時にはクリアーゲートは開き
、領域ＩＩＩは点線のポテンシャルとなり領域■”を水
平転送される不要電荷はすべてドレイン電極４１に流出
される。一方情報電荷の水平転送時は、クリアゲートは
閉じ、領域Ｉ＃■は実線のポテンシャルとなる為情報電
荷の流出を防止できる。ところでこの時クリアゲートの
電位を第９図（Ｂ）で点線で示した様にすることにより
、第６図の領域ＩＩＩのポテンシャルは実線の位置より
下がり、ポテンシャルＰＬ、Ｐ２となる。従ってポテン
シャルＰ１を超える信号電荷は水平転送される間に領域
Ｉ、ＩＩ　　を介してドレイン電極４１に流出し、水平
転送出力から、　は、あるレベル以上がクリップされた
、即ちホワイトクリップされた信号が得られる。このレ
ベルは電圧調整回路１１３によって任意に変えることが
可能である。

この様に水平転送後の信号出力はレベル制限を受ける為
、ＣＯＤの出力アンプのダイナミックレンジに有利とな
り、まだ後段で行う信号プロセス回路のホワイトクリッ
プ回路を削除することも可能となる。

以上説明した様に、過剰電荷除去用のドレイることによ
シ、動作開始時（電源、クロック投入時）の不要電荷の
高速除去が可能になり、速かに撮影が開始できるといっ
た極めて大きな効果があシ、特に静止画撮影用の電子カ
メラには極めて有用である。

【図面の簡単な説明】

第１図は本発明に用いうする撮像素子の一実施例を示す
構成図、第２図は第１図の撮像素子内のポテンシャルを
示す模式図、第３図は本発明に用いうる撮像素子の他の
一実施例を示す構成図、第４図は第３図の撮像素子内の
ポテンシャルを示す模式図、第５図は本発明に用いうる
撮像素子の更に他の一実施例を示す構成図、第６図は第
５図の撮像素子内のポテンシャルを示す模式図、第７図
は撮像装置の制御ブロック図、第８図ｉｊ：ＣＣＤ［動
パルス発生のブロック図、第９図、第１０図はＣＯＤ駆
動パルスのタイミング図である。 図において２０はチャンネル・ストップ、３２４２は電
荷除去用ゲート電極、１０１はＣＣＤ。 １０２はビデオ信号処理回路、１１０はＣＯＤ駆動回路
、１１１はり四ツク発生器、１０４はディスク記録装置
、１２３は電源スィッチを夫々示す。 出願人　　キャノン株式会社

Claims (1)

1. 【特許請求の範囲】 （１）被写体像が投影される複数の光電セルより成る撮
   像部と、当該撮像部で得られた情報電荷を外部に読み出
   す為の水平転送シフトレジスタと、当該シフトレジスタ
   の近傍に設けられたオーバーフロードレインと、当該オ
   ーバーフロードレインと前記シフトレジスタの間に設け
   られたポテンシャルバリアより成る固体撮像素子、前記
   撮像部の電荷を前記水平転送シフトレジスタに転送せし
   める信号を発生する垂直転送制御手段よシ成シ、前記垂
   直転送制御手段により前記撮像部に被写体像に対応した
   情報電荷が蓄えられる前に蓄えられた不要電荷を前記シ
   フトレジスタに転送し、前記不要電荷を前記ポテンシャ
   ルバリアを介して前記オーバーフロードレインに流出さ
   せることをことを特徴とする撮像装置。 （２）被写体像が投影される複数の光電セルより成る撮
   像部と、当該撮像部で得られた情報電荷を外部に読み出
   す為の水平転送シフトレジスタと、当該シフトレジスタ
   の近傍に設けられたオーバーフロードレイント、当該オ
   ーバーフロードレインと前記シフトレジスタの間に設け
   られたクリアゲートより成る固体撮像素子、前記撮像部
   の電荷を前記水平転送シフトレジスタに転送せしめる信
   号を発生する垂直転送制御手段、前記クリアゲートの開
   閉を制御する信号を発生する開閉制御手段よシ成り、前
   記垂直転送制御手段にょシ前記撮像部に蓄えられる前に
   蓄えられた不要電荷を前記シフトレジスタに転送し、前
   記開閉制御手段により前記クリアゲートを開いて前記シ
   フトレジスタ内の不要電荷を前記オーバーフロードレイ
   ンに流出させることを特徴とする撮像装置。 （８）前記開閉制御手段は少くとも前記撮像部の全光電
   セルの電荷を前記シフトレジスタに転送するのに要する
   期間前記クリアゲートを開状態に維持することを特徴と
   する特許請求の範囲第２項記載の撮像装置。 （４）前記クリアゲートが閉状態の時に前記クリアゲー
   トのポテンシャルが調節可能であることを特徴とする特
   許請求の範囲第２項記載の撮像装置。