JPS5929238Y2 - 割り込み回路を持つディジタル微分解析機 - Google Patents

Description

【考案の詳細な説明】 本考案はディジタル微分解析機（以下ＤＤＡと称す）に
おいて、ＤＤＡを演算途中の任意の時点で自動停止させ
るため、演算に使用される通常の積分器に割り込み回路
を付加したものである。

従来ＤＤＡは演算途中で積分器の積分値をチェックした
い場合は、オペレータの意志によりＤＤＡを停止させて
いたが、正確な時点で確実な停止をさせることが困難で
あった。

本考案はＤＤＡを使用したシュミレーションの途中で、
特別な演算時点を外部の計算機で続み込んで正確な値を
知りたい場合、あるいは専用のコントローラとして使用
する場合には、演算区間の設定等を頻繁に行う必要から
、割り込み用積分器に設定した積分値がゼロ点に到達し
た時にＤＤＡを自動的に停止させることを特徴とし、そ
の目的は停止時点における各積分器の積分値をチェック
可能とすることにある。

図は本考案の実施例を示す割り込み回路のブロック図で
あって、１は積分器の積分値を格納するレジスタ（以下
Ｙレジスタと称す）、２はＹレジスタ出力信号、３はゼ
ロ判別回路、４はゼロ判別出力信号、５は割り込み用積
分器指定アドレス信号、６はラッチ回路、Ｉはラッチ出
力信号、８は演算要素アドレス信号、９は比較器、１０
は比較器出力信号、１１は演算モード指定回路、１２は
演算モード信号、１３はアドレスカウンタである。

この動作は演算する要素アドレスがＤＤＡのアト１／ス
カウンタ１３から指令された時、Ｙレジスタ１の対応す
るアドレスの積分器の積分値をＹレジスタ出力信号２と
して続み出し、ゼロ判別回路３でゼロか否かの判定を行
って、ゼロ判別出力信号４を演算モード指定回路１１に
印加する。

一方、割り込み用積分器指定アドレスをラッチ回路６に
外部から指定すると、ラッチされた割り込み用積分器に
対応するアドレスがラッチ出力信号γに固定され、この
ラッチ出力信号７とアドレスカウンタ１３から、アドレ
ス１〜２２５を巡回しながら更新された値で送出される
演算要素アドレス信号８とを比較器９で比較し、双方の
アドレスが一致した時に比較器出力信号１０を送出する
。

この比較器出力信号１０を演算モード指定回路１１のり
ロック端子に印加し、ゼロ判別出力信号４を入力モード
にして、演算モード指定回路１１をセットし、割り込み
用積分器にあらかじめ設定した積分値が減算されゼロに
なった時点で、演算モード信号１２によってＤＤＡを停
止させる。

この割り込み用積分器に設定した数値によってＤＤＡを
停止させたい時点で確実に自動停止させることができる
。

以上説明したごとく本考案によれば、割り込み積分器に
あらかじめ演算停止時点でゼロに減算される数値を設定
し、同時にこの割り込み積分器のアドレスを指定してむ
げば、確実にＤＤＡを所望の時点で自動停止させること
ができる。

【図面の簡単な説明】

図は本考案の実施例を示す割り込み回路のブロック図で
ある。 １・・・Ｙレジスタ、３・−・ゼロ判別回路、５・・・
割り込み用積分器指定アドレス信号、６・−・ラッチ回
路、８・・・演算要素アドレス信号、９・・・比較器、
１１・・−演算モード指定回路、１３・・・アドレスカ
ウンタ。

Claims (1)

1. 【実用新案登録請求の範囲】 シュミレーション装置に用いるディジタル微分解析機（
   以下ＤＤＡと称す）に釦いて、積分器の積分値格納レジ
   スタ（以下Ｙレジスタと称す）に。 アドレスカウンタから指令された演算要素アドレスに対
   応する前記Ｙレジスタの積分値を読み出して、ゼロ数値
   判別をするゼロ判別回路を設け、このゼロ判別回路の出
   力端を演算モード指定回路の入力モード端子に接続し、
   一方ラッチ回路を介して指定した割り込み用積分器指定
   アドレス信号と前記アドレスカウンタからの演算要素ア
   ドレス信号とを比較する比較回路を設け、この比較回路
   の出力端を前記演算モード指定回路のクロック端子に接
   続しで構成した割り込み回路により、前記割り込み用積
   分器に設定した数値が減算されてゼロに到達した時点で
   、前記ＤＤＡの演算をいっせいに停止させるようにした
   ことを特徴とする割り込み回路を持つディジタル微分解
   析機。