JPS5928995B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5928995B2 JPS5928995B2 JP49109844A JP10984474A JPS5928995B2 JP S5928995 B2 JPS5928995 B2 JP S5928995B2 JP 49109844 A JP49109844 A JP 49109844A JP 10984474 A JP10984474 A JP 10984474A JP S5928995 B2 JPS5928995 B2 JP S5928995B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gold
- solder
- metal
- back electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に半導体素子の裏面電極に金糸
共晶金属電極を用いた半導体装置に関す。
共晶金属電極を用いた半導体装置に関す。
るものである。従来化合物半導体装置たとえばＣａＰ発
光ダイオードのＮ型裏面電極は、Ａｕ−Ｓｉ、Ａｕ−Ｇ
ｅ、Ａｕ−Ｓｎなどの金糸共晶金属材料を蒸着して合金
化するか、またはその酸化を防止するためその上に更に
金を重ねて蒸着することによつて得られていた。
光ダイオードのＮ型裏面電極は、Ａｕ−Ｓｉ、Ａｕ−Ｇ
ｅ、Ａｕ−Ｓｎなどの金糸共晶金属材料を蒸着して合金
化するか、またはその酸化を防止するためその上に更に
金を重ねて蒸着することによつて得られていた。
しかしながら前記によつて得られた裏面電極を持つ素子
をたとえばＡｕ−Ｓｉ、Ａｕ−Ｇｅなどのソルダーを用
いて基体金属電極上にマウントすると、マウントにより
順方向電圧ＶＦ（電流値は一定として）が増大し、発光
ダイオードとしての特性がマウントにより低下する欠点
を有していた。特に裏面電極をペレットの全面でなく局
部的に設けた場合にその傾向が強く認められた。また順
方向電圧ＶＦの増加はマウント時だけでなく温度サイク
ルや也電中に起ることもあつた。さらに前記金を重ねて
蒸着する場合には、金の厚さや処理条件をきびしくしな
いと熱処理に際し金が金糸共晶金属と反応して溶け込ん
で表面にシリコンが現れ、それが酸化して接触抵抗が大
きくなシ易く、特に量産の場合その再現性に問題があつ
た。なおこのような欠点があるにも拘らずこの構造が採
られていたのは、マウントソルダーに銀ペーストや低融
点ハンダを用いると、素子への不純物汚染の問題がある
だけでなく密着性が充分でなく更に自動化するのが容易
でないなどの理由によるものである。本発明の目的は前
述の欠点をなくし、信頼性の高いマウントをしかも高速
で可能とする、化合・初手導体素子を基体金属電極に接
着した構造を提供しようとするものである。本発明によ
れば、半導体素子基板の裏面電極をソルダーにより金属
基体上に固着した構造の半導体装置において、前記ソル
ダーとして金糸共晶金属ソルダーを用い、前記裏面電極
と前記金糸共晶金属ソルダーの間には該裏面電極と該金
糸共晶金属ソルダーが溶融混合するのを阻止する金属薄
膜が設けられていることを特徴とする半導体装置が得ら
れる。
をたとえばＡｕ−Ｓｉ、Ａｕ−Ｇｅなどのソルダーを用
いて基体金属電極上にマウントすると、マウントにより
順方向電圧ＶＦ（電流値は一定として）が増大し、発光
ダイオードとしての特性がマウントにより低下する欠点
を有していた。特に裏面電極をペレットの全面でなく局
部的に設けた場合にその傾向が強く認められた。また順
方向電圧ＶＦの増加はマウント時だけでなく温度サイク
ルや也電中に起ることもあつた。さらに前記金を重ねて
蒸着する場合には、金の厚さや処理条件をきびしくしな
いと熱処理に際し金が金糸共晶金属と反応して溶け込ん
で表面にシリコンが現れ、それが酸化して接触抵抗が大
きくなシ易く、特に量産の場合その再現性に問題があつ
た。なおこのような欠点があるにも拘らずこの構造が採
られていたのは、マウントソルダーに銀ペーストや低融
点ハンダを用いると、素子への不純物汚染の問題がある
だけでなく密着性が充分でなく更に自動化するのが容易
でないなどの理由によるものである。本発明の目的は前
述の欠点をなくし、信頼性の高いマウントをしかも高速
で可能とする、化合・初手導体素子を基体金属電極に接
着した構造を提供しようとするものである。本発明によ
れば、半導体素子基板の裏面電極をソルダーにより金属
基体上に固着した構造の半導体装置において、前記ソル
ダーとして金糸共晶金属ソルダーを用い、前記裏面電極
と前記金糸共晶金属ソルダーの間には該裏面電極と該金
糸共晶金属ソルダーが溶融混合するのを阻止する金属薄
膜が設けられていることを特徴とする半導体装置が得ら
れる。
先に従来の化合物半導体装置においては順方向電圧ＶＦ
が増大する欠点を持つことを説明したが、ペレットをソ
ルダーに触れさすことなくマウント時と同じ温度および
時間で加熱してもその現象は起らず、またマウント材料
に銀ペーストや低融点ハンダを用いた場合にもこの現象
が起らず、マウント材として金系共晶金属ソルダーを用
いたときにのみ起るところから、順方向電圧ＶＦのマウ
ントによる増大は主として裏面電極とマウント材料の間
の溶融混合によることを見出だしたので、この溶融混合
を回避するため、裏面電極とマウント材料の間にマウン
ト温度においてもこれら両者が溶融混合しないような阻
止力を持ちしかも接着力にすぐれた２つの金属薄膜を配
置したのが本発明の骨子であ）、またこの発明によつて
前述の順方向電圧２の増大が防止できたのである。
が増大する欠点を持つことを説明したが、ペレットをソ
ルダーに触れさすことなくマウント時と同じ温度および
時間で加熱してもその現象は起らず、またマウント材料
に銀ペーストや低融点ハンダを用いた場合にもこの現象
が起らず、マウント材として金系共晶金属ソルダーを用
いたときにのみ起るところから、順方向電圧ＶＦのマウ
ントによる増大は主として裏面電極とマウント材料の間
の溶融混合によることを見出だしたので、この溶融混合
を回避するため、裏面電極とマウント材料の間にマウン
ト温度においてもこれら両者が溶融混合しないような阻
止力を持ちしかも接着力にすぐれた２つの金属薄膜を配
置したのが本発明の骨子であ）、またこの発明によつて
前述の順方向電圧２の増大が防止できたのである。
次に図面を参照して本発明の実施例につき説明する。
第１図は裏面電極が素子の裏面に島状に形成された場合
について、本発明のＧａＰ赤色発光ダイオードの断面を
示した図であや、以下この装置を製造する順にしたがつ
て各部について説明する。
について、本発明のＧａＰ赤色発光ダイオードの断面を
示した図であや、以下この装置を製造する順にしたがつ
て各部について説明する。
ＧａＰ単結晶基板１は硫黄を５〜１０Ｘ１０１ｂｆ゛３
ドウプしたＮ型基板で、その（ｉ〒〒）面上に液相エピ
タキシヤル成長法によつてテルルを１×１０１８ｄ３ド
ウプしたＮ型層２｝よび亜鉛を５Ｘ１０１７ぱ３と酸素
をドーブしたＰ型層３が形成されて｝ｂ１全体として約
２００μｍの厚さになつている。Ｐ型表面電極４は金を
１０７トルの真空中で蒸着し、選択エツチングと加熱処
理によつて形成したものである。基板１の裏面には、直
径約０６１ｍｍ１ピツチ約０．２ｍ１Ｌの島状でＳｉを
約２％含んだＡｕ−Ｓｉ共晶金属から成る厚さ約０．３
μｍの裏面電極５と、その上に被着された厚さ約１μｍ
の第１の金属薄膜であるニツケル薄膜６と、更にその上
に被着された厚さ約０．３μｍの第２の金属薄膜である
酸化されにくく且つ第１の金属の薄膜と溶融混合しない
金薄膜７とが順次形成されている。
ドウプしたＮ型基板で、その（ｉ〒〒）面上に液相エピ
タキシヤル成長法によつてテルルを１×１０１８ｄ３ド
ウプしたＮ型層２｝よび亜鉛を５Ｘ１０１７ぱ３と酸素
をドーブしたＰ型層３が形成されて｝ｂ１全体として約
２００μｍの厚さになつている。Ｐ型表面電極４は金を
１０７トルの真空中で蒸着し、選択エツチングと加熱処
理によつて形成したものである。基板１の裏面には、直
径約０６１ｍｍ１ピツチ約０．２ｍ１Ｌの島状でＳｉを
約２％含んだＡｕ−Ｓｉ共晶金属から成る厚さ約０．３
μｍの裏面電極５と、その上に被着された厚さ約１μｍ
の第１の金属薄膜であるニツケル薄膜６と、更にその上
に被着された厚さ約０．３μｍの第２の金属薄膜である
酸化されにくく且つ第１の金属の薄膜と溶融混合しない
金薄膜７とが順次形成されている。
これらを形成するのは、基板１の裏面に前記島状に対応
するパターンの金属マスクを形成しておき、ペルシャー
内に設けられたＡｕ−Ｓｉ合金、２個のニツケル線、｝
よび金棒を、空気圧が２×１０７トル以下になつたらヒ
ータによジ順次材料毎に別々に加熱蒸発させることによ
つてなされたものである。ここにニツケルだけ２個の蒸
発源を用いたのは、マスクの孔に斜めから蒸着すると裏
面金属とマスクの間の僅かの隙間にニツケルが入シ込み
、したがつて対称の位置に２個配置すれば図のように裏
面電極全体を覆うようになる。但し図面はこの状態を模
型的に示したものであつて、実際には側面の部分は図に
示すよジ薄く且つ一様ではない。この場合各金属層の厚
さの決定は、各蒸発源に対しＧａＰ基板が置かれる位置
にシリコンウエハース片をのせたガラスを置いてこれに
蒸着を行ない、干渉顕微鏡によシ膜厚を測定して蒸発条
件と厚さの関係をあらかじめ知つて訃くことによつて行
なわれるものである。な｝図面においては厚さ方向の寸
法は非常に誇張して画いてある。以上のようにして得ら
れたウエーハを通常の熱処理炉を用い、水素雰囲気中で
４７０℃、５分間の熱処理を行ない、これをダイアモン
ド．ポイントスクライバ一を用いて０．４ｍ７７！四方
の発光ダイオード用ペレツトに分割する。
するパターンの金属マスクを形成しておき、ペルシャー
内に設けられたＡｕ−Ｓｉ合金、２個のニツケル線、｝
よび金棒を、空気圧が２×１０７トル以下になつたらヒ
ータによジ順次材料毎に別々に加熱蒸発させることによ
つてなされたものである。ここにニツケルだけ２個の蒸
発源を用いたのは、マスクの孔に斜めから蒸着すると裏
面金属とマスクの間の僅かの隙間にニツケルが入シ込み
、したがつて対称の位置に２個配置すれば図のように裏
面電極全体を覆うようになる。但し図面はこの状態を模
型的に示したものであつて、実際には側面の部分は図に
示すよジ薄く且つ一様ではない。この場合各金属層の厚
さの決定は、各蒸発源に対しＧａＰ基板が置かれる位置
にシリコンウエハース片をのせたガラスを置いてこれに
蒸着を行ない、干渉顕微鏡によシ膜厚を測定して蒸発条
件と厚さの関係をあらかじめ知つて訃くことによつて行
なわれるものである。な｝図面においては厚さ方向の寸
法は非常に誇張して画いてある。以上のようにして得ら
れたウエーハを通常の熱処理炉を用い、水素雰囲気中で
４７０℃、５分間の熱処理を行ない、これをダイアモン
ド．ポイントスクライバ一を用いて０．４ｍ７７！四方
の発光ダイオード用ペレツトに分割する。
なお図面は、はじめに特に断わらなかつたが、この分割
された状態を示している。このようにして得られたペレ
ツトには従来のものになかつたニツケル薄膜６と金薄膜
７とを含んでいるが、この段階で数十個のペレツトにつ
き順方向電圧ＶＦを測定すると、大部分のペレツトの示
す値は２０ｍＡの通電で２．０〜２．２ボルトの範囲内
に入つて卦ジ、従来のニツケル薄膜のないあるいはニツ
ケル薄膜と金薄膜のないペレツトで前記と同じ熱処理し
たものについて測定した値とは差異が認められなかつた
。
された状態を示している。このようにして得られたペレ
ツトには従来のものになかつたニツケル薄膜６と金薄膜
７とを含んでいるが、この段階で数十個のペレツトにつ
き順方向電圧ＶＦを測定すると、大部分のペレツトの示
す値は２０ｍＡの通電で２．０〜２．２ボルトの範囲内
に入つて卦ジ、従来のニツケル薄膜のないあるいはニツ
ケル薄膜と金薄膜のないペレツトで前記と同じ熱処理し
たものについて測定した値とは差異が認められなかつた
。
次にこの本発明によるペレツトを、銅から成る基体金属
電極８にゲルマニウムを５％含んだＡｕ一Ｇｅ共晶金属
をソルダーとして約４００℃、５分間でマウントを行な
えぱ、本発明による半導体装置が得られる。
電極８にゲルマニウムを５％含んだＡｕ一Ｇｅ共晶金属
をソルダーとして約４００℃、５分間でマウントを行な
えぱ、本発明による半導体装置が得られる。
ここで更めてこの完成品につき順方向電圧ＶＦを測定す
ると、前記ペレツトの状態に｝いて測定した値の範囲２
．０〜２．２ボルトと差異が認められなかつた。しかる
に同じ条件でマウントした従来製品について同じ測定を
行なうと、大部分は３ボルト以上の値を示した。なお裏
面電極を島状でなく基板１の下面全体に亘つて裏面電極
を形成すると、電極の単位面積当りの電流が減るので、
前記ＶＦの範囲は２ボルト以下になるが、この形式では
基板の下面に訃ける光の反射する面積が減るので、実用
的には島状電極構造が採られることが多い。以上のよう
に本発明の装置においてはマウント時の熱処理によつて
は順方向電圧ＶＦの増加は認められなかつた。
ると、前記ペレツトの状態に｝いて測定した値の範囲２
．０〜２．２ボルトと差異が認められなかつた。しかる
に同じ条件でマウントした従来製品について同じ測定を
行なうと、大部分は３ボルト以上の値を示した。なお裏
面電極を島状でなく基板１の下面全体に亘つて裏面電極
を形成すると、電極の単位面積当りの電流が減るので、
前記ＶＦの範囲は２ボルト以下になるが、この形式では
基板の下面に訃ける光の反射する面積が減るので、実用
的には島状電極構造が採られることが多い。以上のよう
に本発明の装置においてはマウント時の熱処理によつて
は順方向電圧ＶＦの増加は認められなかつた。
また従来品に訃いてマウント条件を厳しくしてマウント
後も一応使用できるものを作つても、苛酷な温度試験訃
よび通電試験においてしぱしば順方向電圧の増大が認め
られたが、本発明の装置においてはかかる現象は経験し
ていない。以上述べたように、本発明の装置においては
、裏面電極の金系共晶金属は、ニツケル薄膜｝よび金薄
膜の存在によつてマウント時においても順方向電圧の増
大がなく、而も金薄膜の存在によつてソルダー特に金系
共晶金属ソルダーを用いたときに接着が容易となり且つ
抵抗増大の原因となる裏面電極からのＳ１析出も防止で
きる。
後も一応使用できるものを作つても、苛酷な温度試験訃
よび通電試験においてしぱしば順方向電圧の増大が認め
られたが、本発明の装置においてはかかる現象は経験し
ていない。以上述べたように、本発明の装置においては
、裏面電極の金系共晶金属は、ニツケル薄膜｝よび金薄
膜の存在によつてマウント時においても順方向電圧の増
大がなく、而も金薄膜の存在によつてソルダー特に金系
共晶金属ソルダーを用いたときに接着が容易となり且つ
抵抗増大の原因となる裏面電極からのＳ１析出も防止で
きる。
以上本発明の装置については約０．３μｍの裏面電極と
、約１μｍのニツケル薄膜と、約０６３μｍの金薄膜と
を用い約４７０℃で熱処理しているが、このような構成
に訃いて熱処理温度を５０００Ｃ以上にすると、裏面電
極のＡｕ−Ｓｉと金薄膜とがニツケル薄膜を通して反応
し始めるので、順方向電圧の増大を防止する力が弱まり
、本発明の装置は有効でなくなる。
、約１μｍのニツケル薄膜と、約０６３μｍの金薄膜と
を用い約４７０℃で熱処理しているが、このような構成
に訃いて熱処理温度を５０００Ｃ以上にすると、裏面電
極のＡｕ−Ｓｉと金薄膜とがニツケル薄膜を通して反応
し始めるので、順方向電圧の増大を防止する力が弱まり
、本発明の装置は有効でなくなる。
な訃４５『Ｃ以下にすると、裏面電極とＧａＰ基本との
間の接触抵抗が大きくなり、本願であると従来であると
を問わずこの種の装置は使用できない。次に前記本願の
装置において、１μｍのニツケル薄膜を０．３μｍ以下
にすると、熱処理温度が高い場合と同様順方向電圧の増
大を防ぐ効果が低下する。
間の接触抵抗が大きくなり、本願であると従来であると
を問わずこの種の装置は使用できない。次に前記本願の
装置において、１μｍのニツケル薄膜を０．３μｍ以下
にすると、熱処理温度が高い場合と同様順方向電圧の増
大を防ぐ効果が低下する。
この値は裏面電極および金薄膜の厚さを変えると当然変
わつてくるものであり、一義的に決められるものではな
く、要は実務的に確めた最低限の厚さよシ相当厚くして
おけば量産に卦いても有効である。またこの裏面電極と
溶融混合しない金属薄膜として前記例ではニツケルにつ
いて示したが、この代シに厚さ１μｍのものについて実
験した結果では、クローム，パラジウム，チタン，タリ
ウム，モリブデン，タングステンなどもニツケルとほぼ
同じ効果が見られた。しかし了ルミニウムではペレツト
自体の順方向電圧が増大し、錫と銀ではそれ自体の害作
用はないが、本願の装置に示されるニツケルのような効
果は認められなかつた。他の元素については実験をまだ
行なつていないが、今まで実３験した金属を周期律表に
あてはめてみると、効果のあつたものはａ−１Ｖａ卦よ
び族に、効果のないものはＩｂ，ｂ訃よびｂ族に属して
いるところから、族および遷移金属に属する金属にはほ
かにいくつかの有効な金属があると類推される。また裏
面金属としてＡｕ−Ｓｉの代りにＡｕ−Ｇｅを用いた場
合、更にＡｕ−Ｓ１｝よびＡｕ−Ｇｅの両者について第
２の金属薄膜として金の代りに銀を用いた場合について
実験を行なつた結果、いずれの場合にも先に述べた本願
の効果はそのまま認められた。
わつてくるものであり、一義的に決められるものではな
く、要は実務的に確めた最低限の厚さよシ相当厚くして
おけば量産に卦いても有効である。またこの裏面電極と
溶融混合しない金属薄膜として前記例ではニツケルにつ
いて示したが、この代シに厚さ１μｍのものについて実
験した結果では、クローム，パラジウム，チタン，タリ
ウム，モリブデン，タングステンなどもニツケルとほぼ
同じ効果が見られた。しかし了ルミニウムではペレツト
自体の順方向電圧が増大し、錫と銀ではそれ自体の害作
用はないが、本願の装置に示されるニツケルのような効
果は認められなかつた。他の元素については実験をまだ
行なつていないが、今まで実３験した金属を周期律表に
あてはめてみると、効果のあつたものはａ−１Ｖａ卦よ
び族に、効果のないものはＩｂ，ｂ訃よびｂ族に属して
いるところから、族および遷移金属に属する金属にはほ
かにいくつかの有効な金属があると類推される。また裏
面金属としてＡｕ−Ｓｉの代りにＡｕ−Ｇｅを用いた場
合、更にＡｕ−Ｓ１｝よびＡｕ−Ｇｅの両者について第
２の金属薄膜として金の代りに銀を用いた場合について
実験を行なつた結果、いずれの場合にも先に述べた本願
の効果はそのまま認められた。
更に先述の実施例は、化合物半導体として、ＧａＰを用
いたが、他の有用な化合物半導体たとえばＧａＡｓ，Ｇ
ａｘＡｌ−ＸＡｓ，ＧａＡｓ，−ＸＰｘなど、−Ｖ化合
物ならびにその他元素化合物に広く適用できるものであ
虱また下部に電極をとるような装置であれば、フオトダ
イオードに限らず３極管そのほか何の装置にも適用でき
ることは、その機能からみて明らかである。
いたが、他の有用な化合物半導体たとえばＧａＡｓ，Ｇ
ａｘＡｌ−ＸＡｓ，ＧａＡｓ，−ＸＰｘなど、−Ｖ化合
物ならびにその他元素化合物に広く適用できるものであ
虱また下部に電極をとるような装置であれば、フオトダ
イオードに限らず３極管そのほか何の装置にも適用でき
ることは、その機能からみて明らかである。
さらにまた、先述の実施例ではＮ型の基体の下にＮ型電
極を形成する場合について述べたが、この他Ｐ型の基体
にＰ型電極を形成する場合も本発明は適用できる。
極を形成する場合について述べたが、この他Ｐ型の基体
にＰ型電極を形成する場合も本発明は適用できる。
ただしこのとき金系共晶材料としてＡｕ−Ｚｎ，Ａｕ−
Ｚｎ−Ｎｉ，Ａｕ−Ｂｅなどが用いられ、同時にソルダ
ーについても同じ系統のものが用いられる。以上詳細に
説明したように、本発明によれば、マウント時および温
度試験あるいは通電試験における順方向電圧の増大を防
止することとなジ、これによつて量産性の高い高速マウ
ントを行なうのに適した半導体装置を得ることができる
。
Ｚｎ−Ｎｉ，Ａｕ−Ｂｅなどが用いられ、同時にソルダ
ーについても同じ系統のものが用いられる。以上詳細に
説明したように、本発明によれば、マウント時および温
度試験あるいは通電試験における順方向電圧の増大を防
止することとなジ、これによつて量産性の高い高速マウ
ントを行なうのに適した半導体装置を得ることができる
。
第１図は本発明の実施例の断面を示した図である。
記号の説明：１は基板、５はＮ型電極、６はニニツケル
の薄膜、７は金の薄膜、８は基体金属電極、９はソルダ
ー金属を示す。
の薄膜、７は金の薄膜、８は基体金属電極、９はソルダ
ー金属を示す。
Claims (1)
- １ 半導体素子基板の裏面電極をソルダーにより金属基
体上に固着した構造の半導体装置において、前記ソルダ
ーとして金系共晶金属ソルダーを用い、前記裏面電極と
前記金系共晶金属ソルダーの間には該裏面電極と該金系
共晶金属ソルダーが溶触混合するのを阻止する金属薄膜
が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49109844A JPS5928995B2 (ja) | 1974-09-24 | 1974-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49109844A JPS5928995B2 (ja) | 1974-09-24 | 1974-09-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5136885A JPS5136885A (ja) | 1976-03-27 |
| JPS5928995B2 true JPS5928995B2 (ja) | 1984-07-17 |
Family
ID=14520619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49109844A Expired JPS5928995B2 (ja) | 1974-09-24 | 1974-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928995B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014115319A1 (de) * | 2014-10-21 | 2016-04-21 | Osram Opto Semiconductors Gmbh | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839865A (ja) * | 1971-09-21 | 1973-06-12 | ||
| JPS4929068A (ja) * | 1972-07-12 | 1974-03-15 |
-
1974
- 1974-09-24 JP JP49109844A patent/JPS5928995B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839865A (ja) * | 1971-09-21 | 1973-06-12 | ||
| JPS4929068A (ja) * | 1972-07-12 | 1974-03-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5136885A (ja) | 1976-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4023725A (en) | Semiconductor device manufacture | |
| JP3462720B2 (ja) | ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法 | |
| US3729807A (en) | Method of making thermo-compression-bonded semiconductor device | |
| US2820932A (en) | Contact structure | |
| US2831787A (en) | Emeis | |
| US3409809A (en) | Semiconductor or write tri-layered metal contact | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| US3665594A (en) | Method of joining a body of semiconductor material to a contact or support member | |
| US3525146A (en) | Method of making semiconductor devices having crystal extensions for leads | |
| JP2907452B2 (ja) | 化合物半導体用電極 | |
| US4005468A (en) | Semiconductor photoelectric device with plural tin oxide heterojunctions and common electrical connection | |
| US3239376A (en) | Electrodes to semiconductor wafers | |
| JPH0645651A (ja) | ｎ型ＳｉＣ用電極とその形成方法 | |
| US3636618A (en) | Ohmic contact for semiconductor devices | |
| JPS5928995B2 (ja) | 半導体装置 | |
| KR20180022611A (ko) | 열전소자 및 이를 포함하는 열전모듈 | |
| US20200152594A1 (en) | Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method of manufacturing silicon carbide semiconductor device | |
| US4187599A (en) | Semiconductor device having a tin metallization system and package containing same | |
| US3271635A (en) | Semiconductor devices with silver-gold lead wires attached to aluminum contacts | |
| JPS6148776B2 (ja) | ||
| US3468659A (en) | Semiconductor contact alloy | |
| US3295185A (en) | Contacting of p-nu junctions | |
| US3354365A (en) | Alloy contact containing aluminum and tin | |
| JPH10256184A (ja) | ｐ型窒化物半導体の電極および前記電極を有する半導体素子およびその製造方法 | |
| US3324361A (en) | Semiconductor contact alloy |