JPS5928775A - ビデオ信号切換回路 - Google Patents
ビデオ信号切換回路Info
- Publication number
- JPS5928775A JPS5928775A JP13883582A JP13883582A JPS5928775A JP S5928775 A JPS5928775 A JP S5928775A JP 13883582 A JP13883582 A JP 13883582A JP 13883582 A JP13883582 A JP 13883582A JP S5928775 A JPS5928775 A JP S5928775A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- terminal
- signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数のビデオ信号ソー7ケソース側で自動的t
C切換えるためのビデオ信号切換回路に関するものであ
る。
C切換えるためのビデオ信号切換回路に関するものであ
る。
テレビジョン受信Pa、ビデオテープレコーダ(以下V
T Rと称する)、ビテオディヌク(P、−)ティヌ
クと略称する)等の複数のソースからのビテ。
T Rと称する)、ビテオディヌク(P、−)ティヌ
クと略称する)等の複数のソースからのビテ。
オ信号全入力するテレビジョン受像機等において各ビデ
オン−7からのビデオ信号を選択的しこ吠出するkこば
、ソースであるテレビジョン受(商機のチューナの選択
、VTRの再生操作成はティヌクの操作等の他に、テレ
ビジョン受像機側のソース選択スイッチの操作等金不用
訣としていたためンこユーザにことって操作が極めて煩
わしく又誤操作の原因ともなっていた。
オン−7からのビデオ信号を選択的しこ吠出するkこば
、ソースであるテレビジョン受(商機のチューナの選択
、VTRの再生操作成はティヌクの操作等の他に、テレ
ビジョン受像機側のソース選択スイッチの操作等金不用
訣としていたためンこユーザにことって操作が極めて煩
わしく又誤操作の原因ともなっていた。
本発明はこの様な従来例の欠点にこ鑑みて、ソーZ側だ
けの操作Uこて希望の或は予め設定された優先111f
t 位のシー7のビデオ信号ケチレビジョン受像機で自
動的に峡出すべく構成した靜r規lビデオ信号切換I!
2回路ケ提供するものである。
けの操作Uこて希望の或は予め設定された優先111f
t 位のシー7のビデオ信号ケチレビジョン受像機で自
動的に峡出すべく構成した靜r規lビデオ信号切換I!
2回路ケ提供するものである。
以下本発明のビデオ信相切換回路の詳細ケー実施回路例
を表わす図面を参照しつつ説明する。
を表わす図面を参照しつつ説明する。
この実施例においては、テレビジョン受(8機、V −
1” R、テ゛イスク金ソースと1−る棉合忙示しであ
るが、斯る例に限定されるものではない。
1” R、テ゛イスク金ソースと1−る棉合忙示しであ
るが、斯る例に限定されるものではない。
図番(Sl)(Sz)及びC53)n、+叫にテレヒシ
ョン受信機の出力r入ノJとし、こノL?!rオン*フ
flrl allすルT Vイ=q切換フイッ−f−(
Sl)、■1′12−の占庄出力倉入力とし、こrL金
オン弓゛フ制御するVTR信号切換スイッチ(Sl)及
びテ”イヌクの丙生出力金人ノコとし、これtオンオフ
制伺1するテ°イスク信号切換スイッチ(S3)で、い
−f ftもm子的アナログヌイッチ、列え17fc−
八105で形成さrる双方向スイッチで1”1“4成さ
れるを可どし、以下の説明では、実用的な用例としてT
C4066B P等を挙げている。(C1)(C2)及
び(C3)は、前記各ヌイソチiC対応して設けられる
11jlj輯j回fin’、上カラIIIjlkCI’
V 制tfllJIIJ路(cl )、V T Rl
[1lll[li (C2)及びディヌク制御回路(C
a)を示す。
ョン受信機の出力r入ノJとし、こノL?!rオン*フ
flrl allすルT Vイ=q切換フイッ−f−(
Sl)、■1′12−の占庄出力倉入力とし、こrL金
オン弓゛フ制御するVTR信号切換スイッチ(Sl)及
びテ”イヌクの丙生出力金人ノコとし、これtオンオフ
制伺1するテ°イスク信号切換スイッチ(S3)で、い
−f ftもm子的アナログヌイッチ、列え17fc−
八105で形成さrる双方向スイッチで1”1“4成さ
れるを可どし、以下の説明では、実用的な用例としてT
C4066B P等を挙げている。(C1)(C2)及
び(C3)は、前記各ヌイソチiC対応して設けられる
11jlj輯j回fin’、上カラIIIjlkCI’
V 制tfllJIIJ路(cl )、V T Rl
[1lll[li (C2)及びディヌク制御回路(C
a)を示す。
各制御回路は、lt/Sフリップフロップ回絡で構成さ
れるFiiJとし、以下の説明では実用的な便用例とし
’′C−rc4044Bpを挙げている。
れるFiiJとし、以下の説明では実用的な便用例とし
’′C−rc4044Bpを挙げている。
−また、(A1)(A2 )及び(A3)は各人ノJビ
テ゛オ信号中の111.1mJ信号全検出し、その1祭
ローレベル屯圧を出力するための同ル」信号検出回路で
、上から順に、VTR同ル」信号検出回路(A1)、デ
ィスク同期(?A月検出回路(A2 )及び′1゛■同
ルj信号検出回路(A3)を示す。これら三つの同期信
号検出回路はいずれも同じ構成である刀・ら、ここでは
V T R同期信号検出回路(At)についてのみ具体
的回路゛例全示すにとどめる。
テ゛オ信号中の111.1mJ信号全検出し、その1祭
ローレベル屯圧を出力するための同ル」信号検出回路で
、上から順に、VTR同ル」信号検出回路(A1)、デ
ィスク同期(?A月検出回路(A2 )及び′1゛■同
ルj信号検出回路(A3)を示す。これら三つの同期信
号検出回路はいずれも同じ構成である刀・ら、ここでは
V T R同期信号検出回路(At)についてのみ具体
的回路゛例全示すにとどめる。
この同期信号検出回路(Al)Vi、入力側からCRj
1分回路(Ul)、この回路の出力全ベース入力としぐ
れ自身はエミッタ接地接続さfLるヌイソチツクトラン
ジスタ(′I’t)及びこのトランジスタのコレクタに
対して七のべ一ヌを各班結合しそれ自身はエミッタ接地
接続される位相反転用トランジスタ(1”2)の従続接
続で構成さハる。
1分回路(Ul)、この回路の出力全ベース入力としぐ
れ自身はエミッタ接地接続さfLるヌイソチツクトラン
ジスタ(′I’t)及びこのトランジスタのコレクタに
対して七のべ一ヌを各班結合しそれ自身はエミッタ接地
接続される位相反転用トランジスタ(1”2)の従続接
続で構成さハる。
図番tutで示される優先順位設定回路は、 ail記
各同期他号検出回路(AIJ(A2)及び(A3)の出
力全論理入力とし、その組み合せ人ノコ(α、β、r)
に応じて出力三端子に上記各制御面Ili!を予め走め
らtz7’r−順位で優先的にトリガするために次の様
な人出関係tこある論坤出カ(x、y、z、)k’AE
する。((tlLIIはハイレベル、I4mローレベル
であることケ示す。以下の説明についても同様。) この回II!!は、入力端子(α少と出力端子囚とを直
結する回路tE)、入力端子J〕と出力端子(Y)との
間に挿入接続される直結2段エミッタ接地トランジスタ
回路(1” 11) (−1−12) 、入力端子(γ
)と出力端子(Z)との間e(挿入接続される直結2段
エミッタ接地トランジヌタ回路(]’ 21) (−1
”22)及び、前記t・ランジスタ(T ll)のコレ
クタと上記直結回fl’!(均との間、a’u U )
シンジヌタ(′1°21)のコレクタと上記直結回路t
L+との間及O・上記トランジスタ(1’ 21ンのコ
レクタと上8己トフンシヌタ(’rIJのコレクタとの
間にそれぞれ図示せる極性で接続されるダイオード(D
l)(D2 J及びC03)fI:偉える。
各同期他号検出回路(AIJ(A2)及び(A3)の出
力全論理入力とし、その組み合せ人ノコ(α、β、r)
に応じて出力三端子に上記各制御面Ili!を予め走め
らtz7’r−順位で優先的にトリガするために次の様
な人出関係tこある論坤出カ(x、y、z、)k’AE
する。((tlLIIはハイレベル、I4mローレベル
であることケ示す。以下の説明についても同様。) この回II!!は、入力端子(α少と出力端子囚とを直
結する回路tE)、入力端子J〕と出力端子(Y)との
間に挿入接続される直結2段エミッタ接地トランジスタ
回路(1” 11) (−1−12) 、入力端子(γ
)と出力端子(Z)との間e(挿入接続される直結2段
エミッタ接地トランジヌタ回路(]’ 21) (−1
”22)及び、前記t・ランジスタ(T ll)のコレ
クタと上記直結回fl’!(均との間、a’u U )
シンジヌタ(′1°21)のコレクタと上記直結回路t
L+との間及O・上記トランジスタ(1’ 21ンのコ
レクタと上8己トフンシヌタ(’rIJのコレクタとの
間にそれぞれ図示せる極性で接続されるダイオード(D
l)(D2 J及びC03)fI:偉える。
上記TV、V ’l’ R及びディスク旧コ絨1回路(
C1)CC2)<C3)k構成している名フリップフロ
ッグ回路の各4のセソ) Qi7j子■■@及び各々の
リセット端子■■■klいずれも抵抗(Rx)(”2
) (R3) (R4)(Rs ) (Ra )ケ介し
て直bam源<十〜′月こ1UftJA続さn”’t&
り、V TRftIII佃j回路(C2〕及びデ゛イ7
り飼關J回路((3)のリセット端子■、■と上記T’
V制御回路(Ct)のセット端子■の間にVi、七ノ[
ぞn逆流防止用のタイオート(Dll)(Dl2)カ、
−1り1’Vfl]!Ia11回路(C1)及びディヌ
ク制御回路(C3)のりセノド端子■、■とV TRi
l、11曲1回路(C2)のセット端子■との間1こは
それぞれ逆流防止用のダイオード(D+3)(1)+り
が、又、−I−V制伺1回路(C1)及びV−rR制砒
回IQ(Cz )のリセット端子■■とディスク1団鵡
1回路(C3)のセット端子@との間シこは、そハぞハ
逆流防止用のダイオード(Dlb) (016)が接わ
“じされている。
C1)CC2)<C3)k構成している名フリップフロ
ッグ回路の各4のセソ) Qi7j子■■@及び各々の
リセット端子■■■klいずれも抵抗(Rx)(”2
) (R3) (R4)(Rs ) (Ra )ケ介し
て直bam源<十〜′月こ1UftJA続さn”’t&
り、V TRftIII佃j回路(C2〕及びデ゛イ7
り飼關J回路((3)のリセット端子■、■と上記T’
V制御回路(Ct)のセット端子■の間にVi、七ノ[
ぞn逆流防止用のタイオート(Dll)(Dl2)カ、
−1り1’Vfl]!Ia11回路(C1)及びディヌ
ク制御回路(C3)のりセノド端子■、■とV TRi
l、11曲1回路(C2)のセット端子■との間1こは
それぞれ逆流防止用のダイオード(D+3)(1)+り
が、又、−I−V制伺1回路(C1)及びV−rR制砒
回IQ(Cz )のリセット端子■■とディスク1団鵡
1回路(C3)のセット端子@との間シこは、そハぞハ
逆流防止用のダイオード(Dlb) (016)が接わ
“じされている。
Fl)Viテレビ受像機(図示せず)の屯―投入時のイ
ニシャルセット回路で、IL #i投入直後は常kc決
ったピテ“オソーヌ例えばTV受信機の出力が′r■受
像機に峡出さt[る様にするための回路である。
ニシャルセット回路で、IL #i投入直後は常kc決
ったピテ“オソーヌ例えばTV受信機の出力が′r■受
像機に峡出さt[る様にするための回路である。
この回路は、直流m踪(→−V〕に接続されるCR?A
分回路(C2)とその出力で動作するスイッチングトラ
ンジスタ(’l−3o )で構成さfLそのコレクタ出
ノJ忙上記’1’ V制曲1回路(C1)のセット端子
■に直結した構成となっている。
分回路(C2)とその出力で動作するスイッチングトラ
ンジスタ(’l−3o )で構成さfLそのコレクタ出
ノJ忙上記’1’ V制曲1回路(C1)のセット端子
■に直結した構成となっている。
本実施例は上述の自jlI2I切換のための回路構成と
は別個に手jill(マニュアル)切換のための回路構
成へりを備える。この回路は、それぞれ対応する1゛■
、v゛rp、1i1aディスク制ml1mu(C1)(
C2)’jij、n (C3) ノセッH’&j子IF
i)O@fc、マニュアルljJ 換時1&(路さ!上
るマニュアル自動切換スイッチ(S hs )と相俟っ
て、一時的に接地する常開性スイッチ(P l) (1
″2)CF2)で構成される。
は別個に手jill(マニュアル)切換のための回路構
成へりを備える。この回路は、それぞれ対応する1゛■
、v゛rp、1i1aディスク制ml1mu(C1)(
C2)’jij、n (C3) ノセッH’&j子IF
i)O@fc、マニュアルljJ 換時1&(路さ!上
るマニュアル自動切換スイッチ(S hs )と相俟っ
て、一時的に接地する常開性スイッチ(P l) (1
″2)CF2)で構成される。
自u記切換フイソチ(S&+)Viマニュアル切換位置
(点線〕で前記谷″帛聞性ヌイソチPl、P3の開放側
端子を接地すると同時に、連動してスイッチ(SN)を
開略し上記同期信号検出回路(At) (A2 ) (
A3 )及び優先順位設定回路(B)への給R1−断つ
ようにしてもよい、。
(点線〕で前記谷″帛聞性ヌイソチPl、P3の開放側
端子を接地すると同時に、連動してスイッチ(SN)を
開略し上記同期信号検出回路(At) (A2 ) (
A3 )及び優先順位設定回路(B)への給R1−断つ
ようにしてもよい、。
以下本発明のビテオ伯号切挾回路の動作tこつき説明す
る。
る。
上J1已’l’ V、V −I” R、ディスクの各(
呂@12J換ヌイソf(S ’ )C82)C83)k
+tfjmi−る’rC4066BPの各C−1105
型双方向性ヌイソチは、レベルI]のコントロール信号
人ノコ時、入出力間インビーダン7.0.5〜5XI[
J2Ω、ローレベル(L+のコントロール信号人ノコ時
、10 Ωの持性會示す。tた上ga’rv、V ’
l−R、テ(7クツ各it、Um1回路を構成するR
/ Sフリッフリロップ回路の貞坤値表tま、次のよう
になる。
呂@12J換ヌイソf(S ’ )C82)C83)k
+tfjmi−る’rC4066BPの各C−1105
型双方向性ヌイソチは、レベルI]のコントロール信号
人ノコ時、入出力間インビーダン7.0.5〜5XI[
J2Ω、ローレベル(L+のコントロール信号人ノコ時
、10 Ωの持性會示す。tた上ga’rv、V ’
l−R、テ(7クツ各it、Um1回路を構成するR
/ Sフリッフリロップ回路の貞坤値表tま、次のよう
になる。
い捷−I” V受像機の石、隙を投入すると、イニシャ
ル七ッ)ILLIIK(I)を[hするスイッチングト
ランジスタ(1゛3りのベースはCR倣分回路(C2)
を介して一時的に持上げら11るりで、このスイッチン
グトランジスタはオンとなり、T〜’1ljU餌j回路
(C1)のセット端子(り?Lとする。
ル七ッ)ILLIIK(I)を[hするスイッチングト
ランジスタ(1゛3りのベースはCR倣分回路(C2)
を介して一時的に持上げら11るりで、このスイッチン
グトランジスタはオンとなり、T〜’1ljU餌j回路
(C1)のセット端子(り?Lとする。
同時tCTV祠机回路(Cs )のリセット端子■tま
抵抗(Rt)全弁して)Iとなるから、助記真地値表エ
リ出力端子りIlCは11の出ノJが伍じる。従って’
I” Vスイッチ(Sl)はオンとなる。
抵抗(Rt)全弁して)Iとなるから、助記真地値表エ
リ出力端子りIlCは11の出ノJが伍じる。従って’
I” Vスイッチ(Sl)はオンとなる。
−万、V T Ri*u机回路(C2)及びテ゛イヌク
ルll砥回路(C3)のリセット端子■、oV′i、ぞ
ilぞnダイオード(LJlす(LJl2)及び前g己
スイッナングトブンジヌタ(T3o)を介して接地され
るからしとなり同じく貝理値表から各々のセ・ノド端子
■、@しこ加えられる制御信号のレベル如何を問わずそ
の出力端子■、@のレベルはLとなり、VTR、ディス
ク両フイッチ(S2J(S3JはいずI(もオフの一1
寸に保たれるので結届TV受信機の出]jのみが゛I’
V受仰機で映出されることになる。
ルll砥回路(C3)のリセット端子■、oV′i、ぞ
ilぞnダイオード(LJlす(LJl2)及び前g己
スイッナングトブンジヌタ(T3o)を介して接地され
るからしとなり同じく貝理値表から各々のセ・ノド端子
■、@しこ加えられる制御信号のレベル如何を問わずそ
の出力端子■、@のレベルはLとなり、VTR、ディス
ク両フイッチ(S2J(S3JはいずI(もオフの一1
寸に保たれるので結届TV受信機の出]jのみが゛I’
V受仰機で映出されることになる。
尚m踪投人後一定時間?経過すると上記ヌイ・ンチング
トランジ7り(1゛3りはオフとなり、l゛〜lit;
lj a1回路(C1)のセット端子■illとするが
、lN−−5入力共にIlの場合、典埋値表よりNOC
HA N G Eであるから、以前の出力状態がそのを
甘味たnることになり、1’V、zイ・ノチ(Sl)の
切換状態は痩化しない。
トランジ7り(1゛3りはオフとなり、l゛〜lit;
lj a1回路(C1)のセット端子■illとするが
、lN−−5入力共にIlの場合、典埋値表よりNOC
HA N G Eであるから、以前の出力状態がそのを
甘味たnることになり、1’V、zイ・ノチ(Sl)の
切換状態は痩化しない。
次【こV T Rを操作すると、V 1’ R向ル」信
号検出回路(Al)の入ノJ端子と上記VTRスイッチ
(S2,1の入)j端子■にはV T Rの再生出力〔
ビデオ信号・・・無夏調〕が印加される。
号検出回路(Al)の入ノJ端子と上記VTRスイッチ
(S2,1の入)j端子■にはV T Rの再生出力〔
ビデオ信号・・・無夏調〕が印加される。
OiIg己向助信列″検出回路(Al)のCR微分回路
(Ul)は入力ビデオ信号中の同ル」信相中の立下r)
を検知し、暫時トクンジ7り(T1)會オフとし、後続
のトランジスタ(−1’2)yxオンとする。
(Ul)は入力ビデオ信号中の同ル」信相中の立下r)
を検知し、暫時トクンジ7り(T1)會オフとし、後続
のトランジスタ(−1’2)yxオンとする。
即ちこの同期(g号検出回路(At)はビテ゛オ信号中
の水平、垂直II:111I」信号を検出すると出力レ
ベルをLとする。優先j灰位股定回路iB)の入力端子
aの出力はその一11出力端子X)こ生じるから、この
出力は優先的tCV T R制御回路(C2)のセット
端子■のレベルをI、とする。
の水平、垂直II:111I」信号を検出すると出力レ
ベルをLとする。優先j灰位股定回路iB)の入力端子
aの出力はその一11出力端子X)こ生じるから、この
出力は優先的tCV T R制御回路(C2)のセット
端子■のレベルをI、とする。
一万、リセット端子Qは抵抗(RsJを介して直流m源
(十V丹こ接続さnているがら11に保たitているの
で七の出力端子■はHとなりV ’I’ Rスイツチ(
Sz)をA゛ンとする。
(十V丹こ接続さnているがら11に保たitているの
で七の出力端子■はHとなりV ’I’ Rスイツチ(
Sz)をA゛ンとする。
市記V’rR制御回路(C2)のセット端子■のレベル
がtlこなると、’i”v及びディスク制御回路(C1
)(C3)の各りセット端子■、■はダイオード(91
s、l (Dl4)を介してレベルI・となるため、両
制御回路(C1)(Ca )の出力はいずれもLとなり
、対応するr■、グイヌクヌイソチ(Sz )(Sa)
fゴいずれもオフとなる。
がtlこなると、’i”v及びディスク制御回路(C1
)(C3)の各りセット端子■、■はダイオード(91
s、l (Dl4)を介してレベルI・となるため、両
制御回路(C1)(Ca )の出力はいずれもLとなり
、対応するr■、グイヌクヌイソチ(Sz )(Sa)
fゴいずれもオフとなる。
゛l′■受信機及びディヌクの内生出力が各々の同期信
号検出回路(A2 )(A3 )kこ印加されてぃない
状態即ち、V TRのみを単独で再生している場合には
上述の如く自動的にV T Rスイッチ(Sz)が作動
し、VTRの再住出ノjが1′V受仰機ンこ映出される
、。
号検出回路(A2 )(A3 )kこ印加されてぃない
状態即ち、V TRのみを単独で再生している場合には
上述の如く自動的にV T Rスイッチ(Sz)が作動
し、VTRの再住出ノjが1′V受仰機ンこ映出される
、。
次に同時に1゛vv受信びディヌクの内生出力が各対応
ヌイッチ(Sl)(S3)の入力端子及びlid助信号
検出回路(A2)(A3)の入カ端子シこ目J加さrす
る状態を考えると、侵先順位設芝回路(131の各入力
端子α、β、rの入力は全てLとなる。
ヌイッチ(Sl)(S3)の入力端子及びlid助信号
検出回路(A2)(A3)の入カ端子シこ目J加さrす
る状態を考えると、侵先順位設芝回路(131の各入力
端子α、β、rの入力は全てLとなる。
呂)j端子Xは入ノj端子αに直結しているからそのレ
ベルは上述の如くしとなる。
ベルは上述の如くしとなる。
入力端子β、γがLとなると、各トヲンジ7り(′11
リ (1”2S)はオフどなυそのコレクタ出力Hi+
となううとする、しかし乍ら、人、出力端子α−X間の
直結l1liJ路JシがLとなるから、ヌイソチングト
ランジスタ(Txz)(T22)のベースはいスハもダ
イオード(Ds )(Dz)を介(、CLに保たれる。
リ (1”2S)はオフどなυそのコレクタ出力Hi+
となううとする、しかし乍ら、人、出力端子α−X間の
直結l1liJ路JシがLとなるから、ヌイソチングト
ランジスタ(Txz)(T22)のベースはいスハもダ
イオード(Ds )(Dz)を介(、CLに保たれる。
従っテ両スイッチングトランジヌタ(T12J(T22
)ハイfノ1もオフとなるのでそのコレクタ出力即ち、
優先順位設定回路(131の両川カ端子Y、 Zルヘル
はいずれもIIとなる。
)ハイfノ1もオフとなるのでそのコレクタ出力即ち、
優先順位設定回路(131の両川カ端子Y、 Zルヘル
はいずれもIIとなる。
従って、’rv、ディスク両制御回路(C1)(C3)
のセット端子■0のレベルはいずれもHとなる。−万n
1d回路(C1ン(C3ンのリセット端子■0のレベル
はダイオード(Dl3) (Dl4)を介L テソn
(’ t”L V TRftjlI御回fI!!(C2
)ノセット端子■のレベルLになるから、真理値表より
各々その出力端子oOのレベルViLとなり対応するT
v1テ°イ・ヌクヌイッチC3l)C53)kいずれも
オフとする。
のセット端子■0のレベルはいずれもHとなる。−万n
1d回路(C1ン(C3ンのリセット端子■0のレベル
はダイオード(Dl3) (Dl4)を介L テソn
(’ t”L V TRftjlI御回fI!!(C2
)ノセット端子■のレベルLになるから、真理値表より
各々その出力端子oOのレベルViLとなり対応するT
v1テ°イ・ヌクヌイッチC3l)C53)kいずれも
オフとする。
従っていずへの場合にもV Tl(のm住出刃が優先し
て′rv受像機に映出さnることνこなる。
て′rv受像機に映出さnることνこなる。
上記優先順位設定回路(13)の入11力持性、各軸組
11回路の真理値表及びタイオード(L)lt) (D
l2)(Dl3)(Dlす(Dzり及び(DXりの接続
関係から定着る制御回路(C1)(C2)及び(C3)
のセット、リセット入力レベルの関係から、入力信号対
優先映出信号の関係は次のようンこなる。
11回路の真理値表及びタイオード(L)lt) (D
l2)(Dl3)(Dlす(Dzり及び(DXりの接続
関係から定着る制御回路(C1)(C2)及び(C3)
のセット、リセット入力レベルの関係から、入力信号対
優先映出信号の関係は次のようンこなる。
次にマニーアル操作について説明する。
この場合ヌイソチ(S M ) y(マニュアル(,1
切換位置)にした状態で、いずnかの常開スイッチ例え
ばV−1’R常υ目フイソチ(P2)を一時的に閉路す
ると、V −r Rル!I ’a++回路(C2)のセ
ット端子■のレベルHLとなる。こ7′Lに伴って1′
■、ディ7り両111II御回路(CI )(C3)の
両すセット端子■■のレベルはいずれもしとなる。
切換位置)にした状態で、いずnかの常開スイッチ例え
ばV−1’R常υ目フイソチ(P2)を一時的に閉路す
ると、V −r Rル!I ’a++回路(C2)のセ
ット端子■のレベルHLとなる。こ7′Lに伴って1′
■、ディ7り両111II御回路(CI )(C3)の
両すセット端子■■のレベルはいずれもしとなる。
−万、上記V T R制御回路(C2)のリセットsa
子(i)、”vlfN メクMliltllnlu
CCs ) (c a〕のセット端子■、0のレベルは
いずれも)1になる(即ち、ダイメート(Dlりはオン
とならない)から、VTlt制員1回路(C2)の出ノ
j端子0のレベルのみが11となり1”v1ディヌク両
制碩1回路(C1)(C3)の出力端子@0のレベルは
いずれもしとなる。
子(i)、”vlfN メクMliltllnlu
CCs ) (c a〕のセット端子■、0のレベルは
いずれも)1になる(即ち、ダイメート(Dlりはオン
とならない)から、VTlt制員1回路(C2)の出ノ
j端子0のレベルのみが11となり1”v1ディヌク両
制碩1回路(C1)(C3)の出力端子@0のレベルは
いずれもしとなる。
従って、VTRヌイスイッチ2)のみが動作し、V1゛
1<の再狙力のみが一1’ V受像機にIl咄される。
1<の再狙力のみが一1’ V受像機にIl咄される。
尚、VTR常囲ヌイッチ(P2 )k離してV−1’l
(制曲1回路のセント端子■のレベルが11となっても
、真理値表から出力は前の状態を保つだけであるから、
何等の影響もない。
(制曲1回路のセント端子■のレベルが11となっても
、真理値表から出力は前の状態を保つだけであるから、
何等の影響もない。
他の常囲i!4:スイッチ(P l)或は(1″3)を
閉路した場合もII:lJ様の1lil」作であるから
その説明を割愛する。
閉路した場合もII:lJ様の1lil」作であるから
その説明を割愛する。
本発明は上述の如き構成であるから、ソースとなるビデ
オ信号を供給するだけで自動的に4・め設定されたソー
7のビテ゛オ伯号がTV受像機で1則され、受像機側で
の入力信号の切換操作が不要となるので、操作が容易と
なるだけでなく、誤操作′f!:防止できる。
オ信号を供給するだけで自動的に4・め設定されたソー
7のビテ゛オ伯号がTV受像機で1則され、受像機側で
の入力信号の切換操作が不要となるので、操作が容易と
なるだけでなく、誤操作′f!:防止できる。
図面は本発明の一実施回路図である。
(S z )−−・・−1’Vヌイソチ、(SzJ・・
・・・・vTI(スイッチ、(S3)町・・ディ7りツ
イツチ、(C1)・・・・・・1゛V制輯jlIl!回
路、(C2) ・・・・・−V TRIIJ切]回路、
(C3ル・・・・テ゛イヌク飼碩)回路、(A。 )CA2)CA、3)・・・・・同期信号検出回路、■
)・・・・・・優先順位設定回b7゜ l!Ll願大三洋rは機株式会社 Ir”T::− 代坤入 弁旬j士佐!lj7 !:11 夫パ:”□−
山 :2ニー・
・・・・vTI(スイッチ、(S3)町・・ディ7りツ
イツチ、(C1)・・・・・・1゛V制輯jlIl!回
路、(C2) ・・・・・−V TRIIJ切]回路、
(C3ル・・・・テ゛イヌク飼碩)回路、(A。 )CA2)CA、3)・・・・・同期信号検出回路、■
)・・・・・・優先順位設定回b7゜ l!Ll願大三洋rは機株式会社 Ir”T::− 代坤入 弁旬j士佐!lj7 !:11 夫パ:”□−
山 :2ニー・
Claims (1)
- (1)各ビテ゛オ信号ソース個々に対応してその信号を
個別しこ切換うべく設けられる電子的アナログスイッチ
と、このアナログスイッチを独立して個別に制彷11す
るフリップフロップ回路等の制御回路と、前記各ソース
から供給さiるビデオ信号中の同ル」信月を独立して検
出する同期信号検出回路及びこの同期信号検出回路のう
ち唯一の回路の出力のみが入力さnている場合には、上
記1h8御回路のうち同期信号を検出したビデオ信号ソ
ースに対応する回路に対してのみトリガ信相を付与し、
二以上の出力が入力σれている場合には上記制御回路の
うちで予め設定さn’c侵先順位tこ従って選択さnる
制御回路tこ対してのみトリガ信号を付与すべく構成し
た優先順位設定回路?備えるビデオ信号切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13883582A JPS5928775A (ja) | 1982-08-09 | 1982-08-09 | ビデオ信号切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13883582A JPS5928775A (ja) | 1982-08-09 | 1982-08-09 | ビデオ信号切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5928775A true JPS5928775A (ja) | 1984-02-15 |
Family
ID=15231324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13883582A Pending JPS5928775A (ja) | 1982-08-09 | 1982-08-09 | ビデオ信号切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5928775A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152876U (ja) * | 1984-09-11 | 1986-04-09 | ||
US4745478A (en) * | 1985-08-01 | 1988-05-17 | Nintendo Co., Ltd. | RF switch |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577236B2 (ja) * | 1972-03-21 | 1982-02-09 | ||
JPS58213569A (ja) * | 1982-06-04 | 1983-12-12 | Mitsubishi Electric Corp | 映像入力切換装置 |
-
1982
- 1982-08-09 JP JP13883582A patent/JPS5928775A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577236B2 (ja) * | 1972-03-21 | 1982-02-09 | ||
JPS58213569A (ja) * | 1982-06-04 | 1983-12-12 | Mitsubishi Electric Corp | 映像入力切換装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152876U (ja) * | 1984-09-11 | 1986-04-09 | ||
US4745478A (en) * | 1985-08-01 | 1988-05-17 | Nintendo Co., Ltd. | RF switch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6052471A (en) | Smart audio receiver that automatically select an input audio source | |
JPS61234180A (ja) | ビデオ信号のミクシング装置及び方法 | |
JPH06502042A (ja) | ビデオ・カセット・レコーダ | |
US5617147A (en) | Transmission system for an aspect-area-ratio position ID signal | |
MY113041A (en) | Digital audio broadcast receiving apparatus | |
JPS5928775A (ja) | ビデオ信号切換回路 | |
KR970006704B1 (ko) | 비데오 재생기 | |
GB2193608A (en) | Video source selecting systems | |
US4628539A (en) | Muting circuit | |
GB2218876A (en) | Inversion phenomenon preventing circuit | |
JPH04106765A (ja) | 磁気記録再生装置 | |
US4405834A (en) | Circuit for receiving two-tone/stereophonic programs | |
GB1560290A (en) | Demodulating television signals | |
JPH01305675A (ja) | 入力切換装置 | |
JPS59158186A (ja) | 色信号切換回路 | |
KR940000242Y1 (ko) | Vtr의 ee/vv 모드 자동절환 회로 | |
KR930001542Y1 (ko) | 램을 이용한 수신 데이타 지연 기록장치 | |
JPS6464167A (en) | Disk reproducing device | |
JPH071889Y2 (ja) | 受像機の画質調整回路 | |
KR940008704Y1 (ko) | 영상신호 입력자동 절환회로 | |
KR910004789Y1 (ko) | 카날플러스 디코더 자동절환 회로 | |
JPS63146580A (ja) | 光学式ビデオデイスクプレ−ヤ | |
JPH0115022Y2 (ja) | ||
KR920001996Y1 (ko) | 멀티시스템 tv 수상기의 반송색 신호 지연선과 색동기 회로수정 발진자 자동 스위칭 회로 | |
KR970008407B1 (ko) | 비디오 수신시 컬러 사라짐 방지회로 |