JPS5924895A - Processing of musical tone information for score display unit - Google Patents

Processing of musical tone information for score display unit

Info

Publication number
JPS5924895A
JPS5924895A JP13547382A JP13547382A JPS5924895A JP S5924895 A JPS5924895 A JP S5924895A JP 13547382 A JP13547382 A JP 13547382A JP 13547382 A JP13547382 A JP 13547382A JP S5924895 A JPS5924895 A JP S5924895A
Authority
JP
Japan
Prior art keywords
key
block
time
event
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13547382A
Other languages
Japanese (ja)
Other versions
JPH038555B2 (en
Inventor
和郎 田中
睦弘 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP13547382A priority Critical patent/JPS5924895A/en
Publication of JPS5924895A publication Critical patent/JPS5924895A/en
Publication of JPH038555B2 publication Critical patent/JPH038555B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Auxiliary Devices For Music (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この兄1υJi、HJ(給される集音11ソ報および小
節信号に基づいで埠5.IIf?を自動的に表示する楽
噌表示装置に係り、4’a’ Gこ、尚切な小節飢表示
を可能とするを音1〜報の処糾i方法に関する。
[Detailed Description of the Invention] This older brother 1υJi, HJ (relates to a music display device that automatically displays 5.IIf? based on the supplied sound collection 11 sound information and measure signal, 4'a' G This invention relates to a method for arranging sounds 1 to 1, which makes it possible to display precise measure intervals.

近年、V/1」えはピアノ、電子オルガン等による演奏
の過程を自1lily的に楽詰として表示する楽Ir1
(す表示装置が開光されている。ところで、この111
(の楽llu表示装置を製作する場合において非雷にむ
ずかしい点は小節線の表示である。すなわち、一般に小
節線の表示は一定Ji’dJtJJで発生ずるlJ沖1
)信号に基づいて行われるが、この小節信号の発生夕・
fミンクと、演奏者によるピアノ等のキー操作のタイミ
ングとは通常児全には一致せず、わずかなずれが生じる
場合が多い。この結呆、小節信号の発生夕・fミンクに
合わせて忠実に小節線を表示すると、音符あるいは休符
の表示と小節豹1表示とが重なる事態が生じる。
In recent years, V/1 has become popular with music Ir1, which displays the process of playing on a piano, electronic organ, etc.
(The display device is open. By the way, this 111
(When manufacturing a Raku llu display device, the most difficult point is the display of bar lines. In other words, the bar line display generally occurs at a constant Ji'dJtJJ.)
) signal, but the date and time of the occurrence of this bar signal
The timing of f mink and the timing of the player's key operations on a piano or the like do not normally match in all cases, and there is often a slight deviation. As a result, if the bar line is faithfully displayed in accordance with the elapsed time and f mink when the bar signal is generated, a situation may arise where the display of a note or rest and the bar 1 display overlap.

そこでこの発明は、このような不都合を除去し、適切な
小節f#光表示可能とする楽iff、? 表示装置ζL
における楽音怪′報の処理方法を提供するもので、楽音
情報の灰化タイミングと小節倍すの発生夕・fミンクと
の時1川差がlツ1定の値以下の時は、前記楽1f情報
の変化タイミングが小節(i−)、;の発生タイミング
と同時であるとみなして楽音情報を処理することを特徴
としている。
Therefore, this invention eliminates such inconveniences and makes it possible to display appropriate measures f# light. Display device ζL
This method provides a method for processing musical sound alarms when the musical sound information is ashed, and when the difference between the musical sound information ashing timing and the occurrence of measure doubling is less than a constant value, the above-mentioned music The musical tone information is processed by assuming that the change timing of the 1f information is the same as the occurrence timing of the measure (i-), ;.

以下1図面を参照しこの発明の一実施例について説明す
る。
An embodiment of the present invention will be described below with reference to one drawing.

pi) 1図はとの発明による楽譜鉄水鉄fijfのt
7.+1成を示すブロック図であり、この図に示す楽d
II表示装jPtはピアノ1による演奏の過程を自動的
に楽譜として表示するものである。
pi) Figure 1 t of sheet music iron water iron fijf invented by Hato
7. This is a block diagram showing the +1 configuration, and the ease d shown in this diagram is
The II display device jPt automatically displays the performance process on the piano 1 as a musical score.

すなわち、ピアノ1には各キー(!Iりに対応してキー
操作検出用のキースイッチが設けられており、各キース
イッチの出力が各々#i’j器インターンエイス2へ供
給されている。一方、パラメータ設定製置3は調毛(ハ
長v4、イ短訓等)、テンポ(例えば、4分音符の長さ
)、拍子(%拍子専)を各々設定するためのもので、設
定された調毛、テンポ、拍子に対応する訓名データ、テ
ンポデータ、拍子データが各々音符選出処理回路4へ供
給され、才た、テンポデータ、拍子データが小節信号発
生装置5へ供給される。小節信号発生装置5はパラメー
タ設定装置3から供給されるテンポデータ、拍子データ
に基づいて1小節の長さを検知し、検知した1小節の長
ざに等しい周期で短時間(例えば5 m5ec) ” 
H″レベルとなる小節14号Pを発生し、楽器インター
フェイス2へ供給する。また、この装置5は小節(3を
号Pに1Tr1期して、短時間、弱い?イ・報音を発生
ずる。このV(報音はピアノ1の演奏者に小節の区切り
を知らせるためである。
That is, the piano 1 is provided with a key switch for detecting a key operation corresponding to each key (!I), and the output of each key switch is supplied to the #i'j instrument intern ace 2, respectively. On the other hand, parameter setting setting 3 is for setting the tone (C major v4, A short note, etc.), tempo (for example, quarter note length), and time signature (% meter only). The key data, tempo data, and meter data corresponding to the selected tone, tempo, and meter are respectively supplied to the note selection processing circuit 4, and the tempo data and meter data are supplied to the bar signal generator 5. The signal generator 5 detects the length of one measure based on the tempo data and time signature data supplied from the parameter setting device 3, and generates a short period of time (for example, 5 m5ec) at a period equal to the detected length of one measure.
It generates bar No. 14 P, which is at H'' level, and supplies it to the musical instrument interface 2. Also, this device 5 synchronizes bar No. 3 to No. P by 1Tr1, and generates a weak ?A signal tone for a short period of time. This V (signal tone) is to notify the player of piano 1 of the break between measures.

楽器インターフェイス2はピアノ1の各キース・fツチ
の出力および小節信号Pを一定周期(例えば、4 m 
sec )で走査することにより、各キースイッチのオ
ン/オフ状叩および小節信号Pのレベルを検出し、キー
のオン/オフ状態あるいは小節信号Pのレベルに変化(
以下、イベントと称す)が生じた場合に第2図Cf)に
示すイベントブロック1Bを作成し、イベントブロック
処理間PiS 2 a ヘ出力する。ここで、イベント
ブロックよりは図に示すように最小4バイトからf11
成され、その第1、第2バイトには前回のイベント発止
時刻から今回のイベント発生時刻までの時間を示す夕・
rマデータTMDがス(込まれ、その第3バイトには第
2図(O)に示すインディケータINDが1((込1れ
、寸だ、その第4バイトには変化が生じたキーのキーコ
ードKOがνを込まれる。この場合、インデイケータエ
HDおよびキーコードKOからなるブロックよりllは
イベント数に粗・応して設けられる。例えば、あるキー
がオフとされ、同時に他のキーがオンとされた場合は2
個のキーの変化に対応してブロックエIIBが2個設け
られ、また、例えばあるキーがオフとされ、この時同時
に小節信号PがHレベルに立上った場合は、キーの変化
と小節信号Pの変化に対応して2個のブロックよりI3
がllケられる。力お、小節信号Pの変化に対応して設
けられる〕「lツクよりEのキーコードは後の処理に使
用されない(伺が書込まれていてもよい)。また、この
イベントブロックよりにおいて、インデイケータエND
には、そのブロックよりBがキーのオン/オフを示す場
合は、第1、第0ビツトに各々″0“、0′が91込ま
れ、また、キーオンの場合はその第7ビツ)(MSB)
に1″が、キーオフの場合はその第7ピツトにNO″が
書込まれる。゛また、そのブロックエEJ3が小節信号
Pの変化を示す場合は、第1、第Oビットに各々″1″
、0″が層1・込まれる。着た、キーコードの最上位ピ
ット(MSB)は必ず0′となる。
The musical instrument interface 2 sends the outputs of each key/f of the piano 1 and the measure signal P at a fixed period (for example, 4 m
sec), the on/off state of each key switch and the level of the measure signal P are detected, and changes in the on/off state of the key or the level of the measure signal P (
When an event (hereinafter referred to as an event) occurs, an event block 1B shown in FIG. 2 Cf) is created and output to PiS 2 a during event block processing. Here, from the event block, as shown in the figure, from a minimum of 4 bytes to f11
The first and second bytes contain the evening time, which indicates the time from the previous event occurrence time to the current event occurrence time.
r master data TMD is inserted, the third byte contains the indicator IND shown in Figure 2 (O), and the fourth byte contains the key code of the key that has changed. KO is entered by ν.In this case, ll is provided roughly according to the number of events from the block consisting of the indicator HD and key code KO.For example, when a certain key is turned off and another key is turned on at the same time, 2 if
Two block A IIBs are provided corresponding to the change in the key.For example, if a certain key is turned off and the measure signal P rises to H level at the same time, the key change and the measure I3 from two blocks in response to a change in signal P.
will be removed. The key code for E is not used for later processing (it may be written). Also, from this event block, Indicator ND
If B indicates key on/off from that block, "0" and 0' are set to the 1st and 0th bits, respectively, and if the key is on, the 7th bit) (MSB )
If the key is off, NO'' is written in the seventh pit.゛In addition, if the block EJ3 indicates a change in the measure signal P, the first and Oth bits are each set to "1".
, 0'' is inserted in layer 1.The most significant pit (MSB) of the key code that arrives is always 0'.

すなわち、この実施例においては実質的には7ピツトに
よってキーコードが表わされる。
That is, in this embodiment, the key code is substantially represented by seven pits.

第3図はキー操作の一例を示すタイミングチャートであ
り、ピアノlのキーa〜0が各4図に示すタイミングで
」N2作され、咬だ時刻t4において小節信号Pがib
生した場合、時刻t1〜t6において各々、第4図に示
すイベントブロックエE−1〜$−6が作成され、イベ
ントブロック処理回路2a△、出力される。なお、第h
li¥Jにおりるイベントブロックより−1のタイマデ
ータT>x:o[1ooJは、前回のイベント発生時刻
から時刻t1−1での時間が時間1F測の基本となるク
ロックパルスの100パルスに相当していることを示し
ている。同様に、イベントブロック1B−2のタイマデ
ータTMDj185Jは時刻1.と時刻t2との間の時
間がクロックパルスの185パルスに相当していること
を示している。他のタイマデータTMDについても同様
である。
FIG. 3 is a timing chart showing an example of key operation, in which keys a to 0 of piano l are played "N2" at the timings shown in FIG.
If so, event blocks E-1 to $-6 shown in FIG. 4 are created at times t1 to t6, respectively, and output from the event block processing circuit 2aΔ. In addition, the hth
-1 timer data T>x:o[1ooJ from the event block in li\J means that the time from the previous event occurrence time to time t1-1 becomes 100 pulses of the clock pulse that is the basis of time 1F measurement. It shows that they are equivalent. Similarly, timer data TMDj185J of event block 1B-2 is set at time 1. This shows that the time between and time t2 corresponds to 185 clock pulses. The same applies to other timer data TMD.

イベントブロック処理回路2aは、キーの操作時間中に
小節信号Pが発生した場合に、表示画miの小節線と音
符とが重ならないように適宜イベントブロックよりを処
理し、補正イベントブロックよりaとして出力するもの
で、以下詳マ(11に説明する。
When the bar signal P is generated during the key operation time, the event block processing circuit 2a processes the event block as appropriate so that the bar line of the display image mi does not overlap with the musical note, and outputs the corrected event block as a. This is what is output and will be explained in detail below.

最初に、このイベントブロック処丹回路2aにおりるデ
ータ処理方法の基本的考え方を述べる。
First, the basic concept of the data processing method in the event block processing circuit 2a will be described.

°まず、第3図に示すキーbのように、小節信号元止時
刻t4より予め定められている一定時間ε1(例えば、
20m5ec)前の時刻七〇□以前にオンと式れ、時刻
t、から予め定められている一定時間ε2(例えば、6
0m5ec)経過後の時刻t8..J:り後にオフとさ
れた場合は、キーbが時刻t、において一旦オフとされ
、同時にこの時刻t4において再びオンとされたものと
して処理する。すなわち、時刻t4にお・rベントブロ
ックエE−4内にキーbのオフを示すブロックよりBお
よびキーbのオンを示すブロックよりBを各々ヤ1込む
。この場合、m5V(イ)に示すように小節載の前後に
キーbに対応する音符が表示される。なおζ、の場合、
表示の際に分割された2個の音符をタイで結ぶことが必
要となるつしたがって、タイで結ぶべきことを示すフラ
グが、追加されたキーオンブロックエII Bおよびキ
ーオンブロックよりEに付加される。次に、第3図に示
すキーOのにうに、時間C1内においてオンとされ、時
刻t8□以降にオフとされた場合は、キー0が時刻t4
においてオンとされたものとして処理する。ずなわち、
キー0のオンを示すブロックエ助をイベントブロックよ
り一4内に吊1込み、iた、イベントブロックより−2
のキーCオンのブロックエEEを無効とする。この場合
、第5図(ロ)に示すように小節趣の後にキーCに対応
する音符が表示される。次に、桝)3図に示すキーdの
ように、時間11内においてオンとなシ、時間s□内に
おいてオフとされた場合は、オン時刻がt2、オフ時刻
がtであるとして処理する。ずなわち、キーdオフを示
すブロックエ11 Eをイベントブロック1B−4内に
貞込む。この場合、第5図(ハ)に示すように、キーd
に対応する音符が小節麿の前に表示される。
° First, as shown in key b shown in FIG.
20m5ec) before the time 70□, and the predetermined time ε2 (for example, 6
0m5ec) at time t8. .. If the key b is turned off after the key b is turned off at time t, it is assumed that the key b is turned off at time t and then turned on again at time t4. That is, at time t4, B is input into the vent block E-4 from the block indicating that key b is off, and B is input from the block indicating that key b is on. In this case, as shown in m5V(a), notes corresponding to key b are displayed before and after the bar entry. In addition, in the case of ζ,
It is necessary to tie the two divided notes when displaying them, so a flag indicating that they should be tied is added to E from the added key-on block A II B and key-on block. . Next, if key O shown in FIG. 3 is turned on within time C1 and turned off after time t8□, key 0 is turned on at time t4
It is treated as if it was turned on. Zunawachi,
Hang 1 from the event block to block 1 indicating that key 0 is on, and -2 from the event block.
The block EE of key C on is invalidated. In this case, the musical note corresponding to key C is displayed after the bar note as shown in FIG. 5(b). Next, if the key d shown in Figure 3) is turned on within time 11 and turned off within time s□, it is processed as if the on time is t2 and the off time is t. . That is, block E 11E indicating key d OFF is placed in event block 1B-4. In this case, as shown in FIG. 5(c), the key d
The corresponding note will be displayed before the bar.

次に、C11図に示すキーaあるいはθのように、キー
オン時間内に小節信号Pが発生していない場合は、−1
:: hB シたよりな゛補正処理を行わない。次に、
Er′S3図口ま示されていないが、あるキーが時刻t
as以前に」ンとされ、時間6□内においてオフとされ
た場合は、キーdと同様にオフ時刻が時刻し。
Next, if the measure signal P is not generated within the key-on time, like key a or θ shown in figure C11, -1
:: hB Do not perform unreliable correction processing. next,
Although the Er'S3 figure is not shown, a certain key is pressed at time t.
If it is turned on before ``as'' and turned off within time 6□, the OFF time is the same as key d.

であるとして処理する。そして、以上の様な補正処理が
終了したイベントブロックを補正イベントブロックより
aとして出力する。
It is treated as if . Then, the event block for which the above-described correction processing has been completed is output as a from the corrected event block.

以上がイベントブロック処理回路2aにおけるデータ処
理の基本的考え方である。次に、このイベントブロック
処理回路2aにおける具体的なデータ処理の過程を第6
図〜第10図を参照して説明する。
The above is the basic idea of data processing in the event block processing circuit 2a. Next, the specific data processing process in this event block processing circuit 2a will be explained in the sixth section.
This will be explained with reference to FIGS.

第6図はイベントブロック処理量j!32 a内に設け
られているメモリの記憶エリアを示す図であり、この図
において、SPEは楽器インターフェイス2から供給さ
れるイベントブロックよりがまず記憶される一時記憶エ
リア、Flu−0〜EK−1グは各々一時記憶エリア8
PR1内のイベントブロックよりが転速すれるイベント
エリアである。このイベントエリア11 Eには、イベ
ントブロックよりが軒込壕れると共に、名種の7ラグお
よびブロック数力稼I込′まれる。tl)7図はイベン
トエリアEEに各fG+のデータが〜尻込すれていると
ころを示す図であり、この図に示すように、エリア几に
はエフラグ(1バイト)、イベントブロックよりのクイ
マデータTMD (2バイト)、ブロック数BLC(1
バイト)がfJ1込−まれ、また、エリア−〜Fj、□
に各々、フロックエEBのインディケータI N D。
Figure 6 shows the event block processing amount j! 32a is a diagram showing storage areas of a memory provided in the instrument interface 2, and in this diagram, SPE is a temporary storage area where event blocks supplied from the musical instrument interface 2 are first stored, Flu-0 to EK-1. Each group has a temporary storage area of 8.
The event block in PR1 is the event area where the speed changes. In this event area 11E, event blocks are placed in the eaves, as well as the famous 7 lags and blocks. tl) Figure 7 is a diagram showing where each fG+ data is stored in the event area EE.As shown in this diagram, the area EE contains the ef flag (1 byte) and the data TMD from the event block. (2 bytes), number of blocks BLC (1
Byte) is included in fJ1, and area ~Fj, □
respectively, the indicator I N D of Flock E EB.

キー コードKOがM(込まれると共に、エフラグ、K
フラグが平4込まれる。この場合、エリアIC,、E2
・・・・・・が各々イベントブロックよりの各ブロック
よりBに対応している。なお、ブロック数ELOとは、
エリア冗、〜Ii、□内に’<IA込壕れたブロックエ
EI3の数である。また、このエリアEE内に)1[は
、タイマデータTMD、インデイケータエIJD。
Key code KO is M (inserted, Effrag, K
The flag is set to 4. In this case, area IC,,E2
. . . corresponds to B from each block from the event block. In addition, the number of blocks ELO is
Area red, ~Ii, is the number of blocks EI3 in which '<IA is buried in □. Also, within this area EE)1[ are timer data TMD and indicator IJD.

エフラグ、キーコードKO1である。なお、T)ラグは
キーコードKOの第7ビツト(MSB)に伯込壕れる。
Effrag, key code KO1. Note that the T) lag is embedded in the 7th bit (MSB) of the key code KO.

次に、’pi!6図においてKTLはビア/′1の各キ
ーの内オン状Q!iのキーが登録されるん×96バイト
のキーオンテーブルであり、このキーオンチーフルKT
LのエリアTcO” ”II 7が各々ピアノ1の88
個のキーに対応している。、、なお、エリア”88〜川
、5はこの実施例においては使用されていない。
Next, 'pi! In Figure 6, KTL is the on-state Q! of each key of Via/'1. The key of i is registered in the key on table of 96 bytes, and this key on table is full KT.
Area TcO” “II 7 of L is 88 of Piano 1.
It supports multiple keys. ,,Note that areas "88 to 5" are not used in this embodiment.

このキーオンテーブルKTLの各エリアF。、I:1・
・・・・・は各々32ビツト(4バイト)からなり、そ
の第0〜q)7ピツトは未使用領域であり、第8ビツト
〜第23ビツト(2バイト)にはキーのオン時間を示す
オン時間データTONが書込まれ、第24.25ビツト
にはDフラグが平、1.込まれ、第26〜第30ビツト
は未使用舶載であシ、また、第nビットにはキーのオン
/オフの別を示す1ビツトのマークMが1(4J込まれ
る。このマークMとしては、キーオンの場合に1′が、
キーオフの場合に”o’がシイ込腫れる。鵞だ、第6図
における1′鼎は小節1ハ号Pが発生じた時点以降の経
過時間が書込まれるタイマレジスタである。
Each area F of this key-on table KTL. , I:1・
Each of ... consists of 32 bits (4 bytes), the 0th to 7th bits (q) are unused areas, and the 8th to 23rd bits (2 bytes) indicate the key-on time. On-time data TON is written, and the D flag is set to flat, 1. The 26th to 30th bits must be unused on the ship, and a 1-bit mark M indicating whether the key is on or off is set to 1 (4J). is 1' when the key is on,
In the case of key-off, "o" is depressed and swollen.The 1' mark in FIG. 6 is a timer register in which the elapsed time from the time point P of measure 1C occurs is written.

次に、上述した各72グエ、K1 D、’I’について
説明する。
Next, each of the above-mentioned 72 goes, K1 D, and 'I' will be explained.

■:イベントエリアEX内のイベントブロックIJ13
の#ili正処理水処理しているが否か等を示すフラグ
であり、次のデータが:書込′まれる。
■: Event block IJ13 in event area EX
#ili is a flag indicating whether or not the water is being treated, and the following data is written.

Oo・・・・・・補正未処理の場合 80・・川・補正処理済の場合 01・・川・小節腺ブロック(小?+1]樺を1そわず
フロック)工EEを含む場合 に:イベントエリアIG KのエリアR−〜B1□内の
各ブロックよりEの補正処理が各々終了しているか否か
を示すフラグであり、次のデータがyト込まれる。
Oo...80 if the correction has not been processed...01 if the river/correction has been processed...If the river/nodule gland block (small? +1] 1 birch flock) includes the construction EE: Event This is a flag indicating whether or not the correction processing of E from each block in areas R- to B1□ of area IG K has been completed, and the next data is entered.

00・・・・・・補正未処理の場合 80・・・・・・補正処理済の場合 l):キーオンテーブルKTI、にオン状態として登ゲ
t2rれている各キーのオン11.)刻と小節dすlと
の関係を示すフラグであり、次のデータが1.14込ま
れる。
00...if the correction has not been processed 80...if the correction has been processed l): Turns on 11. of each key registered as an on state in the key-on table KTI. ) is a flag indicating the relationship between the time and measure dsl, and the next data is entered at 1.14.

0・・・・・・小節蛛ブロックTBBの到達前の場合 l・・・・・・キーオン時刻がerg 3図に示す肋間
&。
0... Before reaching the nodule spider block TBB l... Key-on time is erg Intercostal & as shown in Figure 3.

より前の場合 2・・・・・・キーオンチーフルが時IIU11内の場
合なお、この7ラグDとしては、キーの登録時にrOJ
が1(1込゛まれ、その後、小節瞭ブロックエEEを含
むイベントブロックよりが供給された時点で「1」゛ま
たは「2」が書込まれる。
In the case earlier than 2... If the key on full is within IIU11, this 7 lag D is set as rOJ at the time of key registration.
is written as 1 (1), and then "1" or "2" is written when the event block containing the measure clear block EE is supplied.

Tニジ(示の際、その汀符をタイで結ぶべきか否かを示
すフラグであり、次のデータが′@1込丑れる。
T-Niji (When displayed, this is a flag that indicates whether or not to connect the same number with a tie, and the next data is omitted including '@1.

O・・・・・・タイで結けない場合 1・・・・・・タイで結ぶ場合 以上、この実施例においては4種類のフラグが用いられ
ているが、これらのフラグの内工、Klpはイベントブ
ロックよりの補正処理のためのフラグであり、Tフラグ
のみが後述する表示処理のためのフラグである。したが
って、次段回路へはこのTフラグのみが出力される。
O: When it cannot be tied with a tie 1: When it is tied with a tie As described above, four types of flags are used in this example, but the internal work of these flags, Klp is a flag for correction processing from the event block, and only the T flag is a flag for display processing to be described later. Therefore, only this T flag is output to the next stage circuit.

次に、第81¥、lおよび8ir 9図に示すフローチ
ャートを参照し、また、第3図に示すキー操作の場合を
秒りにとり、イベントブロック如月1同路2八におりる
データ処理過程を説1す1する。なお、以下の説明の前
提として、キーミル0以外のキーは全てオフ状居1にあ
るものとし、また、イベントエリアKE−0−1cE−
15およびキーオンテーブルK T Lは全てクリアさ
れているものとし、また、イベントブロックより−1が
・イベントブロック処〃11回路2aへ供給された時刻
t1においてタイマレジスタTMRにデータrl 7o
 oJがI!g1.t& gれているものとし、また、
1小節の時間はデータ[zoooJにヌ寸応するものと
する。また、tru。
Next, referring to the flowcharts shown in Figures 81\, 1 and 8ir 9, and taking the key operation case shown in Figure 3 as a second, the data processing process that goes to event block Kisaragi 1 same way 28 will be explained. Theory 1.1. In addition, as a premise for the following explanation, it is assumed that all keys other than key mill 0 are in the off state room 1, and that the event area KE-0-1cE-
15 and the key-on table KTL are all cleared, and at time t1 when -1 is supplied from the event block to the event block processing circuit 2a, the data rl7o is stored in the timer register TMR.
oJ is I! g1. t&g, and
The time of one measure corresponds to the data [zoooJ]. Also, true.

図に、時刻t1〜t6における処理が終了後のキーオン
テーブルKTL、タイマレジスタTM11.4ベントエ
リアIDE−0〜FF−グの内容を示す。
The figure shows the contents of the key-on table KTL and the timer register TM11.4 vent areas IDE-0 to FF-G after the processing at times t1 to t6 is completed.

まず、時刻t1においてイベントブロックより −]、
が供給されると、このイベントブロック1B −1が第
8図に示すステップs4によって検tI4され、ステッ
プSP2の処理へ進む。ステップsPよではイベントブ
ロックより−1が一時記憶エリア5PIC(第6図)に
■込まれる。次いでステップs p、へ進むと、イベン
トブロック1B−1のタイマデータTMD 「100J
がタイマレジスタTMDの内容「1700Jに加算され
、この加η−結果「1oooJがタイマレジスタTMR
に1tt込まれる( 第l o図参J!(t )。次に
ステップs p4へ進むと、現在オン状?、!1のキー
があるか否かがチェックされる。すなわち、キーオンテ
ーブルK T Lの各エリアE。−”87のマークMが
チェックされる。この場合、オン状かぶのキーはなく、
シたがって、fA9図に示すステップS P5へ進む。
First, at time t1, from the event block -],
When the event block 1B-1 is supplied, this event block 1B-1 is checked in step s4 shown in FIG. 8, and the process proceeds to step SP2. At step sP, -1 is written from the event block into the temporary storage area 5PIC (FIG. 6). Next, proceeding to step sp, the timer data TMD of event block 1B-1 is ``100J''.
is added to the content of timer register TMD “1700J, and this addition η-result “1oooJ” is added to timer register TMR.
1tt is entered (see Figure 1).Next, proceeding to step sp4, it is checked whether there is a key in the currently ON state?, !1.In other words, the key-on table KT Each area E of L.-"87 mark M is checked. In this case, there is no turnkey key,
Therefore, the process advances to step SP5 shown in figure fA9.

ステップS P、では、−特記1意エリアS ]、’ 
11;内のイベントブロックIE−1がイベントエリア
Jli E〜0へ〜IF込まれる。次にステップS P
6へi/fi !、rと、・fベントブロックIE−1
のブロックII目)の賎(この場合、r2J )がブロ
ック19BroとしてイベントエリアBE−0のエリア
Eo内に9!1込壕れる。なお、この時点においてイベ
ントエリアER−Q内のエフラグ、エフラグ、Kフラグ
はいずれも「o」である(第10図参Jltl ) 、
、。
In step S P, -Special unique area S],'
The event block IE-1 in 11; is transferred to the event area Jli E~0. Next step SP
i/fi to 6! , r, ・f vent block IE-1
The block II (in this case, r2J) is placed in the area Eo of the event area BE-0 as the block 19Bro. At this point, the EF flag, EF flag, and K flag in the event area ER-Q are all "o" (see Figure 10).
,.

次ニステップs p、へ進むと、イベントブロック1B
−1内にキーオンを示すブロックよりB(インディケー
タエNDのMSIIが”1″のブロックエE[])があ
るか否がかチェックされる。この場合、2個のブロック
エJ3Bはいずれもキーオフを示しておす、シたがって
、ステップs′Piへ進む。ステップSP8では、時刻
t、においてオン状lフになったキーaおよびbがキー
オンテーブルKTI、に負値すれる。ずなわち、キーa
およびbに各々対応するキーオンテーブルKTLのエリ
ア(Ko−Ea、)ニーq−クMとして”ビが舅J込1
れる(第10図参照1(J。
Proceeding to the next step sp, event block 1B
It is checked whether there is a block B (block E[] whose MSII of indicator ND is "1") among blocks indicating key-on within -1. In this case, both of the two blocks J3B indicate key-off, so the process advances to step s'Pi. At step SP8, keys a and b, which were turned on at time t, are given negative values in the key-on table KTI. That is, key a
As the area (Ko-Ea,) of the key-on table KTL corresponding to and b, respectively,
(see Figure 10 1 (J.

なおこの時、キーa% hに対応するエリア内のDフラ
グおよびオン時間データTONは共にFOJである。
At this time, both the D flag and the on-time data TON in the area corresponding to the key a%h are FOJ.

次にステップS P、へ進むと、イベントブロックエE
−1内にキーオフを示すブロックIBBがあるか否かが
チェックされる。この場合、キーオフを示すブロックエ
EEは含まれておらず、したがって、ステップs p、
oへ進む。ステップ5Ploでは、イベントブロック1
B−1内に小節線を示すブロックエan(すなわち、イ
ンディ←タエNDの第1ビツトが11”のブロックIB
I3)があるか否かがチェックされる。この場合、小節
1扉を示すブロック113Bは含まれておらず、したが
って、ステップSl)、、へ進む。ステップSP、□で
は、補正イベントブロックよりaの次段への出力処理が
行われる。なお、この出力処理については後に説明する
が、この時点において次段へ出力きれる補正イベン;・
ブロックよりaはなく、シたがって、ステップS P、
へ戻る。
Next, proceeding to step S P, the event block E
It is checked whether there is a block IBB in -1 indicating key-off. In this case, block EE indicating key-off is not included, and therefore steps sp,
Proceed to o. In step 5Plo, event block 1
B-1 shows the bar line (i.e. block IB where the first bit of IND is 11")
I3) is checked. In this case, the block 113B indicating the bar 1 door is not included, so the process proceeds to step Sl). In step SP, □, output processing of a from the correction event block to the next stage is performed. This output process will be explained later, but at this point, the correction event that can be output to the next stage;
There is no a from the block, so step S P,
Return to

以上が時刻t1においてイベントブロックより−1が供
給された場合に、イベントブロック処理回路2aにおい
て行われる処理である。次に、時刻t2においてイベン
トブロックより−2が供給されると、ステップS F、
においてこのイベントブロックll3−2が一時記憶エ
リアSPEに星4込凍れ、次いで、ステップSP3の処
理によってタイマレジスタTMRの内容が[1985J
となり(第10図参照)、そして、ステップS犬へ進む
。この場合、キーオンテーブルK T Lにはキーa、
  bに対応するエリア(ハ)にマークMとして1°°
がI’J込まれており、したがって、ステップ!3P4
での判1()[結果はl’−YE sJであシ、ステッ
プsp、□へ進む。
The above is the process performed in the event block processing circuit 2a when -1 is supplied from the event block at time t1. Next, when -2 is supplied from the event block at time t2, step SF,
This event block ll3-2 is frozen in the temporary storage area SPE, and then the contents of the timer register TMR are changed to [1985J
(see Figure 10), and then proceed to step S dog. In this case, the key-on table KTL contains keys a,
Mark M in the area (c) corresponding to b by 1°°
is included in I'J, therefore, step! 3P4
Judgment 1 () [Result is l'-YE sJ, step sp, proceed to □.

ステップSP1□では、ajA在オン状II!!イにあ
るキーa。
In step SP1□, ajA is on state II! ! key a in i.

bのオン時間データToNrOJに各々イベントブロッ
クIB−2のタイマデータ゛l″M D I−1135
」が7InJlされ、こ・の結果、キーa% bのオン
時間データTONが共に「185」となる(第10図参
flt1.)。
On-time data ToNrOJ of b and timer data of event block IB-2 ``l'' MDI-1135
" is 7InJl, and as a result, the on-time data TON of keys a% and b both become "185" (see FIG. 10, flt1.).

次にステップSr、3へ進むと、この時点でキーオンテ
ーブルKTLに登録されているキーaxbO内、−まず
キーaO)Dフラグが10」か否かがチェックされる。
Next, proceeding to step Sr, 3, it is checked whether or not the key aO)D flag in the key axbO registered in the key-on table KTL at this point is 10.

この場合、キーaのDフラグは国であり、したがって、
ステップ5PI3aへ進む。
In this case, the D flag for key a is the country, so
Step 5 Proceed to PI3a.

ステップSP□3うでは、υL在キーオンテーブルK 
T TJに登録されているキーaのキーオン時刻の補正
処理が終了しているか否かが判断される。ずなわぢ、イ
ベントエリアEl−Q内のキーaのにフラグが[801
となっているか否かが判断される。この場合、刊It;
’1r結果は「NO」であシ、したかってステップs 
pl、へ進む。ステップs p、、では、キーaのオン
時間テセタTONが一定時間ε1(2rl 31’2.
J )より犬であるか否かがチェックされる。
In step SP□3, υL exists on the key-on table K
It is determined whether the correction process for the key-on time of key a registered in TJ has been completed. Zunawaji, the flag for key a in event area El-Q is [801
It is determined whether or not. In this case, publication It;
'1r result is "NO", step s
Proceed to pl. In step sp, , the on-time teseta TON of key a is changed to a certain time ε1(2rl 31'2.
J), it is checked whether it is a dog or not.

この場合、キーaのオン時間データTonr18!l!
Iは一定時間6□(20m sec )より大であり、
したがってステップsp、5へ進む。ここで、ToN>
11とは、キーaのオン時刻t1が第3図に示す時刻上
口より前であることを意味し、言い換えれば、キーaの
オン時刻については前述した補正の必要がないことを意
味する。次にステップsp、5では、[801かにフラ
グとしてイベントエリアEE−0内のキー nオンを示
すブロックエIIBが1マ1込まれているエリア内に書
込まれる(第10図参照)。
In this case, the on-time data Tonr18 of key a! l!
I is greater than a certain period of time 6□ (20 m sec),
Therefore, proceed to step sp, 5. Here, ToN>
11 means that the on-time t1 of key a is earlier than the upper time shown in FIG. 3. In other words, it means that the above-described correction is not necessary for the on-time of key a. Next, in step sp, 5, a flag [801] is written in the area where the block A IIB indicating key n on in the event area EE-0 is written (see FIG. 10).

次にステップsp1.へ進むと、Kフラグの墾)込みを
行ったイベントエリアEF(この場合、Il!E−0)
内の各ブロックよりIIの補正処理が全て終了したか否
かが1′(1断される。この場合、キーbオンを示ずブ
i]ツクよりBの処理が終了しておらず(この時点でキ
ーbのにフラグは「0」状襲にある)、したがってステ
ップsp、、へ進む。ステップSP1□では、キーオン
テーブルK T II内に登録されているキー・のキー
オン時刻の補正処理が全て終了したか否かがチェックさ
れる。この場合、キーbの処理11が終了し7ておらず
、したがって、ステップsp、3へ戻る。ステップS”
+3ではキーbのDフラグがチェックされ、次いでステ
ップS P xs & 、S P 14を介してステッ
プS P、5へ進むと、イベントエリアKE−0のキー
bに対応するエリア内ににフラグとして「+30」が8
11込まれ、そして、ステップSP、6へ進む。この場
合、イベントエリアE E −0内の各ブロックよりB
の補正処理!11は全て終了しており、したがって、ス
テップS P、8へ進む。ステップsp、、では、イベ
ントエリアEE−0のエフラグに「80」カ都1込才れ
る(自Xlo図参照)。
Next step sp1. If you proceed to the event area EF (in this case, Il!E-0) where the K flag was populated
It is determined from each block in 1' (1 is cut off) whether or not all the correction processing of II has been completed. At this point, the flag for key b is in the "0" state), so the process advances to step sp.In step SP1□, the correction process for the key-on time of key b registered in the key-on table K T II is performed. It is checked whether everything has been completed. In this case, the process 11 of key b has not been completed, and therefore the process returns to step sp, 3. Step S"
At +3, the D flag of key b is checked, and then the process proceeds to step S P,5 via step S P "+30" is 8
11, and then proceeds to step SP, 6. In this case, from each block in the event area E E -0, B
Correction processing! Steps 11 and 11 have all been completed, so the process advances to step SP8. In step sp, , "80" is added to the event area EE-0's flag (see the self-Xlo diagram).

次いでステップS Psrへ進むと、このh点でキーオ
ンテーブルFF T L内に登録されているキーθ5、
bのキーオンI+?4刻の処理が共に終了しており、し
たがってステップSR,へ進む。
Next, proceeding to step S Psr, at this point h, the key θ5, which is registered in the key-on table FFTL, is
b key on I+? The processing for all four clocks has been completed, so the process advances to step SR.

ステップSP、では、イベントブロックより−2がイベ
ントエリアJe E −1内に竹込まれ、次いでステッ
プSP6ではフロック数ILLC(このjツカ合、「2
」 )がイベントエリアin E −1内に書込まれ、
そして、ステップSPIへ進む。この場合、ステップs
 p、での判断結果は[y v: s Jであシ、した
がってステップSP8へ進み、キーC%dがキーオンチ
ーフルKTLに登録される(第10図参照)。
In step SP, -2 is taken from the event block into the event area Je E -1, and then in step SP6, the number of flocks ILLC (this j combination is "2").
) is written in the event area in E-1,
Then, the process advances to step SPI. In this case, step s
The determination result at p is [y v: s J, so the process advances to step SP8, and the key C%d is registered in the key-on-table KTL (see FIG. 10).

次いで、ステップS P、、S P、oを介してステッ
プs p、、へ進む。ステップL) PI Hでは、現
在イベントブロックよりが114込甘れているイベント
エリアE E −0〜KID−15のエフラグが、イベ
ントブロックよりが姑1込捷れた順にチェックきれる。
Then, the process proceeds to step sp, , via step S P, , S P,o. Step L) In PIH, the EF flags of event areas EE-0 to KID-15, which are currently 114 times smaller than the event block, can be checked in the order in which the event blocks are 114 times smaller.

そして、エフジグが180」の場合はそのイベントエリ
ア1!j lli 内のイベントブロック1Bの出力処
理1が行われ、′まだ、「01」の場合はその時点にお
けるタイマレジスタTMRの内容が一定時間6□より大
の場合のみ、イベントブロックよりの出力処理が竹われ
、また、l’−ooJの場合あるいは「01」であって
タイマレジスタT M Rの内容が一定時間感2より小
の場合は、その時点でエフラグのチェックが終了する。
And if FZIG is 180, that event area is 1! Output processing 1 of event block 1B in j Also, in the case of l'-ooJ, or in the case of "01" and the content of the timer register TMR is smaller than the constant time sense 2, the check of the e-flag ends at that point.

また、出力処理が行われた場合は、そのイベントエリア
Ellがクリアきれる。
Furthermore, when output processing is performed, the event area Ell is cleared.

しかして、このレリの場合着ままずイベントKE−0の
エフラグがチェックされる。そして、このエフラグが「
80」であるところから、イベントエリアEE −0内
のタイマデータTMD、キーaおよびbのインデイクー
タエND、キーコードKO。
Therefore, in this case, the e-flag of event KE-0 is checked without landing. And this efrag is “
80'', the timer data TMD in the event area EE-0, the indicators ND of keys a and b, and the key code KO.

エフジグが補正イベントブロックよりaとして次段へ出
力され、次いで、イベントエリアE Ili −0がク
リアされる。ここで、補正イベントブロックエEaの形
式は8132図廿たはΣ1′N4図に示すイベントブロ
ックよりの形式と同一である。但し、1キーコードKO
の最上位ビット(MSB)に′rエフラグこの場合、 
「0」 )が)13込捷れている。次に、イベントエリ
ア11!: E−1のエフラグがチェックサれる。この
場合、イベントエリアE E −1のエフラグけ)’o
oJであり、したがって、イベントエリアRE−1内の
イベントブロックよりの出力処理は行われず、ステップ
s p、へ戻る。
Fzig is output from the correction event block to the next stage as a, and then the event area E Ili -0 is cleared. Here, the format of the corrected event block Ea is the same as that of the event block shown in Figure 8132 or Figure Σ1'N4. However, 1 key code KO
In this case, the most significant bit (MSB) of
``0'') is truncated by 13. Next, event area 11! : The e-flag of E-1 is checked. In this case, the event area E E -1's flag flag)'o
oJ, therefore, the output processing from the event block in the event area RE-1 is not performed and the process returns to step sp.

次に、11.′f刻t3においてイベントブロックより
 −3が供給されると、以後、ステップs p、、8 
P、の如月1が1順次実行され、そしてステップSP4
へ進ム。
Next, 11. When -3 is supplied from the event block at 'f time t3, thereafter, steps sp, , 8
Kisaragi 1 of P is executed one after another, and step SP4
Proceed to.

この場合、キーオンテーブルKTLにはキーa〜dが登
録δれており、[またがってステップSP4での判11
)[結果i;j [y E S Jであり、ステップs
p、□がソロ行された俵、ステップ5PI3へ進む。ス
テラ7°s p、3では、まずキーaのDフラグがチェ
ックされ、このDフラグが「0]であることからステッ
プsp、3aへ進む。この場合、キーへのキーオフブロ
ックエEBはすでに時刻t2の処J31!において補正
処Jil済であり、したがってステップsp、、を介し
てステップSPoへ戻る。以後、キーbについてステッ
プS P+3 、S P+3 aの判断が行われ、そし
てステラ7’ 8 P+、7を介してステップSη3へ
戻る。ステップsp、3では、次のキー0のDフラグが
チJニックされる。この場合、キーOのDフラグは15
J″?:′あシ、したがって、ステップSP、3 。
In this case, keys a to d are registered in the key-on table KTL, and
) [result i;j [y E S J and step s
p, bale where □ is soloed, proceed to step 5 PI3. In Stella 7°s p, 3, the D flag of key a is checked first, and since this D flag is "0", the process proceeds to step sp, 3a. In this case, the key-off block E EB to the key has already reached the time. At step J31! of t2, the correction process has been completed, and therefore the process returns to step SPo via steps sp, , etc. Thereafter, the judgments of steps S P+3 and S P+3 a are made for key b, and then Stella 7' 8 P+ , 7 to return to step Sη3. In step sp, 3, the D flag of the next key 0 is ticked. In this case, the D flag of key O is 15.
J''?: 'Ashi, therefore, step SP, 3.

へ進ム。ステップS P+3 aではキーOのオン時刻
の補正処理が終了しているか否かが判断される。
Proceed to. In step S P+3 a, it is determined whether the correction process for the key O on time has been completed.

この場合、判断結果は「woJであシ、したがって、ス
テップsp、、へ進む。ステップsp、、では−V−−
Cの、d−7II眉ハJデータToN「1o」(第10
図参照)が時間61より犬か否かが判1()「される。
In this case, the judgment result is ``woJ,'' therefore, proceed to step sp. In step sp, -V--
C, d-7II eyebrow J data ToN "1o" (10th
At time 61, it is determined whether or not the dog (see figure) is a dog.

この場合、刊りノr結果は「NO」であシ、したがっ°
Cステップsp、を介してステップsp、、へ戻る(こ
の時点でキ〜0のオン時刻処理は行われない)。
In this case, the result will be "NO", so
The process returns to step sp, , via C step sp, (key-0 on-time processing is not performed at this point).

以後、次のキーdについてステップ5PiSPa13 
    13 S l’?−、、のf(I IMが7了われ、そしてス
テップsP1□ヘフ1(む。この場合、ステップSP1
□での!F4J If)i結果は「Y元BJであシ、し
たがってステップS P5へ進む。ステップSP、では
、イベントブロックより−3がイベントエリアEE−2
へ■ノ込まれる( 24x n図ぞつ照)。以後、ステ
ップs p、、s p7がlllfi次夾行され、そし
てステップSP、へjl(む。この場合、イベントブロ
ックIB−3にはキーaのキーオフブロックよりBがあ
シ、したがって、ステップs p。
Thereafter, step 5PiSPa13 for the next key d
13 S l'? -,, f(I IM is completed 7, and step sP1□hef1(mu. In this case, step SP1
At □! F4J If) i result is "Y source BJ, so proceed to step SP P5. In step SP, -3 from the event block is the event area EE-2.
(see 24 x n figures). Thereafter, steps s p, , s p7 are carried out the next time, and steps SP and s p7 are carried out next. p.

における判lυ?結果は「xysJであり、ステップS
l?、。へ進む。ステップs p、。では、タイマレジ
ヌタTMRの内¥≠「1995jと一定時t1[1ε2
(0m sac )とが比較される。この場合、TMR
>a2であり、したがってステップs p2.へJ1!
“む。なお、T bt R) 5とはキーaのキーオフ
時刻が第3図に示すlid間6□内に含まれていないこ
とをAる味し、言い1ソ餐−れば、キーaのキーオフブ
ロックIBBの補正は必要ないことを意味する。ステッ
プsp2゜ではイベントエリアICE−2内のキーaの
キーオフブロックエ1313のにフラグに「80」がI
f込まれる(第10図)。次いでステップSP2□へ進
むと、イベントエリアRE−’2の各イベントブロック
IBEの処理が全て終了しているか否かが判jlJ″r
きれ、終了している場合はステップ5P23においてイ
ベントエリアB Ilj −2のエフラグに[goJが
41込捷れた後、ステップ5P24へ進み、捷だ、終了
していない場合は、ステップ5P23の処理をジャンプ
してステップ5P24へ進む。この例の場合% rit
J者の処理が行われる。次いでステップ5P24では、
キーオンテーブルKTLのキーaの℃:録が消去される
。すなわち、キーオンテーブルKTL済−aに対応する
エリアにマークMとして″0′力響1込゛まれ、また、
℃フラグおよびオン時間データT ONがクリアされる
。そして、ステップsp、。
Judgment lυ? The result is “xysJ, step S
l? ,. Proceed to. Step sp,. Then, in the timer register TMR, \≠1995j and constant time t1[1ε2
(0 m sac ) is compared. In this case, TMR
>a2, so step s p2. To J1!
In addition, T bt R) 5 means that the key-off time of key a is not included in the lid gap 6 □ shown in Figure 3. This means that there is no need to correct the key-off block IBB.In step sp2, "80" is set in the flag of the key-off block 1313 of key a in the event area ICE-2.
(Fig. 10). Next, when the process advances to step SP2□, it is determined whether the processing of each event block IBE in the event area RE-'2 has been completed.
If it has been completed, then in step 5P23, the e-flag of event area B Ilj-2 is set to [goJ is 41 included.If it has not been completed, the process in step 5P23 is executed. Jump to step 5P24. In this example %rit
Processing for person J is performed. Next, in step 5P24,
The °C: record of key a in key-on table KTL is deleted. That is, "0" force sound 1 is included as mark M in the area corresponding to key-on table KTL completed-a, and
The °C flag and on-time data TON are cleared. And step sp.

を介してステップsp、、へ進む。この場合、イベント
エリアEE−1の1フラグがrOJであり、したがッテ
)ステップs p、、 において補正・fベントフロッ
クエEaの処理は行われない。なおこの時点で、イベン
i・エリアE B; −2の1フラグはrltにl 8
 o Jとなっているが、このイベントエリアEE−2
の出力は行われない。
Proceed to step sp, , via . In this case, the flag 1 in the event area EE-1 is rOJ, and the correction/f vent flock Ea processing is not performed in steps sp, . At this point, the 1 flag of Event i/Area E B; -2 is set to rlt.
o J, but this event area EE-2
is not output.

次に、時刻t、においてイベントブロックより−4が供
給されると、以後、ステップS P2、s p3、S 
P、、S P、□が順次実行される。次いで、この時点
でキーオンテーブルKTLに登録されているキー・b%
o、dの各々についてステップi3F、以降の判断が順
次行われる。すガわち、キーbについてはステップS 
P+3.5PHB a %  S P +7の判断が、
−J−ctdについてはステップSP  % sP、3
ax3 S P、4、sp、□の判断がllli次行われる。そ
しニステップsp、、の−T旧(斤π占果がl’−Y 
10 SJになると、以後、ステップSP6、SP、が
実行された後、ステップs P7へ進む。この場合、イ
ベントブロック1B−4にキーeのキーオンを示すブロ
ックよりBが含1れており、したがってステップSP7
での判断結果が[yzsJとなり、ステップS Pgへ
進む。
Next, when -4 is supplied from the event block at time t, steps S P2, S p3, S
P, , S P, □ are executed sequentially. Next, the key b% registered in the key-on table KTL at this point
Step i3F and subsequent judgments are sequentially performed for each of o and d. So, for key b, step S
The judgment of P+3.5PHB a % S P +7 is,
-Step SP % sP, 3 for J-ctd
The determination of ax3 SP, 4, sp, □ is made next. Then the second step sp, , -T old (斤π fortune telling is l'-Y
When 10 SJ is reached, steps SP6 and SP are executed, and then the process proceeds to step sP7. In this case, event block 1B-4 includes B from the block indicating key-on of key e, and therefore step SP7
The judgment result in step S is [yzsJ, and the process advances to step S Pg.

ステップSPBでは、キーθがキロ−オンテーブルK 
T Lにイを録される。次いで、ステップSP、を介し
てステップS P、。へ進むと、イベントブロックエl
1−4内に小節線を示すブロックよりBがあるか否かが
判IfI[される。この場合、’t”J断結果はl”Y
L!:sJであり、ステップ5P26へ進む。ステップ
sp2゜では、キーオンテーブルKTLに登録されてい
る各キーについてDフラグの店込みが行われる。すなわ
ち、オン時間升夕TONが時間8□より大きいキーにつ
いてはDフラグとしてrlJが14込廿れ、オン時間デ
ータTouが「0」でなく、かつ時間6□より小ざいキ
ーについてDフラグとして「2」が貞込゛まれる( f
J) l 0図参照)。なお、オン時間データTONが
「0」のキーについてはDフラグのν、i込が行われな
い(D7ラグー「0」の状快が仙二持される)1次いで
ステップS P、へ進むと、キーオンテーブルKTLの
各オン時間データTONが全てクリアきれる。この処理
を行う理由は、以後現在登録されているキーのオン時間
データT ONが参照されることがなく、一方、キーの
操作ケ間が長い場合にオン時間データTONが2バイト
以上になる恐れがあるからである。次にステップspあ
へ進むと、「01」がエフラグとし°C−1ベントエリ
アKF−3へ111!込まれ、次いでステップSP2g
へ進むと、タイマレジスタT M nがクリアされ、そ
して、ステップsp、、へ進む。この場合、イベントエ
リアTI: E −1のエフラグが未だrOJの状態に
あυ、したがって、ステップsp、、において補正イベ
ントブロックエIlaの出力処理は行われない。
In step SPB, key θ is kilo-on table K
A is recorded on T L. Then step SP, via step SP,. If you proceed to the event block
A judgment IfI[ is made to determine whether there is a B from the block indicating the bar line within 1-4. In this case, 't'J cutting result is l'Y
L! :sJ, and the process proceeds to step 5P26. In step sp2°, the D flag is stored for each key registered in the key-on table KTL. That is, for keys whose on-time data Tou is greater than time 8□, 14 rlJ is included as the D flag, and for keys whose on-time data Tou is not "0" and whose time is smaller than time 6□, "rlJ" is included as the D flag. 2" is included (f
J) l See figure 0). Note that for keys whose on-time data TON is "0", the D flag ν, i-input is not performed (the state of D7 lag "0" is maintained), and then the process proceeds to step SP. , each on-time data TON of the key-on table KTL can all be cleared. The reason for performing this process is that the currently registered key on-time data TON will not be referenced from now on, and on the other hand, if the key operation time is long, the on-time data TON may become more than 2 bytes. This is because there is. Next, proceed to step SPA, and "01" is the e-flag and 111 to °C-1 vent area KF-3! then step SP2g
When the process proceeds to step sp, the timer register T M n is cleared, and the process proceeds to step sp, . In this case, the EF flag of event area TI:E-1 is still in the rOJ state, so the output processing of the corrected event block Ila is not performed in steps sp, .

次に、時刻t5においてイベントブロックl1l−5が
供給されると、ステップS P2、sp、sp4、sp
1□がItli’j次実行された後ステップsp、、へ
進む。
Next, when event block l1l-5 is supplied at time t5, steps S P2, sp, sp4, sp
After 1□ is executed the next time, the process advances to step sp, .

ステップS P、3では、−まずキーオンテーブルに’
l’Lに登録されているキーbのDフラグが[0,Jか
否かが判断され、この場合、判断結果が「NO」である
ことからステップsp3.へ進む。ステップs p3.
では、タイマレジスタTMRの内Wr7Jが一定時間ε
2より犬か否かが判断される。この場合、TMR<6□
であり、したがってステップSP5へ進む。なお、T)
、4R<82とは、キーd+ eのキーオフ時刻が時間
s2内であることを意味する。以後、ステップs p、
、s p、、s p、、s p、、5P2oが順次実行
され、そしてステップs p33へ進む。ステップ5P
33では、まずオフとされたキーdのDフラグが10」
、「1」、「2」のいずれであるかが判IQrされる。
In step S P, 3, - first, enter the key-on table'
It is determined whether the D flag of key b registered in l'L is [0, J or not. In this case, since the determination result is "NO", step sp3. Proceed to. Step s p3.
Then, Wr7J in the timer register TMR is set for a certain period of time ε
Based on 2, it is determined whether it is a dog or not. In this case, TMR<6□
Therefore, the process advances to step SP5. Furthermore, T)
, 4R<82 means that the key-off time of keys d+e is within time s2. Thereafter, step sp,
, s p, , s p, , s p, , 5P2o are sequentially executed, and then the process advances to step s p33. Step 5P
In 33, the D flag of key d, which was turned off, is 10.
, "1", or "2" is determined by IQr.

この場合、「2」であυ、したがってステップS P3
.へ進む。ステップ5P34ではキーdのキーオフブロ
ックよりBが小節線ブロックよりIIを含むイベントエ
リアIF−3内にν(込゛まれ、次いで、イベントエリ
アE Di −4内のキーdのインデイケータエHDに
[F−F Jが囮込まれる( Fl) l 0図参照)
。なお、上述した最初の処理はキーdのオフ時刻が小節
信号Pの発生時刻t4であったものどみなすことを意味
し、また、次の処理は一1ベンI・エリアEE−A内の
キーdのキーオフブロックよりBを無効とすることを意
味する。
In this case, it is "2" υ, so step S P3
.. Proceed to. In step 5P34, B from the key-off block of key d is inserted into the event area IF-3 containing II from the bar line block, and then [F- F J is decoyed (Fl) l See figure 0)
. Note that the first process described above means that it is assumed that the off time of key d is the generation time t4 of measure signal P, and the next process is to consider that the off time of key d is the generation time t4 of bar signal P. This means that B is invalidated from the key-off block of d.

次に、ステップsp3.へ進むと、イベントエリアEE
−1内のキーdのキーオンブロックより13のにフラグ
に「80」が−再込まれる。この処理の甘味は次の辿り
である。すなわち、キーdのオフ時刻が、もしキー0の
ように打刻t82(第3図)以降の場合は、キーdのオ
ン打刻が時刻t4であったものとして処理される。しか
し、tj>3図の場合のようにキーdのオフ時刻が時間
82内の場合は、」二連した処理を行うとキーdのオン
時間(オン状四にある11η間)がrOJとなってし址
う。そこでキーdのオン時刻が時間61ビJで・あり、
かつ、オフ時刻が時間42内の場合は、オン時ムIjに
補正処理を行わず、ソ、己際のオン時刻通りとして処理
するようにしている。次にステップSP3゜へ進むと、
イベントブロックEE−3内のキーdのキーオフフロッ
クよりEのにフラグへ「80」が卆j込1れる。次にス
テップSP3□へ進むと、イベントエリア”/ りrE
−5内の全てのキーオフブロックより Bの補正処理が
終了したか否かが判断される。この場合、キー8の処理
が終了しておらず、したがってステップ5P33へ戻る
。ステップ5P33では、キーθのDフラグが何である
かが判断される。この場合、rOJであり、したがって
ステップsp、5へ進む。
Next, step sp3. Proceed to event area EE
From the key-on block of key d in -1, "80" is re-set to the flag in 13. The sweetness of this treatment is as follows. That is, if the OFF time of the key d is after the stamp t82 (FIG. 3), as in the case of the key 0, it is processed as if the ON stamp of the key d was the time t4. However, if the off time of key d is within time 82 as in the case of tj > 3 in the figure, if two consecutive processes are performed, the on time of key d (between 11η in the on state) becomes rOJ. I will die. Therefore, the on time of key d is time 61 BiJ,
In addition, when the off time is within the time 42, no correction processing is performed on the on time Ij, and processing is performed as if it were the same as the previous on time. Next, proceeding to step SP3゜,
From the key-off block of key d in event block EE-3, "80" is written into the flag of E. Next, proceed to step SP3□, and the event area "/rirE
It is determined from all key-off blocks within -5 whether or not the correction process for B has been completed. In this case, the processing of key 8 has not been completed, and therefore the process returns to step 5P33. In step 5P33, it is determined what the D flag of the key θ is. In this case, it is rOJ, so proceed to step sp, 5.

ステップs p、、では、イベントエリアIIE −3
内のキ〜eのキーオンブロックよりBのにフラグへ「8
0」がMJ込咬れる。次いでステップS”36へilL
むと、イベントエリアICE−4内のキーθのキーオフ
ブロックよりBのにフラグへ「80コ力す(ト込1れる
。そしてステップSP3.へ進む。この場合、ステップ
sP3;’cの判断結果は「yxsJであり、ステップ
Sr2□へ進む。なお」二連した処理において、Dフラ
グが[llの場合はステップS馬からステップs p、
8へ進む。このステップSP3゜における処理はステッ
プsp、4の処理と全く同じである。
In step sp, , the event area IIE-3
From the key-on block of keys to e inside, go to the flag "8" of B.
0" is MJ's favorite. Next, go to step S"36.
Then, 80 codes are input from the key-off block of key θ in event area ICE-4 to the flag of B.Then, proceed to step SP3. In this case, the judgment result of step sP3;'c is "yxsJ, proceed to step Sr2□." In the two consecutive processes, if the D flag is [ll, step S p to step S p,
Proceed to step 8. The processing at step SP3° is exactly the same as the processing at steps sp and 4.

次に、ステップSP2□では、ステップs p35 、
sp、、において「80」が書込1れたイベントエリア
IIIニー3、El−4内の各ブロックエIIEの補正
処理が全て終了したか否かが判にされる。この場合、イ
ベントエリアEE−A内の全ブロックよりEの補正処理
が終了しており、したがってステラ7’5P23へ進み
、イベントエリアE E −4)1フラグへ「s oJ
がV)込まれる。次に、ステップ5P24へ進むと、キ
ーオンテーブルKTLのキーd、θにFJ応するエリア
がクリアされる。ぞして、ステップ5p1oを介してス
テラ7’ S P、 、へ進む1.この場合、イベント
エリアFE−1のエフラグが未だrOJであり、したが
ってステップs都における出力処vI!け行われない。
Next, in step SP2□, steps sp35,
It is determined whether the correction processing of each block E IIE in the event area III Knee 3 and El-4 in which "80" is written 1 is completed in sp, . In this case, the correction process for E has been completed from all blocks in the event area EE-A, so proceed to Stella 7'5P23 and set the event area EE-4)1 flag to "soJ
is included in V). Next, when the process advances to step 5P24, the area corresponding to FJ of keys d and θ of key-on table KTL is cleared. 1. Then, proceed to Stella 7' SP, , via step 5p1o. In this case, the e-flag of event area FE-1 is still rOJ, and therefore the output process vI! at step S! is not carried out.

次に、時刻t6においてイベント7’ oツクより −
6が供給されると、ステップS’P2、s p3、s 
p4、SP、□がハ[α次実行され、そし七ゲップSP
 へ3 進む。ステップs p、、ではまずキーオンテーブルK
TLに登録されているキーbのDフラグがrQJか否か
が判断される。この場合、判断結果は「NOJでアリ、
シたがってステップsP3□へ’tWtr。ステップ゛
sp、、での′r−1月?lIr h”i 31!:は
「Y II: S J −Cab 、!j、ステップ5
p4oへ進む。ステップSP、。では、キーbのDフラ
グがrlJであるが否かが刊11)[される。
Next, at time t6, from event 7' otsuk -
6 is supplied, steps S'P2, s p3, s
p4, SP, □ is executed for the [α] time, and then seven burp SP
Go to 3. In step sp p,, first, key-on table K
It is determined whether the D flag of key b registered in the TL is rQJ. In this case, the judgment result is “NOJ is acceptable.
Therefore, go to step sP3□'tWtr. 'r-January at step sp.? lIr h”i 31!: is “Y II: S J −Cab,!j, Step 5
Proceed to p4o. Step SP. Then, it is determined whether the D flag of key b is rlJ or not.

この場合、キーbのDフラグは「1」であり、したがっ
てステップ5P4Xへ進む。ステツノSP4゜では、キ
ーbオフを示すキーオフブロックエEEおよびキーbオ
ンを示すキーオンブロックよりBがjjl(i次小節紘
ブロックよりBを首むイベントエリアBj K −3内
に¥iJ込塘れる(第10図参照)。この雑用iの意味
は、キーが時刻ts□(第3図)より前にオンとされ、
時刻t a2以後にオフとされた場合は、同キーが小節
信号Pと同一タイミングで一旦オフとされ、同時にMび
オンとされたものとして処理することを:酢味する。次
いでステップSP4□へ進むと、上述したステップsp
、、においてイベントエリアu: ie −3内に書込
まれたキーbのキーオンお」二び4“−オフブロツクエ
EBのエフラグに「1」が、Kフラグに「80」が各々
書込まれる。
In this case, the D flag of key b is "1", so the process advances to step 5P4X. In STETSUNO SP4゜, from the key-off block EE indicating key b off and the key-on block indicating key b on, B is jjl (¥iJ is included in the event area Bj K -3 which takes B from the i-th measure Hiro block. (See Figure 10).The meaning of this chore i is that the key is turned on before time ts□ (Figure 3).
If the key is turned off after time ta2, the same key is once turned off at the same timing as the measure signal P, and processed as if it were turned on at the same time. Next, when proceeding to step SP4□, the above-mentioned step sp
, , ``1'' and ``80'' are written in the EF flag and the K flag of the key-on and ``2''-off block queries EB, respectively, of the key b written in the event area u:ie-3.

次にステップ5p16へ進むと、イベントエリア11j
Ti−3内の各ブロックよりBの補正処理が全て終了し
ているか否かがずI)rされる。この場合、小節林を示
すブロックよりBのにフラグがrOJであシ、したがっ
て、ステップs p、、へ進む。なお、この実施例にお
いでは、小節蛛ブロックエEBのにフラグが「80」と
なることはない。小節詠プロツクエEBを含むイベント
エリアKE−3の各データは、前述したように小節鎌ブ
ロックIBBが供給されてから時間ε2が経過した後出
力処理される。
Next, proceeding to step 5p16, the event area 11j
It is determined from each block in Ti-3 whether all the correction processing of B has been completed or not. In this case, the flag in block B indicating the nodule forest is rOJ, and therefore the process proceeds to step sp. In addition, in this embodiment, the flag of the bar block E EB never becomes "80". Each data in the event area KE-3 including the bar song proc query EB is output processed after the time ε2 has elapsed since the bar sickle block IBB was supplied, as described above.

ステップSP1□では、キーオンテーブルKTLに登録
されている全キーの処理が終了したか否かが判断される
。この場合、キー0の処理が済んでおらず、したがって
ステップS P、、へ戻る。以後、キー0についてステ
ップSP、3%Sへの判断が行われ、そしてステップs
p、。へ進む。ステップsp、。ではキーCのDフラグ
が「1」か否かが判断される。この場合、キーOのDフ
ラグは「2」であり、したがってステップ5P43へ進
む。ステップSPa”!’は、イベントエリアI!j 
II−1内のキーCオンを示すブロックよりBが小節祢
ブロックIEBを含むイベントエリア’EE−3内に、
−1込“まれ、次いで、ステップ5P44においてイベ
ントエリアEl−1内のキーCオンを示すフロックエ[
1のインディケータに「F FJがll込まれる(第1
0図参照)。以上の処理は、キーOのオン時刻が小節1
8号元発生刻t4と同時であるとみなして処理すること
を届味する。次に、ステップSP、、へ進むと、イベン
トエリア)CIG −3内に41)込壕れたキーCオン
ブロックよりBのにフラグに[ooJが聞込iれ、次い
でステップsp、、へ進むと、キーオンデープルKTL
のキー0のDフラグへ「0」が1へ1込1れる。このD
フラグのつ1)込みは、キーCのオン時刻を時刻t4で
あるとみなしたことに基づく処j、!liである。次に
ステップS P4.へ;li;むと、タイマレジスタT
λIHの内容がキーCのオン時間データT ONとして
キーオンテーブルKTLにM(込1れる。次いで、ステ
ップsp、、を介してステップSPI□へ)1へむ。こ
の場合、ステップsp1.での判断結果は[YlnSJ
であシ、ステップs I5へ進む。
In step SP1□, it is determined whether processing of all keys registered in the key-on table KTL has been completed. In this case, the processing of key 0 has not been completed, and therefore the process returns to step SP. Thereafter, a determination is made to step SP and 3% S regarding key 0, and then step s
p. Proceed to. Step sp. Then, it is determined whether the D flag of key C is "1" or not. In this case, the D flag of key O is "2", so the process advances to step 5P43. Step SPa"!' is the event area I!j
From the block indicating key C on in II-1, B is in the event area 'EE-3 which includes the measure block IEB,
-1 is included, and then, in step 5P44, the block E [[
“F FJ is inserted into the 1st indicator (1st
(See figure 0). The above process is performed when key O is turned on at measure 1.
It has been reported that the processing will be performed assuming that the No. 8 original generation occurs at the same time as time t4. Next, proceed to step SP, 41) In the event area) CIG-3, enter the key C on the block to the flag of B. [ooJ is heard, then proceed to step SP, and Keyon Daple KTL
``0'' is set to 1 and 1 is added to the D flag of key 0. This D
The flags 1) are based on the fact that the on time of key C is assumed to be time t4. It is li. Next step S P4. Go to; li; then, timer register T
The contents of λIH are entered into the key-on table KTL as the on-time data TON of the key C. Then, the process goes to step SPI□ via steps sp, . In this case, step sp1. The judgment result is [YlnSJ
Yes, proceed to step s I5.

以後、ステップs p、、S P、、s p、、s p
、、SF3゜が順次実行され、そしてステップsp2.
へ罷む。
Thereafter, steps s p,, s p, s p, s p
, , SF3° are executed sequentially, and then step sp2.
Shut down.

ステップSP2□では、イベントエリア1!:E−5内
のキーOオフを示すブロック1BBのにフラグにr F
AQ J #’14込−まれる。次いでステップsp、
□を介してステップSP2!へ赴むと、イベントエリア
EE−5のエフラグへ「80」が書込捷れる。次ニステ
ッフ5P24へ進むと、キーオンテーブルKTLのキー
bの登録が消去される。そして、ステツノ5PIoを介
してステップsp、1へ進む。この場合、イベントエリ
ア]]:凡−1、E: 1!j −2、1吐−4、T!
2F−5の各エフラグがいずt’tJrooJであり、
したがって出力iり能である。捷だ、小ガ)h法7’ 
oツクIBBを含むイベントコニリアK E −3につ
いてはこの時点におけるタイマレジスタTλ4Rの内容
が時間5□より大であり、したがって、イベントエリア
11iE−3内の各データも出力可fit:である。こ
の結果、ステップsp、、においてイベントエIJ 7
 E v: −1〜Ell−5内の各データがイベント
発生順にllli次袖正イベントブロックエIlaとし
てtlj力される。
In step SP2□, event area 1! : R F to the flag of block 1BB indicating key O off in E-5
AQ J #'14 included. Then step sp,
Step SP2 via □! When he goes there, "80" is written to the e-flag in event area EE-5. When the process advances to the next step 5P24, the registration of key b in the key-on table KTL is deleted. Then, the process proceeds to step sp, 1 via the STETSUNO 5PIo. In this case, event area]]:Bon-1, E: 1! j -2, 1 discharge -4, T!
Each efrag of 2F-5 is t'tJrooJ,
Therefore, the output power is low. Shoda, Koga) h method 7'
Regarding the event conciliar KE-3 including the open IBB, the contents of the timer register Tλ4R at this point are greater than the time 5□, and therefore each data in the event area 11iE-3 can also be output. As a result, in step sp, the event IJ 7
Ev: Each data in -1 to Ell-5 is input as the next event block Ila in the order of event occurrence.

以上がイベントブロック処理回路2aにおける処理の詳
細である。次に、第1図に示す音符選出雑用1回路4以
降の回路について説明する。
The details of the processing in the event block processing circuit 2a have been described above. Next, the note selection chore circuit 1 circuit 4 and subsequent circuits shown in FIG. 1 will be explained.

音符選択処理回路4はイベントブロック処理「I回路2
aから供給される補正イベントブロックIEa/ に基づいてピアノ1の各キーのオン/オフ状四を検知す
ると共に小節(i号Pの発生タイミングを検知し、この
検知結果に基づいて第11図に示すスロットグ1コック
・snを作成しご記号組立回路6へ出力ずZ)。以下、
更に説明すると、例えば、第12図に示!l−楽!If
fがピアノ1によって演奏きれた場合、第1図に示ず伸
: K!j衣示装置1りはこの楽劇を略そのま゛まの形
で表示することができる。音符選出処JJjN路4はこ
の楽iV1νを表示するためのデータを第12図に示す
スロットS1.82・・・・・・毎にスロットブロック
SBの形で作成する。第11図はこのスロットブロック
SBの基本構成を示ずもので、その第1バイトにはスロ
ワ) Sl、S(・・・・・のスロット幅(第12図に
示ずS Lt  S L4・・・・・)が書込咬れ、ま
た、第2〜第4バイトには各々T Y P Eデータ、
長さデータ、キーコードが114込プれる。この場合、
スロット幅は音符(休符)の長ざによって決定され、9
LtばスロットSIのスロット幅としては、第12図に
示す音符G4の長さくすなわち、2分音符の長き)に対
応する符長コード(後述)が朝込壕れる。また、第2〜
第4バイトからなるブロックSBBは音−符、休ねある
いは小節譚を衣わずもので、スロットS1、S2・・・
・・・内に複数個の音符(あるいは休符)がある場合(
扱音演奏の場合)は各音1・)(休符)に各々対応して
設けられる。またTYPEデータとしては「1」〜「3
」のいずれかのデータが切込°まれる。ずなわち、ブロ
ックSBEによって衣わδれるものが音符の場合は「1
」が)1+込捷れ、体旬の場合は「2」がiA1込まれ
、また、小節紛の場合は「3」が切込まれる。プた、J
そさデータとしては、その下位6ビツトにトイ符あるい
は休符の長ざに対応する符長コードが4(込“止れる。
The note selection processing circuit 4 performs event block processing “I circuit 2
Based on the correction event block IEa/ supplied from a, the on/off state of each key of the piano 1 is detected, and the timing of the occurrence of the measure (i number P) is detected, and based on this detection result, the Create the slot tag 1 cock sn shown and output it to the symbol assembly circuit 6 (Z). below,
To explain further, for example, as shown in FIG. l-Raku! If
If f is played completely by Piano 1, the extension (not shown in Figure 1): K! The costume device 1 can display this musical drama almost in its original form. The note selection section JJjN4 creates data for displaying this music iV1ν in the form of slot blocks SB for each slot S1, 82, . . . shown in FIG. FIG. 11 shows the basic configuration of this slot block SB, and the first byte includes slot widths (not shown in FIG. 12) such as slot width S Lt S L4... ...) is written, and the 2nd to 4th bytes each contain T Y P E data,
114 length data and key codes are included. in this case,
The slot width is determined by the length of the note (rest), 9
For the slot width of slot SI, a note length code (described later) corresponding to the longer note G4 shown in FIG. Also, the second ~
The block SBB consisting of the fourth byte is composed of musical notes, rests or bars, and slots S1, S2, etc.
...If there are multiple notes (or rests) within (
In the case of a treated note performance) are provided corresponding to each note 1.) (rest). Also, the TYPE data is "1" to "3".
” will be cut in. That is, if the thing covered by block SBE is a musical note, "1"
``) is 1 + komiji, if it is a taijun, ``2'' is injected into iA1, and if it is a bar break, ``3'' is incised. Puta, J.
As for the length data, the lower 6 bits contain a note length code of 4 (inclusive), which corresponds to the length of the toy note or rest.

なお、この実兄例においては、全音符(全休符)、2分
音符(2分休符)、4分音符(4分体勾)・・・・・・
の谷長さに各々対応して符長コードLNI、LN2、L
 N 4・・・・・・が割当てられている。丑た、−長
ざデータの上(X7.2ビツトにはタイの開始および終
了を示すタイマークが躯1込゛まれる。ずなわち、その
ブロックSEBによって表わされるものがタイの始めの
叶符(例えば、スロットs6内の音符)の場合は艮ざデ
ータの上位2ビツトが″1,0’となり、゛また、その
ブロックSBHによって光わされるものがタイの終シの
音符(例えば、スロットS−の音符)の場合は長菖デー
クの上位2ビツトが0.1″となる。次に、AYII図
に示すキーコードとしては、そのブロックS’BBが音
符を衣わず場合はその音符のキーコードが)1!込1れ
、体勾せたけ小節軸を表わす場合は「0」がiAF込ま
れる。廿だ、スロットブロックSEが小1i’i 、1
.、lを表わす場合(例えば、第3図に示すスロットS
1、$7、S10にズ・I応して作成されるスロットブ
ロックSB)は、そのスロット幅が一定数データS H
Oとなる。
In this example, whole notes (whole rests), half notes (half rests), quarter notes (quarter notes), etc.
The note length codes LNI, LN2, and L correspond to the valley lengths of
N4... is assigned. In addition, on the length data (X7.2 bits are included a time mark indicating the start and end of the tie. That is, what is represented by the block SEB is the result of the beginning of the tie. In the case of a note (for example, a note in slot s6), the upper two bits of the recognition data are "1, 0"; In the case of a note in slot S-, the upper two bits of the long irises index are 0.1''.Next, as a key code shown in the AYII diagram, if the block S'BB does not contain a note, its upper two bits are 0.1''. The key code of the note is) 1! 1 is included, and "0" is included in iAF when the body slope represents the measure axis.廿, slot block SE is small 1i'i, 1
.. , l (for example, slot S shown in FIG.
1, $7, and S10), the slot block SB) created in response to S10 has a slot width of a certain number of data S H
It becomes O.

なおこの場合、スロットフロックSBの長さデータ、キ
ーコードは後の処理にイ吏用されない。しかして、作成
された各スロットブロックSBは表示ずべき順に記@ 
7.il’、l立処理回路6へ出力される。なお、15
13図に、ilZ図に示ずスロワ) S1s %S3%
 S6%  S、、S、に各々対応して作成されたスロ
ットブロック5B−1へ5B−3,5B−6,5E−8
、SB −9を示す。
In this case, the length data and key code of the slot block SB are not used in subsequent processing. Therefore, each created slot block SB is written in the order in which it should be displayed.
7. il' and l are output to the processing circuit 6. In addition, 15
(Thrower not shown in Figure 13, ilZ diagram) S1s %S3%
S6% S, 5B-3, 5B-6, 5E-8 to slot block 5B-1 created corresponding to S, respectively
, SB-9.

次に、記号組立処理回路6は音符選出処理回路4から供
給されるスロットブロックSBに対応して、音符、休符
、小節軸あるいはタイ記号)表示するための表示ブロッ
ク【1B(第14図)を作成し、音符kk示処理ftF
回路7へ11力する。ここで、表示ブロックHBはjl
r 141Jに示ずようにJα低4バー(トから一1f
i’j成され、その第3.バイトには供給されたスロッ
トブロックSEのスロット幅がtlJ込まれ、第2〜第
4バイトには各々X座標、X座標、UDSコードが書込
咬れる。また、第2〜第4バーr トからなるブロック
11 B BはスロットブロックBBのブロックSUB
にヌ一」応して収けられ、例えばスロットブロックSB
内に21固の7′ロツク813 Bがあしば、このスロ
ットブロックSBに対応して作成される表示ブロックH
Bには2 (1’ilのブロックHBBが含まれる。き
らに、スロットブロックSBの長ごデータにタイの開始
丑たは終了を示すタイマークが摺込“まれている場合は
、タイを表示するだめのブロックHB Eが付加される
。この鮨、示ブロックHBにおいて、x1坐標としては
?4112図におけるスロットS1.S2・・・・・・
内における音符、休符、小節僚あるいはタイ記号のX方
向の位置(例えば、スロットS8、S(・・・・・の左
端からの距ffft )を示すデータが■込1れる。な
お、このデータは、通常音祠、体杓、小節勝、タイ記号
に各々対応する一定値となる。また、X座標としてはス
ロットS1、S2・・・・・・内におけるY方向の位+
ffj (例えば、五趣の最下勅jからの距1!A )
を示すデータが■込すれる。このY方向の位Flは音符
あるいはタイ記号の場合はスロットブロックSEのブロ
ックSEE内のキーコードによって決定され、オだ、休
符の場合および小節肪の場合は各々一定位置となる。ま
た、UDSコードとしては、音符あるいは休符のai類
(4分音符、8分休符等)′!!たけ小節軸、タイ記−
8−に対応するUDSコード力月1.込まれる。すなわ
ち、第1図に示すメモリ8には予め全ての音符、休符の
パターン、タイ開始、終了に各々対応するタイ記号のパ
ターンおよび小節Ik+Inがベクトルによって記憶さ
れている。例えば、4分音符は第15図に示すベクトル
Vr、Vi・・・・・の始点および終点の座杼によって
記憶され、2分音符は同図に示すベクトルV、、 、V
、□・・・・・・の始点および終点の)l 4+%によ
って記憶され、また、小節軸は同図に示すベクトル21
の始点および終点の座標によって記憶され、ざらにタイ
開始を示すタイ記号はベクトル■3I〜■、3の、タイ
終了を示すタイ記−号はベクトル■34〜’36の各始
点および終点の座標に」、っ°〔記憶されている。そし
て、これらの各パターンに対応してUDSコードが定め
られている。しかして、記号組立処理回路6はスロット
ブロックSHのブロックSBBが音符あるいは休符を六
わしている場合はそのプロ1ツク5BII内の長ざデー
タに基づいてUDsコードを決定し、決定したUDS:
1−ドを表示ブロックHBに伯込み、また、スロットブ
ロックSBが小節軸を表わしている場合(TYPEiデ
ータが13」の場合)は小節軸のUDSコードを表示ブ
ロックHBに也込み、さらに、そのブロックSBBがタ
イ記号を宍わしている場合は、タイa己号のUDSコー
ドを表示フ゛ロックHBTへ書込む。
Next, the symbol assembly processing circuit 6 generates a display block [1B (FIG. 14) for displaying notes, rests, bar axes, or tie symbols) corresponding to the slot block SB supplied from the note selection processing circuit 4. Create and perform note kk indication processing ftF
11 power is applied to circuit 7. Here, the display block HB is jl
r As shown in 141J, Jα low 4 bar (from
i'j was created and its third. The slot width of the supplied slot block SE is written in the byte, and the X coordinate, the X coordinate, and the UDS code are written in the second to fourth bytes, respectively. Furthermore, the block 11BB consisting of the second to fourth bars is the block SUB of the slot block BB.
For example, slot block SB
If there is a 21 fixed 7' lock 813B inside, the display block H created corresponding to this slot block SB.
B contains block HBB of 2 (1'il).If a time mark indicating the start or end of a tie is inserted in the length data of the slot block SB, the tie is displayed. The final block HB E is added. In this sushi block HB, what is the x1 seat mark? Slots S1 and S2 in Figure 4112...
Data indicating the position in the X direction of a note, rest, measure break, or tie symbol (for example, the distance ffft from the left edge of slot S8, S (...) is included. is a constant value that corresponds to the normal sound shrine, body dip, measure win, and tie symbol, respectively. Also, as the X coordinate, the position in the Y direction within slots S1, S2, etc. +
ffj (for example, distance 1!A from the lowest edict of the five shu)
The data indicating this is inserted. The position Fl in the Y direction is determined by the key code in the block SEE of the slot block SE in the case of a musical note or a tie mark, and is a fixed position in the case of an o, a rest, and a measure fat. Also, as a UDS code, ai types of notes or rests (quarter notes, eighth rests, etc.)'! ! Take-bar axis, Thai notation-
UDS code corresponding to 8-1. be included. That is, in the memory 8 shown in FIG. 1, all musical notes, rest patterns, tie symbol patterns corresponding to the start and end of ties, and bars Ik+In are stored in advance in the form of vectors. For example, a quarter note is stored by the start and end points of the vectors Vr, Vi, etc. shown in Figure 15, and a half note is stored by the vectors V, , , V shown in the same figure.
, □..., the starting point and ending point of
The tie symbols roughly indicating the start of a tie are stored in vectors ■3I to ■, and the tie symbols indicating the end of a tie are stored in the coordinates of the starting and ending points of vectors ■34 to '36. ", 〔Remembered. A UDS code is defined corresponding to each of these patterns. Therefore, when the block SBB of the slot block SH contains a note or a rest, the symbol assembly processing circuit 6 determines the UDs code based on the length data in the program block 5BII, and the determined UDS:
1-code into the display block HB, and if the slot block SB represents the measure axis (TYPEi data is 13), write the UDS code of the measure axis into the display block HB, and then write the UDS code of the measure axis into the display block HB. If the block SBB has a tie symbol, write the UDS code of the tie a self number to the display block HBT.

音符表示処理回路7は記号組立処理回路6から供給され
る表示ブロックHB内のX、Y座標を表示装)だt9の
画1ハl上のX、Y座標(以下、x/ x/座標と称す
)に変換し、UDSコードと共に表示装置9へ出力する
。すなわち、例えば第12図に示ず某1fWを表示する
場合は、まずスロットS1の左端のX/ )l、j、I
、イ(;q(x′−1とする)を設定し、この座標(x
/−1)およびスロットS1に対応する表示ブロックH
E内のX座標から音符G4の1121%4柴を′J9出
する。
The musical note display processing circuit 7 displays the X, Y coordinates in the display block HB supplied from the symbol assembly processing circuit 6 (display). ) and outputs it to the display device 9 together with the UDS code. That is, for example, when displaying a certain 1fW not shown in FIG.
, i(;q(x'-1)), and this coordinate (x
/-1) and display block H corresponding to slot S1
From the X coordinate in E, output 1121% 4 shiba of note G4 'J9.

次いで、上記表示ブロックHB内のスロット幅および座
標(x’ −1)からスロットSIの右端(スロットs
ID左!/W )のX′座標を求め(X’−2とする)
・求められた座標(X’−2)およびスロットS2に対
応するj(示ブロックHB内のX座標から音符A4のX
′座標を19.出する。次いで、スロットS2に対応す
る表示ブIffツクHBのスロット幅および座標(X’
−2)からスロット8□の右端のX′座標(X −3)
をq出し、この座標(X’−3)とスロットS3に対応
する表示ブロックHB内のX座標から小節蛛のX′座標
を39出する。
Next, the right end of slot SI (slot s
ID left! Find the X' coordinate of /W) (set it as X'-2)
・J corresponding to the determined coordinate (X'-2) and slot S2 (from the X coordinate in the indication block HB to the X of note A4
' coordinates 19. put out Next, the slot width and coordinates (X'
-2) to the X' coordinate of the right end of slot 8□ (X -3)
q, and from this coordinate (X'-3) and the X coordinate in the display block HB corresponding to slot S3, the X' coordinate of the bar is calculated by 39.

以下同様にして各音符、休符、小節線のX′座標が求め
られる。また、各音符等のY’l[標は五蔵のY′座標
および各表示ブロック内のY座標から求められる。そし
て、音符表示処理回路6は求められた各音符等のx′、
Y′座標をUDSコードと共に表示装+tt 9へ出力
する。
Thereafter, the X' coordinates of each note, rest, and bar line are determined in the same manner. Further, the Y'l mark of each note etc. is determined from the Y' coordinate of Gozo and the Y coordinate within each display block. Then, the note display processing circuit 6 calculates x′ of each note, etc.
Output the Y' coordinate along with the UDS code to the display +tt9.

表示装+i、t 9はC!RT(ブラウン竹)表示装置
および!1ilJ fi11回路を有して構成されるも
ので、0IIT画面上に五扮を表示すると共に、供給さ
れるUDSコードに基づいてメモリ8から音杓等のパタ
ーンを胱出し、この読出したパターンの各べp°トルを
示ず座標を上述したx′、Y′座標にノ〜づいて座標変
換して、CR1画面上に音符、休符、小節線、タイ記−
号を楽曲の進行順に表示する。また、タイの始点に対応
するタイ記号とタイの終点に対応するタイ記号との間の
直1顯補間を行う。
Display +i, t 9 is C! RT (brown bamboo) display device and! This device is configured with a 1ilJ fi11 circuit, and displays five patterns on the 0IIT screen, and also outputs patterns such as a sound scoop from the memory 8 based on the supplied UDS code, and displays each of the read patterns. The coordinates are converted based on the x' and Y' coordinates mentioned above, and notes, rests, bar lines, and ties are displayed on the CR1 screen.
Display the issues in the order of progression of the song. In addition, direct interpolation is performed between the tie symbol corresponding to the start point of the tie and the tie symbol corresponding to the end point of the tie.

なお、第1図に示す回路は通常マイクロコンピュータを
用いて構成される。また、上述した実施例においてはO
RT放示鋲16に奈m?をらに示するようにしているが
、この画面表示とJIJに、あるいは画面表示に代えて
、プリンタによって楽譜を印刷するようにしてもよい。
Note that the circuit shown in FIG. 1 is normally constructed using a microcomputer. Furthermore, in the embodiment described above, O
RT release stud 16? However, in addition to this screen display and JIJ, or in place of the screen display, the musical score may be printed by a printer.

以上説明したJ:うに、この発明によれば楽音情報の変
化タイミングと、小節信号の発生タイミングとの時間差
を計alllし、この時間差が所定の値以下の時は前記
楽音情報の変化タイミングが小節信号の発生タイミング
と同時であるとみなして前記楽音情報を処理するように
したので、楽譜表示に際し小節1はを最も適切な位置に
表示することができる利点がイ÷Iられる。
According to the present invention, the time difference between the change timing of the musical tone information and the generation timing of the measure signal is calculated, and when this time difference is less than a predetermined value, the change timing of the musical tone information corresponds to the measure. Since the musical tone information is processed assuming that it is at the same time as the signal generation timing, there is an advantage that bar 1 can be displayed at the most appropriate position when displaying the musical score.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実艶例の11+1成を示すブロッ
ク図、第2図(イ)、(ロ)は共にイベントブロックよ
りの構成を示す図、第3図はキー操作の一例を示すタイ
ミングチャート、第4図はイベントブロックよりの具体
例を示す図、第5図は音符および小節艇の表示例を示す
図、第6図は第1図におけるイベントブロック処理回路
2a内に設けられているメモリの記憶エリアを示す図、
第7図は紀6図に示すイベントエリアIlj Eの記憶
領域を示す図、第8図、第9図は共に第1図に示すイベ
ントブロック処理回路2aのデータ処理過程を説IすJ
するだめのフローチャート、第10図は同データ処理過
程におけるイベントブロック処理回路2a内のイベント
エリアl1iE、キーオンテーブルKTL、タイマレジ
スタT )A Rの内容の変化を示す図、21T l 
1図はスロットブロックsnの11り成を示す図、第3
.2図は楽11ftの一例を示す図、第13図はスロッ
トブロックSEの具体例を示す図、第14図は表示ブロ
ックII nの構成を示す図、第15図は4分音符、2
分17i j”J・小節線、タイ記号を各々11夕成す
る各ベクトルを示す図である。 2a・・・・・イベントブロック処理回路。 出願人 日本楽器製造株式会社 第2図 (イ) 第3図 B−4 第4図 第5図 (伺     (ロ)     (ハ)[0UT2] EE−2EE−3EE−4EE−5 第13図 第15図
Fig. 1 is a block diagram showing the 11+1 configuration of a practical example of this invention, Fig. 2 (a) and (b) are both diagrams showing the configuration from the event block, and Fig. 3 shows an example of key operation. 4 is a diagram showing a specific example from an event block, FIG. 5 is a diagram showing an example of displaying musical notes and barcodes, and FIG. 6 is a diagram showing a timing chart provided in the event block processing circuit 2a in FIG. 1. A diagram showing the storage area of memory,
FIG. 7 is a diagram showing the storage area of the event area IljE shown in FIG.
10 is a flowchart showing the changes in the contents of the event area l1iE, key-on table KTL, and timer register T)AR in the event block processing circuit 2a during the same data processing process, 21Tl
Figure 1 is a diagram showing 11 components of slot block sn.
.. Fig. 2 shows an example of Raku 11ft, Fig. 13 shows a specific example of slot block SE, Fig. 14 shows the configuration of display block II n, Fig. 15 shows quarter note, 2
It is a diagram showing each vector that composes 11 pairs of J, bar lines, and tie symbols. 2a...Event block processing circuit. Applicant: Nippon Musical Instruments Manufacturing Co., Ltd. Figure 2 (A) Figure 3 B-4 Figure 4 Figure 5 (Visit (B) (C) [0UT2] EE-2EE-3EE-4EE-5 Figure 13 Figure 15

Claims (1)

【特許請求の範囲】[Claims] 供給される楽音f+Y報および小節(71号に基づいて
楽「−9を自動的に表示する楽it?表示装置において
、前記楽音情報の変化タイミングと、前記小節信号の発
生タイミングとの時間差を泪+1111し、この時間差
が所定の値以下の時は、前記楽音情報の変化タイミング
が前記小節信号の発生タイミングと同時であるとみなし
て前記楽音情報を処理することを11°j徴とする楽d
1?表示装jトCにおける楽音情報の処理方法。
In a music display device that automatically displays musical tone f+Y information and measure (No. 71), the time difference between the change timing of the musical tone information and the generation timing of the measure signal is calculated. +1111, and when this time difference is less than a predetermined value, the musical tone information is processed assuming that the change timing of the musical tone information is the same as the generation timing of the measure signal.
1? A method of processing musical tone information in a display device.
JP13547382A 1982-08-03 1982-08-03 Processing of musical tone information for score display unit Granted JPS5924895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13547382A JPS5924895A (en) 1982-08-03 1982-08-03 Processing of musical tone information for score display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13547382A JPS5924895A (en) 1982-08-03 1982-08-03 Processing of musical tone information for score display unit

Publications (2)

Publication Number Publication Date
JPS5924895A true JPS5924895A (en) 1984-02-08
JPH038555B2 JPH038555B2 (en) 1991-02-06

Family

ID=15152533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13547382A Granted JPS5924895A (en) 1982-08-03 1982-08-03 Processing of musical tone information for score display unit

Country Status (1)

Country Link
JP (1) JPS5924895A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0189935U (en) * 1987-12-09 1989-06-13
JPH02120893A (en) * 1988-10-31 1990-05-08 Nec Home Electron Ltd Method and device for making automatic music transcription

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192202A1 (en) 2020-03-27 2021-09-30 三菱電機株式会社 Rotary electric machine device and electric power steering device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0189935U (en) * 1987-12-09 1989-06-13
JPH02120893A (en) * 1988-10-31 1990-05-08 Nec Home Electron Ltd Method and device for making automatic music transcription

Also Published As

Publication number Publication date
JPH038555B2 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
US4378720A (en) Electronic musical instrument having musical performance training system
JPS59220796A (en) Electronic musical instrument
US5393927A (en) Automatic accompaniment apparatus with indexed pattern searching
JPS5924895A (en) Processing of musical tone information for score display unit
JPS62186298A (en) Automatically accompanying unit for electronic musical apparatus
JP2580662B2 (en) Electronic musical instrument
JPH0375874B2 (en)
JPS6222158B2 (en)
JP3195111B2 (en) Automatic performance device
JP2610919B2 (en) Performance operation input device
JP2625800B2 (en) Automatic performance device
JPS60250397A (en) Rhythm performer
Dubnov Adaptive Music
JP2522781Y2 (en) Automatic performance device
JPS5827517B2 (en) Attenuated sound canceling device for electronic musical instruments
JPS59195695A (en) Electronic musical instrument
JP2707986B2 (en) Automatic performance device
JP2705421B2 (en) Automatic accompaniment device
JP3624716B2 (en) Performance data editing device and recording medium
JPS599913B2 (en) automatic accompaniment device
JPS61290495A (en) Automatic performer
JPS5994792A (en) Electronic musical instrument with automatic performer
JPH0740186B2 (en) Automatic playing device
JPS6216440B2 (en)
JPH064397Y2 (en) Automatic accompaniment device