JPH064397Y2 - Automatic accompaniment device - Google Patents

Automatic accompaniment device

Info

Publication number
JPH064397Y2
JPH064397Y2 JP8213786U JP8213786U JPH064397Y2 JP H064397 Y2 JPH064397 Y2 JP H064397Y2 JP 8213786 U JP8213786 U JP 8213786U JP 8213786 U JP8213786 U JP 8213786U JP H064397 Y2 JPH064397 Y2 JP H064397Y2
Authority
JP
Japan
Prior art keywords
data
chord
output
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8213786U
Other languages
Japanese (ja)
Other versions
JPS62193299U (en
Inventor
恒久 野木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP8213786U priority Critical patent/JPH064397Y2/en
Publication of JPS62193299U publication Critical patent/JPS62193299U/ja
Application granted granted Critical
Publication of JPH064397Y2 publication Critical patent/JPH064397Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、コードを指定してアルペジオ音又はベース音
を発生させる自動伴奏装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an automatic accompaniment apparatus for generating an arpeggio sound or a bass sound by specifying a chord.

〔従来技術とその問題点〕[Prior art and its problems]

従来、コードを指定してコードの根音及び種類に対応し
たアルペジオ音又はベース音を発生させるのに必要なパ
ターンデータを記憶している記憶手段にはCメジャーに
対応するパターンデータのみが通常記憶されている。そ
して、この記憶手段から読出したパターンデータに対し
て、まずコードの種類に対応して上記パターンデータを
変化させる。例えば、マイナーのコードが指定されてい
れば、音名Eに対応する音高データに対し、半音下げる
演算を行う。又、オーギュメントのコードが指定されて
いれば、音名Gに対応する音高データに対し半音上げる
演算を行う。そして、コードの種類に対応して変化させ
たパターンデータに対し、コードの根音に対応する音高
データを加算して、この加算して得られた音高データに
基づいて伴奏音を放音していた。
Conventionally, only the pattern data corresponding to C major is normally stored in the storage means that stores the pattern data required to generate arpeggio sounds or bass sounds corresponding to the root note and type of the chord. Has been done. Then, with respect to the pattern data read from this storage means, first, the pattern data is changed according to the type of code. For example, if the minor chord is specified, the pitch data corresponding to the pitch name E is reduced by a semitone. If the augment chord is specified, the pitch data corresponding to the pitch name G is increased by a semitone. Then, the pitch data corresponding to the root note of the chord is added to the pattern data changed according to the type of chord, and the accompaniment sound is emitted based on the pitch data obtained by this addition. Was.

しかしながら従来の自動伴奏装置はコードの種類に対応
してパターンデータ内のコードの構成音のみの音高デー
タが変化するだけであったため、Cメジャーにおけるア
ルペジオパターンが第3図のように構成されていた場
合、Cマイナーを指定すると第7図のようになる。ここ
において、第2音と第3音とが同じ音高となり本来意図
していた半音進行が実現されないという問題があった。
同様にCメジャーに対応するベースパターンが第5図の
ように構成されていた場合、Cディミニッシュを指定す
ると第8図のようになる。ここにおいて、第3音と第4
音とが同じ音高となり上述同様の問題が生じてしまう。
However, since the conventional automatic accompaniment apparatus only changes the pitch data of only the constituent voices of the chord in the pattern data according to the type of chord, the arpeggio pattern in C major is constructed as shown in FIG. If C minor is specified, the result will be as shown in FIG. Here, there is a problem that the second pitch and the third pitch have the same pitch and the originally intended semitone progression cannot be realized.
Similarly, when the bass pattern corresponding to C major is configured as shown in FIG. 5, when C diminish is designated, it becomes as shown in FIG. Here, the third and fourth
The pitch becomes the same as that of the sound, and the same problem as described above occurs.

〔考案の目的〕[Purpose of device]

本考案は上記の実情に鑑みてなされたもので、その目的
はコードの種類によらず、半音進行が確実に実現できる
自動伴奏装置を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide an automatic accompaniment device capable of reliably realizing semitone progression regardless of the type of chord.

〔考案の要点〕[Key points of device]

本考案はこのような目的を達成するため、記憶手段から
読出されたパターンデータに対し、コードの構成音だけ
でなく、コードの構成音以外の音に対応する音高データ
に対してもコードの種類に対応して値を変更する手段を
設け、この変更した音高データとコードの種類に対応し
て変化したコードの構成音に対応する音高データとが一
致しないようにしたことを特徴とする。
In order to achieve such an object, the present invention provides chord data not only for chord constituent sounds but also for pitch data corresponding to sounds other than chord constituent sounds for the pattern data read from the storage means. A means for changing the value according to the type is provided, and the changed pitch data and the pitch data corresponding to the constituent sounds of the chord changed according to the type of chord do not match. To do.

〔実施例の構成〕[Structure of Example]

以下本考案の一実施例につき図面を参照して詳述する。
第1図は自動伴奏装置の全体回路図であり、図中1は複
数の鍵からなる鍵盤部である。この鍵盤部1からの出力
はコード検出部2に入力しコードの根音種類の検出を行
う。リズムカウンタ3は、クロック部4からのクロック
信号に基づいて計数動作を行い、出力信号は伴奏パター
ンデータが記憶されているROM(リードオンリメモ
リ)5に入力し、パターンデータを順次出力させる。こ
のROM5からのパターンデータは除算器6に入力する
と共に加算器7に入力する。上記除算器6は、上記パタ
ーンデータを12で除算した余りをデコーダ8に送出す
る。ここにおいて、上記ROM5内のパターンデータは
「12×オクターブ情報+音名情報」の形式で構成され
ている。そして、除算器6から出力するデータは「0〜
11」のC〜Bの音名に対応したデータとなる。
An embodiment of the present invention will be described below in detail with reference to the drawings.
FIG. 1 is an overall circuit diagram of the automatic accompaniment apparatus, and reference numeral 1 in the figure is a keyboard portion composed of a plurality of keys. The output from the keyboard section 1 is input to the chord detection section 2 to detect the root note type of the chord. The rhythm counter 3 performs a counting operation based on the clock signal from the clock unit 4, and the output signal is input to a ROM (read only memory) 5 in which accompaniment pattern data is stored, and the pattern data is sequentially output. The pattern data from the ROM 5 is input to the divider 6 and the adder 7. The divider 6 sends the remainder of the pattern data divided by 12 to the decoder 8. Here, the pattern data in the ROM 5 is formed in a format of “12 × octave information + note name information”. The data output from the divider 6 is "0-
The data corresponds to the note names C to B of "11".

デコーダ8の詳細を第2図に示す。アンド回路Eb-は除
算器6からの1ビット目、2ビット目の信号を直接に、
3ビット目、4ビット目からの信号を夫々インバータI
3、I4を介して入力すると共に、コード検出部2から
のマイナー、マイナーセブンス及びディミニッシュを示
す信号をオア回路O1を介して入力している。アンド回
路G#+は除算器6からの4ビット目の信号を直接に、1
ビット目、2ビット目、3ビット目からの信号を夫々イ
ンバータI1、I2、I3を介して入力すると共に、コ
ード検出部2からのオーギュメントを示す信号を入力し
ている。アンド回路Gb-は除算器6からの2ビット目、
3ビット目の信号を直接に、1ビット目、4ビット目か
らの信号を夫々インバータI1、I4を介して入力する
と共に、コード検出部2からのディミニッシュを示す信
号を入力している。アンド回路E-は除算器6からの3ビ
ット目の信号を直接に、1ビット目、2ビット目、4ビ
ット目の信号を夫々インバータI1I2、I4を介して
入力すると共に、コード検出部2からのマイナー、マイ
ナーセブンス、ディミニッシュを示す信号をオア回路O
2を介して入力している。アンド回路G-は除算器6から
の1ビット目、2ビット目、3ビット目の信号を直接
に、4ビット目の信号をインバータI4を介して入力す
ると共に、コード検出部2からのディミニッシュを示す
信号を入力している。アンド回路G+は除算器6からの1
ビット目、2ビット目、3ビット目の信号を直接に、4
ビット目からの信号をインバータI4を介して入力する
と共に、コード検出部2からのオーギュメントを示す信
号を入力している。上記アンド回路Eb-、Gb-、E-、G-
出力はオア回路O3を介し、オア回路群O5に入力す
る。一方、アンド回路G#+、G+の出力はオア回路O4を
介し、オア回路群O6に入力する。ここにおいてアンド
回路Eb-は、除算器6から音名Ebに対応するデータ"3"が
出力し、かつコード検出部2からマイナー又はマイナセ
ブンス又はディミニッシュいずれかに対応する信号が出
力した時開成し、信号を出力する。アンド回路G#+は、
除算器6から音名G#に対応するデータ"8"が出力し、か
つコード検出部2からオーギュメントに対応する信号が
出力した時開成し、信号を出力する。アンド回路G
b-は、除算器6から音名Gbに対応するデータ"6"が出力
し、かつコード検出部2からディミニッシュに対応する
信号が出力した時開成し、信号を出力する。アンド回路
E-は、除算器6から音名Eに対応するデータ"4"が出力
し、かつコード検出部2からマイナー又はマイナセブン
ス又はディミニッシュいずれかに対応する信号が出力し
た時開成し、信号を出力する。アンド回路G-は、除算器
6から音名Gに対応するデータ"7"が出力し、かつコー
ド検出部2からディミニッシュに対応する信号が出力し
た時開成し、信号を出力する。アンド回路G+は、除算器
6から音名Gに対応するデータ"7"が出力し、かつコー
ド検出部2からオーギュメントに対応する信号が出力し
た時開成し、信号を出力する。
Details of the decoder 8 are shown in FIG. The AND circuit E b- directly outputs the signal of the first bit and the second bit from the divider 6,
The signals from the third bit and the fourth bit are respectively fed to the inverter I
3 and I4, as well as the signals indicating the minor, minor sevens, and diminish from the code detector 2 are input via the OR circuit O1. The AND circuit G # + directly inputs the 4th bit signal from the divider 6 to 1
The signals from the second bit, the third bit, and the third bit are input through the inverters I1, I2, and I3, respectively, and the signal indicating the augment from the code detection unit 2 is input. The AND circuit G b- is the second bit from the divider 6,
The signal of the third bit is directly input from the first bit and the signal of the fourth bit through the inverters I1 and I4, respectively, and the signal indicating the diminish from the code detection unit 2 is input. AND circuit E - directly to the third bit of the signal from the divider 6, 1 bit, second bit, a signal of 4 bit and inputs via the respective inverter I1I2, I4, from the code detector 2 The signal indicating the minor, minor sevens, and diminish of the OR circuit O
Inputting via 2. AND circuit G - 1 bit from the divider 6, the second bit, the direct signal of the third bit, a signal of 4 bit and inputs via an inverter I4, a diminished from the code detector 2 The signal shown is being input. AND circuit G + is 1 from the divider 6
Directly input the signal of the 2nd bit, 3rd bit, 4th bit
The signal from the bit-th bit is input through the inverter I4, and the signal indicating the augment from the code detection unit 2 is input. The outputs of the AND circuits E b− , G b− , E , G are input to the OR circuit group O5 via the OR circuit O3. On the other hand, the outputs of the AND circuits G # + and G + are input to the OR circuit group O6 via the OR circuit O4. Here, the AND circuit E b- is when the data “3” corresponding to the note name E b is output from the divider 6 and the signal corresponding to any of the minor, minor sevens or diminish is output from the chord detection unit 2. Open and output signal. AND circuit G # +
When the data "8" corresponding to the note name G # is output from the divider 6 and the signal corresponding to the augment is output from the chord detection unit 2, it is opened and the signal is output. AND circuit G
b- outputs the data "6" corresponding from the divider 6 to the pitch name G b, and then opened when the signal corresponding the code detector 2 Diminished it has output, and outputs a signal. AND circuit
E - is the divider 6 outputs the data "4" corresponding to the pitch name E from and to open when the code detector 2 minor or minor seventh or diminished signal corresponding to either the output, outputs a signal To do. The AND circuit G - is opened when the data "7" corresponding to the note name G is output from the divider 6 and the signal corresponding to the diminish is output from the chord detection unit 2, and outputs the signal. The AND circuit G + is opened when the data “7” corresponding to the note name G is output from the divider 6 and the signal corresponding to the augment is output from the chord detection unit 2, and outputs the signal.

上記デコーダ8からのデータ「00000000」、
「11111111」、「00000001」と上記R
OM5からのパターンデータは加算器7にて加算され、
その加算値は加算器9に入力する。この加算器9の一方
の入力端は、上記コード検出部2にて検出されたコード
の根音を示すデータが入力し、コードの根音データと加
算器7からのデータが加算される。この加算器9の出力
信号は音源部10に入力し、上記リズムカウンタ3から
の立上り信号を受けて対応する音高の伴奏音の作成を開
始する。この音源部10の出力信号はD/A変換器1
1、増幅器12、スピーカ13を介して放音される。
The data “00000000” from the decoder 8,
"11111111", "00000001" and the above R
The pattern data from the OM5 is added by the adder 7,
The added value is input to the adder 9. Data indicating the root note of the chord detected by the chord detection section 2 is input to one input end of the adder 9, and the root note data of the chord and the data from the adder 7 are added. The output signal of the adder 9 is input to the sound source section 10, and upon receipt of the rising signal from the rhythm counter 3, creation of an accompaniment sound of the corresponding pitch is started. The output signal of the sound source unit 10 is the D / A converter 1
Sound is emitted via the amplifier 1, the amplifier 12, and the speaker 13.

〔実施例の動作〕[Operation of Example]

次に実施例の動作を説明する。図示しないスイッチ操作
にてアルベジオ音の放音を選択し、そしてリズムの種類
を指定し、これに対応するアルペジオパターンとして第
3図に示すパターンが選択されたとする。そして、小節
の頭のタイミングで鍵盤部1を操作してCマイナーを指
定すると、コード検出部2は、根音を示す信号"C"を加
算器9に、種類を示す信号“マイナー”をデコーダ8に
出力する。一方、第3図の第1音C5を示すデータが除
算器6に入力し、その結果データ"0"が得られ、デコー
ダ8に入力する。このデコーダ8において、アンド回路
Eb-、G#+、Gb-、E-、G-、G+からは出力は生じず、デコ
ーダ8からはデータ「00000000」が出力し、加
算器7に入力し、C5を示すデータと加算される。従っ
て加算器7の出力はC5を示すデータとなる。このC5
を示すデータは更に加算器9にて根音Cを示すデータ
"0"と加算される。従って加算器9の出力はC5を示す
データのままである。このC5を示すデータは音源部1
0に入力し、リズムカウンタ3からの立上り信号にてC
5に対応したアルペジオ音が作成され、D/A変換器1
1、増幅器12、スピーカ13を介して放音される。
Next, the operation of the embodiment will be described. It is assumed that a sound output of an arveggio sound is selected by a switch operation (not shown), a rhythm type is designated, and the pattern shown in FIG. When the keyboard section 1 is operated at the timing of the bar head to specify C minor, the chord detection section 2 decodes the signal "C" indicating the root note to the adder 9 and the signal "minor" indicating the type. Output to 8. On the other hand, the data indicating the first tone C5 of FIG. 3 is input to the divider 6, and as a result data “0” is obtained and input to the decoder 8. In the decoder 8, the AND circuit
No output is generated from E b− , G # + , G b− , E , G , G +, and data “00000000” is output from the decoder 8 and is input to the adder 7 and is data indicating C5. Is added. Therefore, the output of the adder 7 becomes data indicating C5. This C5
Is the data indicating the root note C in the adder 9.
"0" is added. Therefore, the output of the adder 9 remains the data indicating C5. The data indicating this C5 is the sound source unit 1
Input to 0, and the rising signal from the rhythm counter 3 causes C
Arpeggio sound corresponding to 5 is created and D / A converter 1
Sound is emitted via the amplifier 1, the amplifier 12, and the speaker 13.

次に第3図の第2音D4#を示すデータがROM5から
読出されると除算器6からはデータ"3"が得られ、デコ
ータ8に入力する。このデコーダ8においてアンド回路
Eb-から出力信号が得られ、更にオア回路O3から信号
が出力し、オア回路群O5に入力する。従って、デコー
ダ8からはデータ「11111111」が出力し、加算
器7に入力し、ROM5からのD4#を示すデータと加
算される。ここにおいて、D4#を示すデータは「1」
減算されて、D4を示すデータが加算器7から出力す
る。このD4を示すデータは更に加算器9にて根音Cを
示すデータ"0"と加算され、加算器9からはD4を示す
データが出力する。
Next, when the data indicating the second sound D4 # in FIG. 3 is read from the ROM 5, the data "3" is obtained from the divider 6 and is input to the decoder 8. AND circuit in this decoder 8
An output signal is obtained from E b− , a signal is further output from the OR circuit O3, and is input to the OR circuit group O5. Therefore, the data “11111111” is output from the decoder 8, is input to the adder 7, and is added to the data indicating D4 # from the ROM 5. Here, the data indicating D4 # is “1”
The subtracted data indicating D4 is output from the adder 7. The data indicating D4 is further added with the data "0" indicating the root note C in the adder 9, and the data indicating D4 is output from the adder 9.

次に第3図の第3音E4を示すデータがROM5から読
出されると除算器6からはデータ"4"が得られ、デコー
ダ8に入力する。このデコーダ8においてアンド回路E-
から出力信号が得られ、更に、オア回路O3から信号が
出力し、オア回路群O5に入力する。従って、デコーダ
8からはデータ「11111111」が出力し、加算器
7に入力し、ROM5からのE4を示すデータと加算さ
れる。そして、加算器7からはD4#を示すデータが出
力し、更にこのE4を示すデータは加算器9にて根音C
を示すデータ"0"と加算され、加算器9からはD4#を
示すデータが出力する。
Next, when the data indicating the third sound E4 of FIG. 3 is read from the ROM 5, the data "4" is obtained from the divider 6 and is input to the decoder 8. AND circuit E in the decoder 8 -
An output signal is obtained from the OR circuit O3, and a signal is further output from the OR circuit O3 and input to the OR circuit group O5. Therefore, the data “11111111” is output from the decoder 8, is input to the adder 7, and is added to the data indicating E4 from the ROM 5. Then, the data indicating D4 # is output from the adder 7, and the data indicating E4 is further output to the root note C by the adder 9.
Is added to the data "0" indicating the above, and the adder 9 outputs the data indicating the D4 #.

次に第3図の第4音G4を示すデータがROM5から読
出され、デコーダ8に入力する。このデコーダ8におい
て、アンド回路Eb-、G#+、Gb-、E-、G-、G+のいずれか
らも出力は生じず、従って、デコーダ8からはデータ
「00000000」が出力する。そして、加算器7か
らはG4を示すデータが出力し、加算器9に入力する。
この加算器9からもG4を示すデータが出力する。
Next, the data indicating the fourth sound G4 in FIG. 3 is read from the ROM 5 and input to the decoder 8. In this decoder 8, no output occurs from any of the AND circuits E b− , G # + , G b− , E , G , and G + , so that the decoder 8 outputs data “00000000”. Then, the data indicating G4 is output from the adder 7 and input to the adder 9.
Data indicating G4 is also output from the adder 9.

次に第3図の第5音C5がROM5から読出されるが、
上述の説明のように加算器9からはC5を示すデータが
出力する。
Next, the fifth tone C5 of FIG. 3 is read from the ROM 5,
As described above, the adder 9 outputs data indicating C5.

従って、鍵盤部1にてCマイナーを指定すると第4図に
示すアルペジオ音が放音され、本来意図していた第2
音、第3音の半音進行が実現される。
Therefore, when the C minor is specified on the keyboard 1, the arpeggio sound shown in FIG. 4 is emitted, and the originally intended second
The semitone progression of the sound and the third sound is realized.

次に、ベース音の放音を選択して、現在指定されている
リズムに対応するベースパターンとして第5図に示すパ
ターンが選択されたとする。そして、小節の頭のタイミ
ングで鍵盤部1を操作してCディミニッシュを指定す
る。第5図の第1音C3を示すデータが除算器6に入力
し、その結果データ"0"が得られ、デコーダ8に入力す
る。このデコーダ8において、オア回路O3及びオア回
路O4からは出力信号は得られず、このデコーダ8から
はデータ「00000000」が出力する。従って加算
器7からはC3を示すデータが出力し、加算器9に入力
する。この加算器9からもC3を示すデータが出力す
る。次に第5図の第2音C3を示すデータがROM5か
ら読出されるが、第1音と同様に加算器9からはC3を
示すデータが出力する。
Next, suppose that the sounding of the bass sound is selected, and the pattern shown in FIG. 5 is selected as the bass pattern corresponding to the currently specified rhythm. Then, the keyboard section 1 is operated at the timing of the beginning of the measure to specify the C diminish. Data indicating the first tone C3 in FIG. 5 is input to the divider 6, and as a result data “0” is obtained and input to the decoder 8. In this decoder 8, no output signal is obtained from the OR circuit O3 and the OR circuit O4, and the data "00000000" is output from this decoder 8. Therefore, the data indicating C3 is output from the adder 7 and input to the adder 9. Data indicating C3 is also output from the adder 9. Next, the data indicating the second sound C3 in FIG. 5 is read from the ROM 5, but the data indicating C3 is output from the adder 9 similarly to the first sound.

次に第5図の第3音F2#を示すデータがROM5から
読出されると除算器6からはデータ"6"が得られ、デコ
ーダ8に入力する。このデコーダ8においてアンド回路
Gb-から出力信号が得られ、更にオア回路O3から信号
が出力し、オア回路群O5に入力する。従ってデコーダ
8からはデータ「11111111」が出力し、加算器
7に入力し、ROM5からのF2#を示すデータと加算
される。そして、加算器7からはF2を示すデータが出
力する。更にこのF2を示すデータは加算器9にて根音
Cを示すデータ"0"と加算され、加算器9からはF2を
示すデータが出力する。
Next, when the data indicating the third sound F2 # in FIG. 5 is read from the ROM 5, the data "6" is obtained from the divider 6 and input to the decoder 8. AND circuit in this decoder 8
An output signal is obtained from G b-, and a signal is further output from the OR circuit O3 and input to the OR circuit group O5. Therefore, the decoder 8 outputs the data “11111111”, which is input to the adder 7 and is added to the data indicating F2 # from the ROM 5. Then, the data indicating F2 is output from the adder 7. Further, the data indicating F2 is added to the data "0" indicating the root note C by the adder 9, and the data indicating F2 is output from the adder 9.

次に第5図の第4音G2を示すデータがROM5から読
出されると除算器6からはデータ"7"が得られ、デコー
ダ8に入力する。このデコーダ8においてアンド回路G-
から信号が出力し、オア回路O3を介し、オア回路群O
5に入力する。従って、デコーダ8からはデータ「11
111111」が出力し、加算器7に入力しROM5か
らのG2を示すデータと加算される。そして、加算器7
からはF2#を示すデータが出力し、更に加算器9から
もF2#を示すデータが出力する。
Next, when the data indicating the fourth sound G2 in FIG. 5 is read from the ROM 5, the data "7" is obtained from the divider 6 and input to the decoder 8. AND circuit G in the decoder 8 -
From the OR circuit O3 through the OR circuit O3.
Enter in 5. Therefore, the data “11
111111 ”is output and input to the adder 7 and added with the data indicating G2 from the ROM 5. And adder 7
Outputs the data indicating F2 #, and the adder 9 also outputs the data indicating F2 #.

次に第5図の第5音C3がROM5から読出されるが、
上述の説明のように加算器9からはC3を示すデータが
出力する。
Next, the fifth tone C3 of FIG. 5 is read from the ROM 5,
As described above, the adder 9 outputs data indicating C3.

従って、鍵盤部1にてCディミニッシュを指定すると第
6図に示すベース音が放音され、本来意図していた第3
音、第4音の半音進行が実現される。
Therefore, when C diminish is specified on the keyboard 1, the bass sound shown in FIG. 6 is emitted, and the originally intended third sound is produced.
A semitone progression of the sound and the fourth sound is realized.

なお、上記実施例ではコード検出部2にて検出されるコ
ードの種類数を5としたがこれに限定されず何種類でも
よい。又、コードの構成音以外の音名として、Cを根音
とするコードに対してのEb、G#、Gbの3つを用いたが、
もちろんこれら以外の音名に対して実現しても差しつか
えない。
Although the number of types of codes detected by the code detector 2 is 5 in the above embodiment, the number is not limited to this and may be any number. Further, the pitch name other than the constituent of the chord, E b of the coding to root the C, G #, was used three G b,
Of course, it is safe to implement it for other pitch names.

〔考案の効果〕[Effect of device]

本考案は、記憶手段から読出されたパターンデータに対
し、コードの構成音だけではなく、コードの構成音以外
の音に対応する音高データに対してもコードの種類に対
応して値を変更する手段を設けて、この変更した音高デ
ータとコードの種類に対応して変化したコードの構成音
に対応する音高データと一致しないようにしたので、本
来意図しているパターンがコードの種類に応じて損なわ
れることがなくなるという効果を得ることができる。
The present invention changes the value of the pattern data read from the storage means in accordance with the type of chord, not only in the chord constituting tone but also in the pitch data corresponding to the tone other than the chord constituting tone. Means is provided so that the changed pitch data and the pitch data corresponding to the constituent sounds of the chord changed corresponding to the chord type do not match, so that the originally intended pattern is the chord type. Therefore, it is possible to obtain the effect of not being damaged.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案を適用した自動伴奏装置の全体回路図、
第2図はデコーダ8の詳細図、第3図はROM5に記憶
されているアルペジオパターンを示す楽譜、第4図はC
マイナーを指定した時の放音例を示す楽譜、第5図はR
OM5に記憶されているベースパターンを示す楽譜、第
6図はCディミニッシュを指定した時の放音例を示す楽
譜、第7図は従来におけるCマイナーを指定した時の放
音例を示す楽譜、第8図は従来におけるCディミニッシ
ュを指定した時の放音例を示す楽譜である。 2……コード検出部、5……ROM 6……除算器、8……デコーダ Eb-、G#+、Gb-、E-、G-、G+……アンド回路 O5、O6……オア回路群
FIG. 1 is an overall circuit diagram of an automatic accompaniment apparatus to which the present invention is applied,
FIG. 2 is a detailed view of the decoder 8, FIG. 3 is a score showing an arpeggio pattern stored in the ROM 5, and FIG.
A score showing an example of sound output when a minor is designated, R in Fig. 5
A score showing a bass pattern stored in OM5, FIG. 6 is a score showing an example of sound output when C diminish is specified, and FIG. 7 is a score showing an example of sound output when a conventional C minor is specified, FIG. 8 is a musical score showing an example of sound emission when the conventional C diminish is designated. 2 ...... code detection unit, 5 ...... ROM 6 ...... divider, 8 ...... decoder E b-, G # +, G b-, E -, G -, G + ...... AND circuit O5, O6 ...... OR circuit group

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】伴奏パターンデータを記憶する記憶手段
と、 この記憶手段に記憶されている伴奏パターンデータを読
出す読出手段と、 コードを指定するコード指定手段と、 このコード指定手段により指定されたコードの種類に基
づいて、上記読出手段により読み出された伴奏パターン
データのうち、一部の伴奏パターンデータを変更する第
1の変更手段と、 上記読出手段により読み出された伴奏パターンデータの
中の、上記第1の変更手段により変更された伴奏パター
ンデータに一致する伴奏パターンデータを、上記変更さ
れた伴奏パターンデータが変更されたのと同一の量だけ
同一の方向に変更する第2の変更手段と、 上記第1の変更手段及び上記第2の変更手段により変更
された変更後の伴奏パターンデータに基づいて自動伴奏
を行なう自動伴奏手段と、 を具備したことを特徴とする自動伴奏装置。
1. A storage means for storing accompaniment pattern data, a reading means for reading out the accompaniment pattern data stored in the storage means, a chord designating means for designating a chord, and a chord designating means for designating the chord. Of the accompaniment pattern data read by the reading means based on the type of chord, a first changing means for changing a part of the accompaniment pattern data; and the accompaniment pattern data read by the reading means. A second change of changing the accompaniment pattern data matching the accompaniment pattern data changed by the first changing means in the same direction by the same amount as that of the changed accompaniment pattern data. Means and automatic accompaniment based on the modified accompaniment pattern data modified by the first modification means and the second modification means. Automatic accompaniment apparatus, characterized by comprising an automatic accompaniment means.
JP8213786U 1986-05-30 1986-05-30 Automatic accompaniment device Expired - Lifetime JPH064397Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8213786U JPH064397Y2 (en) 1986-05-30 1986-05-30 Automatic accompaniment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8213786U JPH064397Y2 (en) 1986-05-30 1986-05-30 Automatic accompaniment device

Publications (2)

Publication Number Publication Date
JPS62193299U JPS62193299U (en) 1987-12-08
JPH064397Y2 true JPH064397Y2 (en) 1994-02-02

Family

ID=30934514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8213786U Expired - Lifetime JPH064397Y2 (en) 1986-05-30 1986-05-30 Automatic accompaniment device

Country Status (1)

Country Link
JP (1) JPH064397Y2 (en)

Also Published As

Publication number Publication date
JPS62193299U (en) 1987-12-08

Similar Documents

Publication Publication Date Title
US4448104A (en) Electronic apparatus having a tone generating function
GB2052127A (en) Electronic musical istrument realising automatic performance by memorised progression
JPH0675564A (en) Electronic musical instrument
JPH0990952A (en) Chord analyzing device
JPH064397Y2 (en) Automatic accompaniment device
JPH01179090A (en) Automatic playing device
JPH0125994Y2 (en)
JPS5913755B2 (en) automatic accompaniment device
GB2091470A (en) Electronic Musical Instrument
JPS5910998A (en) Electronic musical instrument
JP2572317B2 (en) Automatic performance device
JP3427413B2 (en) Automatic arrangement device
JPH06100914B2 (en) Code accompaniment device
JPH0423280B2 (en)
JPS648837B2 (en)
JPS6037479B2 (en) Automatic performance device that can play tuplets
JP2572316B2 (en) Automatic performance device
JP2570006B2 (en) Electronic musical instrument with automatic accompaniment function
JPH0343638B2 (en)
JPH0320758B2 (en)
JPH0434755B2 (en)
JP2514640Y2 (en) Automatic accompaniment device
JPS6316758B2 (en)
JPS59184388A (en) Keying display for electronic musical instrument
JPH0157917B2 (en)